KR20130015031A

KR20130015031A - 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Info

Publication number: KR20130015031A
Application number: KR1020110076806A
Authority: KR
Inventors: 최남곤; 김정택; 이경원
Original assignee: 삼성디스플레이 주식회사
Priority date: 2011-08-02
Filing date: 2011-08-02
Publication date: 2013-02-13
Also published as: US20130033464A1; KR101872944B1; US8922532B2

Abstract

표시 패널의 구동 방법은 입력 영상 데이터의 프레임 레이트를 변환하여 제1 영상 데이터를 생성하는 단계, 상기 제1 영상 데이터를 메모리에 기입하는 단계, 상기 제1 영상 데이터를 메모리에 기입하는 단계, 상기 플래그 신호에 따라 상기 메모리로부터 상기 제1 영상 데이터를 선택적으로 독출하는 단계, 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 단계, 및 상기 제2 영상 데이터를 아날로그 데이터 전압으로 변환하여 표시 패널에 출력하는 단계를 포함한다. 이에 따라, 표시 장치의 제조 비용을 절감하고 표시 패널의 표시 품질을 향상시킬 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE METHOD}

본 발명은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 보다 상세하게는 제조 비용을 절감하고, 표시 품질을 향상시킬 수 있는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.

표시 장치는 화상을 표시하는 표시 패널과 상기 표시 패널을 구동하는 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들 및 상기 게이트 라인들 및 상기 데이터 라인들에 연결되는 복수의 화소들을 포함한다.

일반적으로, 상기 패널 구동부는 프레임 레이트 변환부, 타이밍 제어부, 메모리, 게이트 구동부 및 데이터 구동부를 포함한다. 상기 타이밍 제어부는 상기 프레임 레이트 변환부로부터 영상 데이터를 수신하기 위한 비디오 인터페이스 및 상기 메모리와 통신하기 위한 메모리 인터페이스를 포함한다.

상기 타이밍 제어부는 상기 비디오 인터페이스 및 상기 메모리 인터페이스를 모두 포함하며, 상기 패널 구동부는 많은 배선을 필요로 하므로, 표시 장치의 제조 비용이 상승하는 문제점이 있다.

또한, 상기 패널 구동부의 복잡한 데이터 전송 구조로 인해 통신 속도가 느려져 3차원 영상 표시, 고속 영상 표시, 고해상도 영상 표시에서 표시 패널의 표시 품질이 저하되는 문제점이 있다.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 패널 구동부의 데이터 전송 구조를 단순화하여 표시 장치의 제조 비용을 절감하고 표시 패널의 표시 품질을 향상시킬 수 있는 표시 패널의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기한 구동 방법을 수행하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 입력 영상 데이터의 프레임 레이트를 변환하여 제1 영상 데이터를 생성하는 단계, 상기 제1 영상 데이터를 메모리에 기입하는 단계, 상기 제1 영상 데이터를 메모리에 기입하는 단계, 상기 플래그 신호에 따라 상기 메모리로부터 상기 제1 영상 데이터를 선택적으로 독출하는 단계, 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 단계, 및 상기 제2 영상 데이터를 아날로그 데이터 전압으로 변환하여 표시 패널에 출력하는 단계를 포함한다.

본 발명의 일 실시예에 있어서, 상기 표시 패널의 구동 방법은 상기 제1 영상 데이터를 상기 메모리에 기입하는 단계 이전에 수행되는 상기 제1 영상 데이터를 압축하는 단계 및 상기 제1 영상 데이터를 변환하여 상기 제2 영상 데이터를 생성하는 단계 이전에 수행되는 상기 제1 영상 데이터의 압축을 해제하는 단계를 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 플래그 신호는 디퍼런셜 모드(differential mode)일 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 단계는 상기 제1 영상 데이터의 이전 프레임 데이터 및 현재 프레임 데이터를 이용할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 프레임 레이트 변환부, 타이밍 제어부 및 데이터 구동부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 프레임 레이트 변환부는 제1 메모리를 이용하여 입력 영상 데이터의 프레임 레이트를 변환하여 제1 영상 데이터를 생성한다. 상기 프레임 레이트 변환부는 상기 제1 영상 데이터를 제2 메모리에 기입한다. 상기 프레임 레이트 변환부는 플래그 신호를 생성한다. 상기 타이밍 제어부는 상기 플래그 신호에 따라 상기 제2 메모리로부터 상기 제1 영상 데이터를 선택적으로 독출한다. 상기 타이밍 제어부는 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성한다. 상기 데이터 구동부는 상기 제2 영상 데이터를 아날로그 데이터 전압으로 변환하여 상기 표시 패널에 출력한다.

본 발명의 일 실시예에 있어서, 상기 프레임 레이트 변환부는 상기 제1 영상 데이터를 압축하는 압축 인코더를 포함할 수 있다. 상기 타이밍 제어부는 상기 제1 영상 데이터의 압축을 해제하는 압축 디코더를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 타이밍 제어부는 상기 제1 영상 데이터의 이전 프레임 데이터 및 현재 프레임 데이터를 이용하여 상기 제1 영상 데이터를 변환하는 능동 캐패시턴스 보정부를 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 프레임 레이트 변환부, 상기 타이밍 컨트롤러, 상기 제1 메모리 및 상기 제2 메모리 중 적어도 하나는 입력부 및 출력부를 포함하는 패드부를 포함하여 양방향 통신을 수행할 수 있다.

본 발명의 일 실시예에 있어서, 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함할 수 있다.

본 발명의 일 실시예에 있어서, 상기 프레임 레이트 변환부, 상기 제1 메모리 및 상기 제2 메모리는 3단자 배선에 의해 서로 연결될 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 표시 장치는 표시 패널, 프레임 레이트 변환부, 타이밍 제어부 및 데이터 구동부를 포함한다. 상기 프레임 레이트 변환부는 메모리를 이용하여 입력 영상 데이터의 프레임 레이트를 변환하여 제1 영상 데이터를 생성한다. 상기 프레임 레이트 변환부는 제1 영상 데이터를 상기 메모리에 기입한다. 상기 프레임 레이트 변환부는 플래그 신호를 생성한다. 상기 타이밍 제어부는 상기 플래그 신호에 따라 상기 메모리로부터 상기 제1 영상 데이터를 선택적으로 독출한다. 상기 타이밍 제어부는 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성한다. 상기 데이터 구동부는 상기 제2 영상 데이터를 아날로그 데이터 전압으로 변환하여 상기 표시 패널에 출력한다.

본 발명의 일 실시예에 있어서, 상기 프레임 레이트 변환부, 상기 타이밍 컨트롤러 및 상기 메모리 중 적어도 하나는 입력부 및 출력부를 포함하는 패드부를 포함하여 양방향 통신을 수행할 수 있다.

본 발명의 일 실시예에 있어서, 상기 프레임 레이트 변환부, 상기 메모리 및 상기 타이밍 컨트롤러는 3단자 배선에 의해 서로 연결될 수 있다.

이와 같은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 따르면, 패널 구동부의 데이터 전송 구조를 단순화하여 표시 장치의 제조 비용을 절감하고 표시 패널의 표시 품질을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 프레임 레이트 변환부를 나타내는 블록도이다.
도 3은 도 2의 제1 영상 처리부를 나타내는 블록도이다.
도 4는 도 1의 타이밍 제어부를 나타내는 블록도이다.
도 5는 도 4의 제2 영상 처리부를 나타내는 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하기 위한 패널 구동부를 포함한다.

상기 패널 구동부는 프레임 레이트 변환부(200), 제1 메모리(300), 타이밍 제어부(400), 제2 메모리(500), 게이트 구동부(600) 및 데이터 구동부(700)를 포함한다.

상기 표시 패널(100)은 복수의 게이트 라인들(GL1 내지 GLN), 복수의 데이터 라인들(DL1 내지 DLM) 및 상기 게이트 라인들(GL1 내지 GLN)과 상기 데이터 라인들(DL1 내지 DLM) 각각에 전기적으로 연결된 복수의 화소들을 포함한다. 여기서, N 및 M은 자연수이다.

상기 게이트 라인들(GL1 내지 GLN)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL1 내지 DLM)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.

각 화소는 스위칭 소자(미도시), 상기 스위칭 소자에 전기적으로 연결된 액정 캐패시터(미도시) 및 스토리지 캐패시터(미도시)를 포함한다. 상기 화소들은 매트릭스 형태로 배치될 수 있다.

상기 프레임 레이트 변환부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(RGB) 및 입력 제어 신호를 수신한다. 상기 입력 영상 데이터는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호는 마스터 클럭 신호, 데이터 인에이블 신호, 수직 동기 신호 및 수평 동기 신호 등을 포함할 수 있다.

상기 프레임 레이트 변환부(200)는 제1 메모리(300)를 이용하여, 상기 입력 영상 데이터(RGB)의 프레임 레이트를 변환하여 제1 영상 데이터(FRGB)를 생성한다. 상기 프레임 레이트 변환부(200)는 프레임 레이트가 변환된 상기 제1 영상 데이터(FRGB)를 상기 제2 메모리(500)에 기입한다.

상기 프레임 레이트 변환부(200)는 플래그 신호(FLAG)를 생성한다. 상기 프레임 레이트 변환부(200)는 상기 플래그 신호(FLAG)를 상기 타이밍 제어부(400)에 출력한다.

상기 프레임 레이트 변환부(200)의 구성 및 동작에 대해서는 도 2 및 도 3을 참조하여 상세히 후술한다.

상기 타이밍 제어부(400)는 상기 프레임 레이트 변환부(200)로부터 상기 입력 제어 신호를 수신한다. 이와는 달리, 상기 타이밍 제어부(400)는 외부로부터 상기 입력 제어 신호를 수신할 수 있다.

상기 타이밍 제어부(400)는 상기 입력 제어 신호를 근거로 상기 게이트 구동부(600)의 구동 타이밍을 제어하기 위한 제1 제어 신호(CONT1) 및 상기 데이터 구동부(700)의 구동 타이밍을 제어하기 위한 제2 제어 신호(CONT2)를 생성한다. 상기 타이밍 제어부(400)는 상기 제1 제어 신호(CONT1)를 상기 게이트 구동부(600)에 출력한다. 상기 타이밍 제어부(400)는 상기 제2 제어 신호(CONT2)를 상기 데이터 구동부(700)에 출력한다.

상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호, 로드 신호를 포함한다. 상기 제2 제어 신호(CONT2)는 극성 반전 신호를 더 포함할 수 있다.

상기 타이밍 제어부(400)는 상기 프레임 레이트 변환부(200)로부터 상기 플래그 신호(FLAG)를 수신한다. 상기 타이밍 제어부(400)는 상기 플래그 신호(FLAG)에 따라 상기 제2 메모리(500)로부터 상기 제1 영상 데이터(FRGB)를 선택적으로 독출한다.

상기 타이밍 제어부(400)는 상기 제1 영상 데이터(FRGB)를 보정하여 제2 영상 데이터(DATA)를 생성한다. 상기 타이밍 제어부(400)는 상기 제2 영상 데이터(DATA)를 상기 데이터 구동부(700)에 출력한다.

상기 타이밍 제어부(400)의 구성 및 동작에 대해서는 도 4 및 도 5를 참조하여 상세히 후술한다.

상기 게이트 구동부(600)는 상기 타이밍 제어부(400)로부터 상기 제1 제어 신호(CONT1)를 수신한다. 상기 게이트 구동부(600)는 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL1 내지 GLN)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(600)는 상기 게이트 신호들을 상기 게이트 라인들(GL1 내지 GLN)에 순차적으로 출력한다.

상기 게이트 구동부(600)는 상기 표시 패널(100)에 직접 실장(mounted)되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 게이트 구동부(600)는 상기 표시 패널(100)에 집적(integrated)될 수도 있다.

상기 데이터 구동부(700)는 상기 타이밍 제어부(400)로부터 상기 제2 제어 신호(CONT2) 및 상기 제2 영상 데이터(DATA)를 수신한다. 상기 데이터 구동부(700)는 감마 전압 생성부(미도시)로부터 감마 기준 전압들(VGREF)을 입력 받는다. 상기 감마전압 생성부는 상기 타이밍 제어부(400) 내에 배치되거나 상기 데이터 구동부(700) 내에 배치될 수 있다.

상기 데이터 구동부(700)는 상기 감마 기준 전압들(VGREF)을 이용하여 상기 제2 영상 데이터(DATA)를 아날로그 형태의 데이터 전압들로 변환한다. 상기 데이터 구동부(700)는 상기 데이터 전압들을 상기 데이터 라인들(DL1 내지 DLM)에 순차적으로 출력한다.

상기 데이터 구동부(700)는 상기 표시 패널(100)에 직접 실장되거나, 테이프 캐리어 패키지(tape carrier package: TCP) 형태로 상기 표시 패널(100)에 연결될 수 있다. 한편, 상기 데이터 구동부(700)는 상기 표시 패널(100)에 집적될 수도 있다.

도 2는 도 1의 프레임 레이트 변환부(200)를 나타내는 블록도이다. 도 3은 도 2의 제1 영상 처리부(230)를 나타내는 블록도이다.

도 1 내지 도 3을 참조하면, 상기 프레임 레이트 변환부(200)는 제1 신호 생성부(210), 영상 수신부(220), 제1 영상 처리부(230), 압축 인코더(240) 및 제1 버퍼(250)를 포함한다.

상기 제1 신호 생성부(210)는 제1 메모리 제어 신호, 제2 메모리 제어 신호 및 상기 플래그 신호(FLAG)를 생성한다.

상기 제1 메모리 제어 신호는 상기 제1 메모리(300)의 동작을 제어하는 신호이다. 상기 제1 신호 생성부(210)는 상기 제1 메모리 제어 신호를 상기 제1 메모리(300)에 출력한다.

상기 제2 메모리 제어 신호는 상기 제2 메모리(500)의 동작을 제어하는 신호이다. 상기 제1 신호 생성부(210)는 상기 제2 메모리 제어 신호를 상기 제2 메모리(500)에 출력한다.

상기 플래그 신호(FLAG)는 상기 타이밍 제어부(400)의 동작을 제어하는 신호이다. 상기 제1 신호 생성부(210)는 상기 플래그 신호(FLAG)를 상기 타이밍 제어부(400)에 출력한다. 예를 들어, 상기 플래그 신호(FLAG)는 기입 신호 및 독출 신호를 포함할 수 있다. 예를 들어, 상기 플래그 신호(FLAG)는 이전 프레임 데이터 독출 신호, 현재 프레임 데이터 기입 신호 및 현재 프레임 데이터 독출 신호를 포함할 수 있다.

상기 플래그 신호(FLAG)는 디퍼런셜 모드(differential mode)를 가질 수 있다. 디퍼런셜 모드의 신호는 제1 기준 전압 및 제2 기준 전압의 차이로 정의된다. 상기 플래그 신호(FLAG)를 전송하는 배선에서 노이즈가 발생하는 경우, 상기 제1 기준 전압 및 상기 제2 기준 전압이 동시에 영향을 받으므로, 상기 제1 기준 전압 및 상기 제2 기준 전압의 차이는 일정하게 유지될 수 있다. 따라서, 상기 플래그 신호(FLAG)는 노이즈에 강하여 정확한 값을 유지할 수 있다. 이와는 달리, 상기 플래그 신호(FLAG)는 TTL 모드(transistor to transistor logic mode)를 가질 수 있다.

상기 영상 수신부(220)는 상기 입력 영상 데이터(RGB)를 수신한다. 상기 영상 수신부(220)는 비디오 인터페이스를 포함한다. 상기 영상 수신부(220)는 텔레비전 세트 보드로부터 상기 입력 영상 데이터(RGB)를 수신할 수 있다. 상기 영상 수신부(220)는 상기 입력 영상 데이터(RGB)를 상기 제1 영상 처리부(230)에 전달할 수 있다. 상기 영상 수신부(220)는 상기 입력 영상 데이터(RGB)를 상기 제1 버퍼(250)에 전달할 수 있다.

상기 제1 영상 처리부(230)는 상기 입력 영상 데이터(RGB)의 제1 프레임 레이트를 제2 프레임 레이트로 변환하여 상기 제1 영상 데이터(FRGB)를 생성한다. 상기 제1 영상 처리부(230)는 상기 제1 프레임 레이트를 상기 제1 프레임 레이트의 배수인 제2 프레임 레이트로 변환할 수 있다. 예를 들어, 상기 입력 영상 데이터(RGB)의 상기 제1 프레임 레이트는 60Hz일 수 있다. 예를 들어, 제1 영상 처리부(230)는 상기 제1 프레임 레이트를 상기 120Hz로 변환할 수 있다. 예를 들어, 상기 제1 영상 처리부(230)는 상기 제1 프레임 레이트를 240Hz로 변환할 수 있다.

상기 제1 영상 처리부(230)는 영상 복사부(231) 및 동작 보정부(232)를 포함한다. 상기 영상 복사부(231)는 상기 제1 메모리(300)에 저장된 상기 제1 프레임 레이트의 상기 입력 영상 데이터(RGB)를 상기 제2 프레임 레이트로 독출할 수 있다. 따라서, 상기 제1 영상 처리부(230)는 복사된 영상 데이터들을 포함하는 상기 제1 영상 데이터(FRGB)를 생성할 수 있다.

상기 동작 보정부(232)는 현재 프레임의 입력 영상 데이터 및 다음 프레임의 입력 영상 데이터를 비교하여, 상기 복사된 영상 데이터들을 보정할 수 있다. 따라서, 상기 동작 보정부(232)는 동작이 보정된 상기 제1 영상 데이터(FRGB)를 생성할 수 있다. 상기 동작 보정부(232)는 상기 입력 영상 데이터(RGB)에 따라, 또는 사용자의 설정에 따라 선택적으로 동작할 수 있다.

상기 압축 인코더(240)는 상기 제1 영상 처리부(230)로부터 상기 제1 영상 데이터(FRGB)를 수신한다. 상기 압축 인코더(240)는 상기 제1 영상 데이터(FRGB)를 압축하여 용량을 감소시킨다. 상기 압축 인코더(240)는 상기 압축된 상기 제1 영상 데이터(FRGB)를 상기 제1 버퍼(250)에 전달한다. 예를 들어, 상기 압축 인코더(240)는 상기 제1 영상 데이터(FRGB)를 1/3로 압축할 수 있다.

상기 압축 인코더(240)는 상기 입력 영상 데이터(RGB)에 따라 생략될 수 있다. 특히, 상기 압축 인코더(240)는 상기 입력 영상 데이터(RGB)가 3차원 영상일 때 생략될 수 있다.

상기 제1 버퍼(250)는 입출력 버퍼이다. 상기 제1 버퍼(250)는 상기 입력 영상 데이터(RGB)를 상기 영상 수신부(220)로부터 수신한다. 상기 제1 버퍼(250)는 상기 입력 영상 데이터(RGB)를 상기 제1 메모리(300)에 기입한다. 상기 제1 버퍼(250)는 상기 입력 영상 데이터(RGB)를 상기 제1 메모리(300)로부터 독출한다.

상기 제1 버퍼(250)는 상기 압축 인코더(240)로부터 상기 제1 영상 데이터(FRGB)를 수신한다. 상기 압축 인코더(240)가 생략되는 경우, 상기 제1 버퍼(250)는 상기 제1 영상 처리부(230)로부터 상기 제1 영상 데이터(FRGB)를 수신한다. 상기 제1 버퍼(250)는 상기 제1 영상 데이터(FRGB)를 상기 제2 메모리(500)에 기입한다.

상기 제1 버퍼(250)는 입력부 및 출력부를 포함하는 패드부를 포함한다. 상기 패드부는 양방향 통신을 수행할 수 있다. 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함할 수 있다. 상기 가변저항을 조절하여 상기 입력 영상 데이터(RGB) 및 상기 제1 영상 데이터(FRGB)의 노이즈를 보상할 수 있다. 상기 보상 방식을 온 다이 터미네이션(on die termination)이라고 한다.

상기 제1 메모리(300)는 상기 제1 메모리 제어 신호에 따라 상기 프레임 레이트 변환부(200)로부터 상기 입력 영상 데이터(RGB)를 수신하여 상기 입력 영상 데이터(RGB)를 저장한다. 상기 제1 메모리(300)는 상기 제1 메모리 제어 신호에 따라 상기 입력 영상 데이터(RGB)를 상기 프레임 레이트 변환부(200)에 출력한다.

상기 제1 메모리(300)는 입력부 및 출력부를 포함하는 패드부를 포함한다. 상기 패드부는 양방향 통신을 수행할 수 있다. 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함할 수 있다.

도 4는 도 1의 타이밍 제어부(400)를 나타내는 블록도이다. 도 5는 도 4의 제2 영상 처리부(440)를 나타내는 블록도이다.

도 1, 도 4 및 도 5를 참조하면, 상기 타이밍 제어부(400)는 제2 신호 생성부(410), 제2 버퍼(420), 압축 디코더(430) 및 제2 영상 처리부(440)를 포함한다.

상기 제2 신호 생성부(410)는 상기 입력 제어 신호를 근거로 상기 제1 제어 신호(CONT1) 및 상기 제2 제어 신호(CONT2)를 생성한다. 상기 제2 신호 생성부(410)는 상기 제1 제어 신호(CONT1)를 상기 게이트 구동부(600)에 출력한다. 상기 제2 신호 생성부(410)는 상기 제2 제어 신호(CONT2)를 상기 데이터 구동부(700)에 출력한다.

상기 제2 버퍼(420)는 입출력 버퍼이다. 상기 제2 버퍼(250)는 상기 제2 메모리(500)로부터 상기 제1 영상 데이터(FRGB)를 독출한다. 상기 제2 버퍼(250)는 상기 플래그 신호(FLAG)에 따라 상기 제2 메모리(500)로부터 상기 제1 영상 데이터(FRGB)를 선택적으로 독출할 수 있다.

상기 제2 버퍼(420)는 상기 제1 영상 데이터(FRGB)를 상기 압축 디코더(430)에 출력한다. 상기 압축 인코더(240)가 생략되는 경우, 상기 압축 디코더(430)는 생략될 수 있다. 상기 압축 디코더(430)가 생략되는 경우, 상기 제2 버퍼(420)는 상기 제1 영상 데이터(FRGB)를 상기 제2 영상 처리부(440)에 출력한다.

상기 제2 버퍼(420)는 입력부 및 출력부를 포함하는 패드부를 포함한다. 상기 패드부는 양방향 통신을 수행할 수 있다. 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함할 수 있다.

상기 압축 디코더(430)는 상기 제2 버퍼(420)로부터 상기 제1 영상 데이터(FRGB)를 수신한다. 상기 압축 디코더(430)는 압축된 상기 제1 영상 데이터(FRGB)의 압축을 해제한다. 상기 압축 디코더(430)는 상기 압축이 해제된 상기 제1 영상 데이터(FRGB)를 상기 제2 영상 처리부(440)에 출력한다.

상기 제2 영상 처리부(440)는 상기 제1 영상 데이터(FRGB)를 보정하여 상기 제2 영상 데이터(DATA)를 생성한다. 상기 제2 영상 처리부(440)는 상기 플래그 신호(FLAG)에 따라 상기 제1 영상 데이터(FRGB)를 보정할 수 있다.

상기 제2 영상 처리부(440)는 능동 캐패시턴스 보정부(Dynamic Capacitance Compensation부, DCC부, 441) 및 색 특성 보정부(Adaptive Color Correction부, ACC부, 442)를 포함할 수 있다.

상기 DCC부(441)는 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 상기 현재 프레임 데이터의 계조 데이터를 보정하는 능동 캐패시턴스 보정을 수행한다.

상기 플래그 신호(FLAG)가 독출 신호일 때, 상기 제2 버퍼(420)는 상기 제2 메모리(500)로부터 상기 제1 영상 데이터(FRGB)의 이전 프레임 데이터를 독출한다. 상기 플래그 신호(FLAG)가 기입 신호일 때, 상기 프레임 레이트 변환부(200)는 상기 제1 영상 데이터(FRGB)의 현재 프레임 데이터를 상기 제2 메모리(500)에 기입한다. 상기 플래그 신호(FLAG)가 독출 신호일 때, 상기 제2 버퍼(420)는 상기 제2 메모리(500)로부터 상기 제1 영상 데이터(FRGB)의 현재 프레임 데이터를 독출한다. 상기 DCC부(441)는 상기 제2 버퍼(420)에 저장된 상기 제1 영상 데이터(FRGB)의 이전 프레임 데이터 및 현재 프레임 데이터를 이용하여 상기 제1 영상 데이터(FRGB)의 현재 프레임 데이터를 보정할 수 있다.

상기 ACC부(442)는 상기 제1 영상 데이터(FRGB)에 대하여 색 특성 보정(Adaptive Color Correction, 이하, ACC라 칭함)을 수행한다. 상기 ACC부(442)는 감마 곡선을 이용하여 상기 제1 영상 데이터(FRGB)를 보정할 수 있다.

상기 DCC부(441) 및 상기 ACC부(442)의 배치 순서는 뒤바뀔 수 있다. 따라서, 상기 능동 캐패시턴스 보정 및 상기 색 특성 보정의 수행 순서는 뒤바뀔 수 있다.

상기 제2 메모리(500)는 상기 제2 메모리 제어 신호에 따라 상기 프레임 레이트 변환부(200)로부터 상기 제1 영상 데이터(FRGB)를 수신하여 상기 제1 영상 데이터(FRGB)를 저장한다. 상기 제2 메모리(500)는 상기 제2 메모리 제어 신호에 따라 상기 제1 영상 데이터(FRGB)를 상기 타이밍 제어부(400)에 출력한다.

상기 제2 메모리(500)는 입력부 및 출력부를 포함하는 패드부를 포함한다. 상기 패드부는 양방향 통신을 수행할 수 있다. 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함할 수 있다.

다시 도 1을 참조하면, 상기 프레임 레이트 변환부(200)는 제1 배선을 통해 상기 제1 메모리(300)에 상기 입력 영상 데이터(RGB)를 기입 및 독출할 수 있다. 상기 프레임 레이트 변환부(200)는 제2 배선을 통해 상기 제2 메모리(500)에 상기 제1 영상 데이터(FRGB)를 기입할 수 있다. 상기 타이밍 제어부(400)는 상기 제3 배선을 통해 상기 제2 메모리(500)로부터 상기 제1 영상 데이터(FRGB)를 독출할 수 있다.

본 실시예에 따르면, 상기 프레임 레이트 변환부(200)는 상기 타이밍 제어부(400)를 거치지 않고, 상기 제1 영상 데이터(FRGB)를 상기 제2 메모리(500)에 직접 전송하므로, 상기 타이밍 제어부(400)의 영상 수신부를 생략할 수 있다. 따라서, 상기 표시 장치의 제조 비용을 절감할 수 있다.

또한, 상기 프레임 레이트 변환부(200) 및 상기 타이밍 제어부(400)의 통신 속도에 비해, 상기 프레임 레이트 변환부(200) 및 상기 제2 메모리(500)의 통신 속도가 빠르므로, 데이터 통신 배선의 개수를 절감할 수 있다. 따라서, 상기 표시 장치의 제조 비용을 절감할 수 있다.

또한, 상기 프레임 레이트 변환부(200) 및 상기 타이밍 제어부(400)의 통신 속도에 비해, 상기 프레임 레이트 변환부(200) 및 상기 제2 메모리(500)의 통신 속도가 빠르므로, 3차원 영상, 고속 영상, 고해상도 영상을 효과적으로 처리할 수 있다. 따라서, 표시 패널의 표시 품질을 향상시킬 수 있다.

또한, 상기 프레임 레이트 변환부(200) 및 상기 타이밍 제어부(400)의 통신 속도에 비해, 상기 프레임 레이트 변환부(200) 및 상기 제2 메모리(500)의 통신 속도가 빠르므로, 상기 입력 영상 데이터(RGB)에 따라 상기 압축 인코더(240) 및 압축 디코더(430)를 생략하여, 압축으로 인한 영상의 왜곡을 방지할 수 있다. 따라서, 표시 패널의 표시 품질을 향상시킬 수 있다.

도 6은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 6의 표시 장치는 프레임 레이트 변환부(200), 제1 메모리(300) 및 제2 메모리(500)를 연결하는 배선 구조를 제외하면, 도 1의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 6을 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하기 위한 패널 구동부를 포함한다.

도 6을 참조하면, 상기 프레임 레이트 변환부(200), 제1 메모리(300) 및 제2 메모리(500)는 3단자를 갖는 제1 배선을 통해 서로 연결된다. 상기 프레임 레이트 변환부(200)는 상기 제1 배선을 통해 상기 제1 메모리(300)에 상기 입력 영상 데이터(RGB)를 기입 및 독출할 수 있다. 상기 프레임 레이트 변환부(200)는 상기 제1 배선을 통해 상기 제2 메모리(500)에 상기 제1 영상 데이터(FRGB)를 기입할 수 있다. 상기 타이밍 제어부(400)는 제2 배선을 통해 상기 제2 메모리(500)로부터 상기 제1 영상 데이터(FRGB)를 독출할 수 있다.

본 실시예에 따르면, 3단자를 갖는 상기 제1 배선을 이용하므로, 상기 도 1을 참조하여 설명한 표시 장치에 비해 상기 패널 구동부의 데이터 전송 구조를 더욱 단순화할 수 있다. 따라서, 상기 표시 장치의 제조 비용을 절감할 수 있고, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 7은 본 발명의 또 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 7의 표시 장치는 상기 프레임 레이트 변환부(200) 및 타이밍 제어부(400)가 하나의 통합 메모리(300A)를 사용하는 것을 제외하면, 도 1의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 7을 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하기 위한 패널 구동부를 포함한다.

상기 패널 구동부는 프레임 레이트 변환부(200), 메모리(300A), 타이밍 제어부(400), 게이트 구동부(600) 및 데이터 구동부(700)를 포함한다.

상기 프레임 레이트 변환부(200)는 상기 메모리(300A)를 이용하여, 상기 입력 영상 데이터(RGB)의 프레임 레이트를 변환하여 제1 영상 데이터(FRGB)를 생성한다. 상기 프레임 레이트 변환부(200)는 프레임 레이트가 변환된 상기 제1 영상 데이터(FRGB)를 상기 메모리(300A)에 기입한다.

상기 메모리(300A)는 상기 프레임 레이트 변환부(200)로부터 상기 입력 영상 데이터(RGB)를 수신하여 상기 입력 영상 데이터(RGB)를 저장한다. 상기 메모리(300A)는 상기 입력 영상 데이터(RGB)를 상기 프레임 레이트 변환부(200)에 출력한다.

또한, 상기 메모리(300A)는 상기 프레임 레이트 변환부(200)로부터 상기 제1 영상 데이터(FRGB)를 수신하여 상기 제1 영상 데이터(FRGB)를 저장한다. 상기 메모리(300A)는 상기 제1 영상 데이터(FRGB)를 상기 타이밍 제어부(400)에 출력한다.

상기 메모리(300A)는 입력부 및 출력부를 포함하는 패드부를 포함한다. 상기 패드부는 양방향 통신을 수행할 수 있다. 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함할 수 있다.

상기 타이밍 제어부(400)는 상기 플래그 신호(FLAG)에 따라 상기 메모리(300A)로부터 상기 제1 영상 데이터(FRGB)를 선택적으로 독출한다.

상기 프레임 레이트 변환부(200)는 제1 배선을 통해 상기 메모리(300A)에 상기 입력 영상 데이터(RGB)를 기입 및 독출할 수 있다. 상기 프레임 레이트 변환부(200)는 상기 제1 배선을 통해 상기 메모리(300A)에 상기 제1 영상 데이터(FRGB)를 기입할 수 있다. 상기 타이밍 제어부(400)는 상기 제2 배선을 통해 상기 메모리(300A)로부터 상기 제1 영상 데이터(FRGB)를 독출할 수 있다.

본 실시예에 따르면, 상기 프레임 레이트 변환부(200) 및 상기 타이밍 제어부(400)가 하나의 메모리(300A)를 사용하므로, 상기 도 1을 참조하여 설명한 표시 장치에 비해 상기 패널 구동부의 데이터 전송 구조를 더욱 단순화할 수 있다. 따라서, 상기 표시 장치의 제조 비용을 절감할 수 있고, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

도 8은 본 발명의 다른 실시예에 따른 표시 장치를 나타내는 블록도이다.

도 8의 표시 장치는 프레임 레이트 변환부(200), 메모리(300A) 및 타이밍 제어부(300)를 연결하는 배선 구조를 제외하면, 도 7의 표시 장치와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.

도 8을 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하기 위한 패널 구동부를 포함한다.

도 8을 참조하면, 상기 프레임 레이트 변환부(200), 상기 메모리(300A) 및 상기 타이밍 제어부(400)는 3단자를 갖는 제1 배선을 통해 서로 연결된다. 상기 프레임 레이트 변환부(200)는 상기 제1 배선을 통해 상기 메모리(300A)에 상기 입력 영상 데이터(RGB)를 기입 및 독출할 수 있다. 상기 프레임 레이트 변환부(200)는 상기 제1 배선을 통해 상기 메모리(300A)에 상기 제1 영상 데이터(FRGB)를 기입할 수 있다. 상기 타이밍 제어부(400)는 상기 제1 배선을 통해 상기 메모리(300A)로부터 상기 제1 영상 데이터(FRGB)를 독출할 수 있다.

본 실시예에 따르면, 3단자를 갖는 상기 제1 배선을 이용하므로, 상기 도 7을 참조하여 설명한 표시 장치에 비해 상기 패널 구동부의 데이터 전송 구조를 더욱 단순화할 수 있다. 따라서, 상기 표시 장치의 제조 비용을 절감할 수 있고, 상기 표시 패널(100)의 표시 품질을 향상시킬 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따르면, 패널 구동부의 데이터 전송 구조를 단순화하여 제조 비용을 절감하고 표시 품질을 향상시킬 수 있다.

이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시 패널 200: 프레임 레이트 변환부
210: 제1 신호 생성부 220: 영상 수신부
230: 제1 영상 처리부 231: 영상 복사부
232: 동작 보정부 240: 압축 인코더
250: 제1 버퍼 300: 제1 메모리
300A: 메모리 400: 타이밍 제어부
410: 제2 신호 생성부 420: 제2 버퍼
430: 압축 디코더 440: 제2 영상 처리부
441: DCC부 442: ACC부
500: 제2 메모리 600: 게이트 구동부
700: 데이터 구동부

Claims

입력 영상 데이터의 프레임 레이트를 변환하여 제1 영상 데이터를 생성하는 단계;
상기 제1 영상 데이터를 메모리에 기입하는 단계;
플래그 신호를 타이밍 제어부에 출력하는 단계;
상기 플래그 신호에 따라 상기 메모리로부터 상기 제1 영상 데이터를 선택적으로 독출하는 단계;
상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 단계; 및
상기 제2 영상 데이터를 아날로그 데이터 전압으로 변환하여 표시 패널에 출력하는 단계를 포함하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 영상 데이터를 상기 메모리에 기입하는 단계 이전에 수행되는 상기 제1 영상 데이터를 압축하는 단계; 및
상기 제1 영상 데이터를 변환하여 상기 제2 영상 데이터를 생성하는 단계 이전에 수행되는 상기 제1 영상 데이터의 압축을 해제하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 플래그 신호는 디퍼런셜 모드(differential mode)인 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 단계는 상기 제1 영상 데이터의 이전 프레임 데이터 및 현재 프레임 데이터를 이용하는 것을 특징으로 하는 표시 패널의 구동 방법.
영상을 표시하는 표시 패널;
제1 메모리를 이용하여 입력 영상 데이터의 프레임 레이트를 변환하여 제1 영상 데이터를 생성하고, 상기 제1 영상 데이터를 제2 메모리에 기입하며, 플래그 신호를 생성하는 프레임 레이트 변환부;
상기 플래그 신호에 따라 상기 제2 메모리로부터 상기 제1 영상 데이터를 선택적으로 독출하고, 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 타이밍 제어부; 및
상기 제2 영상 데이터를 아날로그 데이터 전압으로 변환하여 상기 표시 패널에 출력하는 데이터 구동부를 포함하는 표시 장치.
제5항에 있어서, 상기 프레임 레이트 변환부는 상기 제1 영상 데이터를 압축하는 압축 인코더를 포함하고,
상기 타이밍 제어부는 상기 제1 영상 데이터의 압축을 해제하는 압축 디코더를 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 플래그 신호는 디퍼런셜 모드(differential mode)인 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 타이밍 제어부는 상기 제1 영상 데이터의 이전 프레임 데이터 및 현재 프레임 데이터를 이용하여 상기 제1 영상 데이터를 변환하는 능동 캐패시턴스 보정부를 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 프레임 레이트 변환부, 상기 타이밍 컨트롤러, 상기 제1 메모리 및 상기 제2 메모리 중 적어도 하나는 입력부 및 출력부를 포함하는 패드부를 포함하여 양방향 통신을 수행하는 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 프레임 레이트 변환부, 상기 제1 메모리 및 상기 제2 메모리는 3단자 배선에 의해 서로 연결되는 것을 특징으로 하는 표시 장치.
영상을 표시하는 표시 패널;
메모리를 이용하여 입력 영상 데이터의 프레임 레이트를 변환하여 제1 영상 데이터를 생성하고, 상기 제1 영상 데이터를 상기 메모리에 기입하며, 플래그 신호를 생성하는 프레임 레이트 변환부;
상기 플래그 신호에 따라 상기 메모리로부터 상기 제1 영상 데이터를 선택적으로 독출하고, 상기 제1 영상 데이터를 변환하여 제2 영상 데이터를 생성하는 타이밍 제어부; 및
상기 제2 영상 데이터를 아날로그 데이터 전압으로 변환하여 상기 표시 패널에 출력하는 데이터 구동부를 포함하는 표시 장치.
제12항에 있어서, 상기 프레임 레이트 변환부는 상기 제1 영상 데이터를 압축하는 압축 인코더를 포함하고,
상기 타이밍 제어부는 상기 제1 영상 데이터의 압축을 해제하는 압축 디코더를 포함하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 플래그 신호는 디퍼런셜 모드(differential mode)인 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 타이밍 제어부는 상기 제1 영상 데이터의 이전 프레임 데이터 및 현재 프레임 데이터를 이용하여 상기 제1 영상 데이터를 변환하는 능동 캐패시턴스 보정부를 포함하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 프레임 레이트 변환부, 상기 타이밍 컨트롤러 및 상기 메모리 중 적어도 하나는 입력부 및 출력부를 포함하는 패드부를 포함하여 양방향 통신을 수행하는 것을 특징으로 하는 표시 장치.
제16항에 있어서, 상기 패드부는 상기 입력부 및 상기 출력부와 병렬로 연결된 가변저항을 더 포함하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 프레임 레이트 변환부, 상기 메모리 및 상기 타이밍 컨트롤러는 3단자 배선에 의해 서로 연결되는 것을 특징으로 하는 표시 장치.