CN102640484B - 视频处理方法与相关视频处理设备 - Google Patents

视频处理方法与相关视频处理设备 Download PDF

Info

Publication number
CN102640484B
CN102640484B CN201080054260.7A CN201080054260A CN102640484B CN 102640484 B CN102640484 B CN 102640484B CN 201080054260 A CN201080054260 A CN 201080054260A CN 102640484 B CN102640484 B CN 102640484B
Authority
CN
China
Prior art keywords
frame
image data
output
output frame
rate conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080054260.7A
Other languages
English (en)
Other versions
CN102640484A (zh
Inventor
张德浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102640484A publication Critical patent/CN102640484A/zh
Application granted granted Critical
Publication of CN102640484B publication Critical patent/CN102640484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/014—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Television Systems (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种视频处理方法，用于处理多个输入帧，该视频处理方法包含：依次存储多个输入帧；通过使用帧速率转换电路，对依次存储的多个输入帧执行帧速率转换，以及对帧速率转换的输出执行预定数据处理操作。该执行帧速率转换的步骤包含通过参考至少一个输入帧的影像数据，同时产生并输出多个第一输出帧。该执行预定数据处理操作的步骤包含同时接收多个第一输出帧的影像数据，其中多个第一输出帧包含预定数据处理操作所需的多个时间上相邻的输出帧的影像数据；以及对同时接收的多个第一输出帧的影像数据执行预定数据处理操作。本发明的视频处理方法与视频处理设备，可有效地减少存储装置的带宽使用。

Description

视频处理方法与相关视频处理设备
相关申请的交叉引用
本申请享有2009年11月30日提出的申请号为61/264，953的美国临时申请以及2010年7月16日提出的申请号为12/837，505的美国先前申请的优先权，上述申请的全文作为本申请的引用基础。
技术领域
本发明有关于视频数据处理，且特别有关于可对帧速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备。
背景技术
帧速率转换(frame rate conversion，FRC)是将具有较低帧速率(例如60Hz)的视频输入转换为具有较高帧速率(例如120Hz或240Hz)的视频输出的技术。当前，帧速率转换常常被使用以减少液晶显示器(liquid crystal display，以下简称为LCD)面板的运动模糊(blur)。因LCD面板是维持型(hold-type)显示面板，故每一帧将于一个帧周期内显示并维持。因人类双眼的固有特性，诸如运动模糊的伪影(artifact)将被人类双眼感知。为此，可引入帧速率转换技术以提高帧速率(即每秒的帧数量)，从而为消除运动模糊提供一种有效的解决方法。此外，对于某些视频应用而言，LCD面板的电光(electro-optic)响应时间不够快。因此，超速技术被提出并应用至LCD面板，以通过提高用于使液晶细胞改变其状态的驱动电压而人为地加快(boost)响应时间。
对于传统的帧速率转换功能而言，其需要帧缓冲器以缓冲依次传输的帧的影像数据。举例而言，以仅执行帧重复的普通帧速率转换操作为例，自帧缓冲器读取的一个帧足以产生重复帧。以执行运动估计与运动补偿的另一帧速率转换操作为例，需要至少两个时间上相邻的帧以产生预期的帧。假设采用存储装置(例如动态随机存取内存)以实现帧缓冲器，传统的帧速率转换操作不得不将每一新的输入帧写入存储装置，然后自同一存储装置读取被请求的帧。
对于传统的超速功能而言，其也需要帧缓冲器以缓冲每一依次传输的帧。举例而言，当传统超速处理电路接收当前帧时，需要一个自帧缓冲器读取的先前帧。假设采用存储装置(例如动态随机存取内存)以实现帧缓冲器，传统的超速操作不得不将每一新的输入帧写入存储装置，然后自同一存储装置读取被请求的帧。
如上文所述，传统的超速操作与帧速率转换操作都需要帧缓冲器以顺利地执行其功能。于帧速率转换功能与超速功能都被使用的状况下(例如将帧速率转换功能与超速功能集成于单一芯片解决方案)，因帧速率转换功能与超速功能分别使用同一存储装置，故所需的存储带宽非常高。
因此，当同时使用帧速率转换功能与超速功能时，需要减少存储装置的带宽使用。
发明内容
有鉴于此，依据本发明的示例性实施方式，特提供一种可对帧速率转换的输出执行预定数据处理操作且可减少存储装置的带宽使用的视频处理方法与视频处理设备。
本发明第一实施方式提供一种视频处理方法，用于处理多个输入帧，视频处理方法包含：依次存储多个输入帧。通过使用帧速率转换电路，对依次存储的该多个输入帧执行帧速率转换，包含：通过参考至少一个输入帧的影像数据，同时产生并输出多个第一输出帧。以及对帧速率转换的输出执行预定数据处理操作，包含：同时接收多个第一输出帧的影像数据，其中多个第一输出帧包含预定数据处理操作所需的多个时间上相邻的输出帧的影像数据；以及对同时接收的多个第一输出帧的影像数据执行预定数据处理操作。
本发明第二实施方式另提供一种视频处理设备，用于处理多个输入帧，视频处理设备包含：存储装置，依次存储多个输入帧；帧速率转换电路，耦接于存储装置，用于对依次存储的多个输入帧执行帧速率转换，其中帧速率转换电路通过参考来自存储装置的至少一个输入帧的影像数据，同时产生并输出多个第一输出帧；以及数据处理电路，耦接于帧速率转换电路，用于对帧速率转换电路的输出执行预定数据处理操作，其中数据处理电路同时接收多个第一输出帧的影像数据，其中多个第一输出帧包含数据处理电路所需的多个时间上相邻的输出帧的影像数据，以及数据处理电路更对同时接收的多个第一输出帧的影像数据执行预定数据处理操作。
本发明第三实施方式另提供一种视频处理方法，用于处理多个输入帧，视频处理方法包含：依次存储多个输入帧。通过使用帧速率转换电路，根据帧重复，对依次存储的多个输入帧执行帧速率转换，包含：产生并输出多个输出帧；以及产生并输出指示信号，该指示信号表示用于获得该预定数据处理操作所需的第一输出帧的至少一个副本的预定数据处理操作，其中该第一输出帧包含于该多个输出帧之中。以及对帧速率转换的输出执行预定数据处理操作，包含：接收第一输出帧的影像数据；以及根据指示信号，对接收的第一输出帧的影像数据与接收的第一输出帧的至少一个副本的影像数据执行预定数据处理操作。
本发明第四实施方式另提供一种视频处理设备，用于处理多个输入帧，视频处理设备包含：存储装置，依次存储多个输入帧；帧速率转换电路，耦接于存储装置，用于根据帧重复对依次存储的多个输入帧执行帧速率转换，其中帧速率转换电路产生并输出多个输出帧与指示信号，指示信号表示用于获得预定数据电路操作所需的第一输出帧的至少一个副本的预定数据处理操作，其中第一输出帧包含于多个输出帧之中；以及数据处理电路，耦接于帧速率转换电路，用于对帧速率转换电路的输出执行预定数据处理操作，其中数据处理电路接收第一输出帧的影像数据，以及数据处理电路根据指示信号，对接收的第一输出帧的影像数据与接收的第一输出帧的至少一个副本的影像数据执行预定数据处理操作。
在详细阅读本发明图示所示的实施方式的具体说明之后，本领域技术人员可了解本申请之上述以及其他目的。
以上所述的视频处理方法与视频处理设备，可通过同时产生并输出下一处理阶段所需的多个输出帧来减少对存储装置的存取，从而有效地减少存储装置的带宽使用。
附图说明
图1是根据本发明第一实施方式的视频处理设备的方块图。
图2是通过参考多个时间上相邻的输入帧的影像数据以同时产生并输出多个输出帧的帧速率转换电路的操作的示意图。
图3是图1所示的帧速率转换电路的输出范例的示意图。
图4是根据本发明第二实施方式的视频处理设备的方块图。
图5是图4所示的帧速率转换电路的输出范例的示意图。
图6是图4所示的帧速率转换电路的另一输出范例的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
本发明的立意是提供可同时产生并输出下一处理阶段(例如超速处理电路)所需的多个输出帧的帧速率转换电路。这样，下一处理阶段不需将自帧速率转换电路接收的每一输出帧存储至存储装置中，然后自上述存储装置读取缓冲帧。因此，存储装置的整体带宽使用减少了。更详细的描述如下文所述。
图1是根据本发明第一实施方式的视频处理设备的方块图。视频处理设备100用于处理经由输入数据串流D_IN传输的多个输入帧，并且包含，但不限于，帧速率转换(framerate conversion)电路102、数据处理电路104、以及存储装置106。经由输入数据串流D_IN传输的输入帧被依次存储至存储装置106。举例而言，当输入帧由帧速率转换电路102接收时，其可被存储至存储装置106，或其可被直接存储至存储装置106。此外，存储装置106可通过动态随机存取内存(dynamic random access memory，DRAM)实施，上述动态随机存取内存具有特别分配的存储空间，以作为缓冲输入帧的帧缓冲器。帧速率转换电路102设计为对具有原始帧速率FR_IN的输入帧执行帧速率转换，以产生传输具有帧速率FR_1的帧的预期输出数据串流D1。作为范例，但并非限定，帧速率FR_1可高于原始帧速率FR_IN(即FR_IN＜FR_1)。于本实施方式中，帧速率转换电路102更用于产生辅助输出数据串流D2，其传输具有帧速率FR_2的帧。举例而言，帧速率FR_2可与帧速率FR_1相同(即FR_1=FR_2)。请注意，帧速率转换电路102可同时产生并输出多个帧。举例而言，帧速率转换电路102可通过参考自存储装置106读取的多个时间上相邻的输入帧的影像数据，同时产生并输出多个输出帧。数据处理电路104耦接于帧速率转换电路102，用于对帧速率转换电路102的输出执行预定数据处理操作。举例而言，数据处理电路104同时接收输出帧的影像数据，并对同时接收的输出帧的影像数据执行预定数据处理操作。请注意，于图1所示的实施方式的中，存储装置106与数据处理电路104之间不存在数据交换。于接收到前面帧速率转换电路102同时产生的输出帧的时候，数据处理电路104直接对同时接收的输出帧执行预定数据处理操作。作为范例，但并非限定，数据处理电路104可为用于决定像素的超速电压的超速处理电路。于一个实施方式中，超速处理电路可仅通过超速查找表实现。因同时接收的输出帧包含超速处理电路所需的时间上相邻的输出帧(例如先前帧与当前帧)的数据，故超速处理电路可直接决定当前帧中的像素的超速电压，而不必于接收到前面帧速率转换电路102同时产生的输出帧的时候存取存储装置106。
图1中所示的帧速率转换电路102执行的帧速率转换操作是基于运动估计与运动补偿。请参考图2，其是通过参考多个时间上相邻的输入帧的影像数据以同时产生并输出多个输出帧的帧速率转换电路102的操作的示意图。运动估计被执行以根据两个时间上相邻的输入帧202_A与202_B找出运动向量，从而决定运动向量平面。两个运动补偿参考同一运动向量平面以分别产生输出帧204_A与204_B。请注意，输出帧204_A与204_B中的至少一者是时间上相邻的输入帧202_A与202_B之间的插值帧。
图3是图1所示的帧速率转换电路102的输出范例的示意图。帧速率转换电路102自存储装置106读取时间上相邻的输入帧Z与A，然后通过如图2所示的运动估计与运动补偿同时产生并输出两个输出帧A与ZA2。接下来，帧速率转换电路102自存储装置106读取时间上相邻的输入帧A与B，然后通过如图2中所示的运动估计与运动补偿同时产生并输出两个输出帧AB1与A。使用与帧速率转换电路102采用的帧速率转换方法相同的方法，预期输出数据串流D1包含依次传输的输出帧A、AB1、AB2、B、BC1、BC2、C、等等，以及辅助输出数据串流D2包含依次传输的输出帧ZA2、A、AB1、AB2、B、BC1、BC2、等等。请注意，输出帧Z、A、B、C、等等是经由输入数据串流D_IN传输的原始帧，以及其它输出帧ZA2、AB1、AB2、BC1、BC2、等等是帧速率转换电路102对经由输入数据串流D_IN传输的原始帧执行运动估计与运动补偿而产生的插值帧。更确切而言，输出帧ZA2是根据原始帧Z与A产生的插值帧，输出帧AB1与AB2是根据相同原始帧A与B分别产生的不同插值帧，以及输出帧BC1与BC2是根据相同原始帧B与C分别产生的不同插值帧。
如图3所示，由两个时间上相邻的输入帧同时产生的先前输出帧中之一者的影像数据，与由两个时间上相邻的输入帧同时产生的当前输出帧中之一者的影像数据相同。举例而言，于产生输出帧A、并经由预期输出数据串流D1将其传输至下一阶段数据处理电路104之后，再次产生同样的输出帧A、并经由辅助数据串流D2将其传输至下一阶段数据处理电路104。
同时产生的输出帧(例如AB2与AB1)是下一数据处理电路(例如超速处理电路)104所需的时间上相邻的输出帧。换言之，预期输出数据串流D1传输数据处理电路104需要的当前帧，辅助输出数据串流D2传输数据处理电路104需要的先前帧。因帧速率转换电路102可为数据处理电路104提供完成预定数据处理操作需要的所有信息，故数据处理电路104不需要存取存储装置106，从而减少存储装置106的带宽使用。
假设帧速率转换电路102对原始帧速率FR_IN为60Hz的输入帧执行基于运动估计与运动补偿的帧速率转换，以产生帧速率FR_1为120Hz的帧。对于传统的设计而言，帧速率转换功能需要一个数据写入操作以将输入帧存储至存储装置，并需要两个数据读取操作自存储装置读取时间上相邻的输入帧以产生输出帧，而超速功能需要一个数据写入操作以将自先前帧速率转换功能产生的帧存储至存储装置，并需要一个数据读取操作以自存储装置读取先前缓冲的帧。因此，帧速率转换功能的存储装置带宽使用可表达为：1W(60Hz)+2R(120Hz)=5x60Hz，而超速功能的存储装置带宽使用可表达为：1W(120Hz)+1R(120Hz)=4x60Hz。这样，存储装置的整体带宽使用等于9x60Hz。对于本发明的设计范例而言，帧速率转换功能也需要一个数据写入操作以将输入帧存储至存储装置，并需要两个数据读取操作自存储装置读取时间上相邻的输入帧以产生输出帧，而超速功能既不需要数据写入操作也不需要数据读取操作。因此，帧速率转换功能的存储装置的带宽使用可表达为：1W(60Hz)+2R(120Hz)=5x60Hz，并且超速功能没有存储装置的带宽使用。这样，存储装置的整体带宽使用等于5x60Hz，其仅为传统设计9x60Hz的存储装置的整体带宽使用的55.6%。
于上述实施方式之中，无论其是否为自存储装置106读取的时间上相邻的输入帧，帧速率转换电路102总同时产生多个输出帧至数据处理电路104。然而，其仅用于说明的目的，并非作为本发明的限定。于另一可选设计之中，帧速率转换电路102可被修改以通过参考多个时间上相邻的输入帧来同时产生多个第一输出帧、以及通过参考多个时间上相邻的输入帧来产生至少一个第二输出帧，其中第一输出帧的数量大于至少一个第二输出帧的数量。请参考图4，图4是根据本发明第二实施方式的视频处理设备的方块图。类似地，视频处理设备400用于处理经由输入数据串流D_IN传输的多个输入帧。于本典型实施方式中，视频处理设备400包含，但不限于，帧速率转换电路402、数据处理电路(例如超速处理电路)404、以及存储装置(例如DRAM)406。经由输入数据串流D_IN传输的输入帧被依次存储至位于存储装置406中的帧缓冲器。举例而言，当输入帧由帧速率转换电路402接收时，其可被存储至存储装置406，或其可被直接存储至存储装置406。帧速率转换电路402对具有原始帧速率FR_IN的输入帧执行帧速率转换，以产生传输具有帧速率FR_1的帧的预期输出数据串流D1。作为范例，但并非限定，帧速率FR_1可高于原始帧速率FR_IN(即FR_IN＜FR_1)。于本实施方式中，帧速率转换电路402更用于产生辅助输出数据串流D2’，其传输具有帧速率FR_2的帧。举例而言，帧速率FR_2可低于帧速率FR_1(即FR_2<FR_1)。更确切而言，帧速率转换电路402能够同时产生并输出多个帧，而帧速率转换电路402并非总同时产生并输出多个帧。因此，数据处理电路404可能需要将自先前帧速率转换电路402产生的帧存储至存储装置406，然后自存储装置406读取先前缓冲的帧。换言之，若帧速率转换电路402将完成预定数据处理操作需要的所有信息直接提供给数据处理电路404，则数据处理电路404不需要自存储装置406读取任何需要的信息，若帧速率转换电路402仅将完成预定数据处理操作需要的信息的一部分提供给数据处理电路404，则数据处理电路404需要自存储装置406读取需要的信息的剩余部分。
图5是图4所示的帧速率转换电路402的输出范例的示意图。于一个实施方式中，帧速率转换电路402由基于运动估计与运动补偿的帧速率转换电路实施。如图5所示，帧速率转换电路402自存储装置406读取时间上相邻的输入帧A与B，然后通过运动估计与运动补偿产生并输出一个输出帧A。即，帧A根据普通的基于运动估计与运动补偿的帧速率转换操作产生，上述帧速率转换操作根据自存储装置406读取的两个时间上相邻的输入帧输出一个帧。接下来，帧速率转换电路402自存储装置406读取时间上相邻的输入帧A与B，然后通过如图2所示的运动估计与运动补偿同时产生并输出两个输出帧AB与A。因此，预期输出数据串流D1包含依次传输的输出帧A、AB、B、BC、C、等等，以及辅助输出数据串流D2’包含依次传输的输出帧A、B、等等。请注意，输出帧A、B、C等等是经由输入数据串流D_IN传输的原始帧，以及其它输出帧AB、BC、等等是帧速率转换电路402对经由输入数据串流D_IN传输的原始帧执行运动估计与运动补偿而产生的插值帧。更确切而言，输出帧AB是根据原始帧A与B产生的插值帧，以及输出帧BC是根据原始帧B与C产生的插值帧。
如图5所示，预期输出数据串流D1传输的输出帧的帧速率高于辅助输出数据串流D2’传输的输出帧的帧速率。于数据处理电路404是超速处理电路的状况下，辅助输出资料串流D2’并非总提供超速功能需要的先前帧。举例而言，当产生的作为当前帧的输出帧A经由预期输出数据串流D1被传输至数据处理电路404之时，先前输出帧ZA2并非经由辅助输出数据串流D2’被同时传输至数据处理电路404。因此，配置数据处理电路404以将先前产生并经由预期输出数据串流D1传输的输出帧ZA2存储至存储装置406，然后当接收经由预期输出数据串流D1传输的输出帧A(即当前帧)之时，自存储装置406读取缓冲的输出帧ZA2(即先前帧)。类似地，数据处理电路404将帧速率转换电路402产生的并经由预期输出数据串流D1传输的输出帧AB存储至存储装置406，然后当接收经由预期输出数据串流D1传输的输出帧B(即当前帧)之时，自存储装置406读取缓冲的输出帧AB(即先前帧)。如上文所述，超速功能需要当前帧与先前帧。因此，数据处理电路404经由预期输出数据串流D1直接接收当前帧，并自辅助输出数据串流D2’或存储装置406获得先前帧。如图5所示，由两个时间上相邻的输入帧同时产生的输出帧中之一者的影像数据，可与由两个时间上相邻的输入帧先前产生的输出帧中之一者的影像数据相同。举例而言，于产生输出帧A并经由预期输出数据串流D1将其传输至下一数据处理电路404之后，再次产生同样的输出帧A并经由辅助数据串流D2’将其传输至下一数据处理电路404。请注意，并非所有的先前帧都被存储于存储装置406之中并且自存储装置406读取。这样，同样可达到减少存储装置的带宽使用的目的。
与带有基于运动估计与运动补偿帧速率转换电路402的视频处理设备400采用的概念相同的概念可应用至带有普通帧速率转换电路402的视频处理设备400，上述普通帧速率转换电路402通过帧重复而不是运动估计与运动补偿来完成帧速率转换操作。上述可选设计将于下文详细描述。
于帧速率转换电路402通过帧重复以实现帧速率转换操作的可选设计中，帧速率转换电路402可被修改以通过参考一个输入帧的影像数据产生输出数据串流(例如图4中所示的D1)，并进一步产生指示信号(例如图4中所示的D2’)，上述指示信号指示数据处理电路404以获得包含于输出帧之中并由数据处理电路404执行的预定数据处理操作所需要的输出帧的至少一个副本。简言之，于本实施方式中，指示信号D2’用于指示输出数据串流D1中包含的某些输出帧(例如当前帧)应被复制/重复，以形成数据处理电路404也需要的其它帧(例如先前帧)。这样，于指示信号D2’的通知下，数据处理电路404对当前接收的输出帧的影像数据以及当前接收的输出帧的至少一个副本的影像数据执行预定数据处理操作。
经由输入数据串流D_IN传输的输入帧被存储于存储装置406之中。作为范例，但并非限定，当输入帧由帧速率转换电路402接收时，其可被存储至存储装置406，或其可被直接存储至存储装置406。帧速率转换电路402对具有原始帧速率FR_IN的输入帧执行帧速率转换(即帧重复)，以产生传输具有帧速率FR_1的帧的预期输出数据串流D1。举例而言，帧速率FR_1可高于原始帧速率FR_IN(即FR_IN＜FR_1)。而且，于本可选设计中，帧速率转换电路402更用于产生指示信号D2’，以通知数据处理电路404输出数据串流D1中包含的当前输出帧应被复制以获得数据处理电路404也需要的至少一帧。因帧速率转换电路402并非总同时产生并输出多个需要的帧，数据处理电路404可通过简单的帧复制/重复获得需要的帧，或可需要将自前面帧速率转换电路402产生的帧存储至存储装置406，然后自存储装置406读取先前缓冲的帧作为需要的帧。
图6是图4所示的帧速率转换电路402的另一输出范例的示意图。如图所示，帧速率转换电路402自存储装置406读取一个输入帧A，然后通过帧重复产生并输出一个输出帧A，其中伴随的指示信号D2’不指示数据处理电路404需要的任一帧应该自当前输出帧A的副本获得。接下来，帧速率转换电路402自存储装置406读取同样的输入帧A，然后通过帧重复产生并输出输出帧A，其中伴随的指示信号D2’指示当前输出帧A与数据处理电路404也需要的某一帧相同。换言之，指示信号D2’指示数据处理电路404也需要的某一帧应自当前输出帧A的副本获得。因此，预期输出数据串流D1包含依次传输的输出帧A、A、B、B、C、等等，以及指示信号D2’正确地指示输出数据串流D1传输的哪个输出帧应被复制以产生数据处理电路404也需要的至少一帧。于数据处理电路404为超速处理电路的状况下，指示信号D2’指示超速功能需要的先前帧可由自输出数据串流D1接收的当前帧的副本直接获得。这样，于接收帧速率转换电路402产生的当前帧之时，超速处理电路可直接处理接收的当前帧的影像数据与接收的当前帧的副本的影像数据(即超速功能需要的先前帧的影像数据)。然而，若指示信号D2’不指示超速功能需要的先前帧可由自输出数据串流D1接收的当前帧的副本直接获得，则需要的先前帧可自先前存储的输出帧获得。
举例而言，当产生的作为当前帧的输出帧A经由预期输出数据串流D1被传输至数据处理电路404之时，先前输出帧Z可自存储装置406被读取来作为先前帧。即，配置数据处理电路404以将先前由帧速率转换电路402产生并经由预期输出数据串流D1传输的输出帧Z存储至存储装置406，上述输出帧Z进一步由指示信号D2’指示其与超速处理电路也需要的至少一帧相同，然后当接收经由预期输出数据串流D1传输的输出帧A(即当前帧)之时，自存储装置406读取缓冲的输出帧Z(即先前帧)。类似地，数据处理电路404将帧速率转换电路402产生的并经由预期输出数据串流D1传输的输出帧A存储至存储装置406，上述输出帧A进一步由指示信号D2’指示其与超速处理电路也需要的至少一帧相同，然后当接收经由预期输出数据串流D1传输的输出帧B(即当前帧)之时，自存储装置406读取缓冲的输出帧A(即先前帧)。
总而言之，于上述替代设计中，数据处理电路404经由预期输出数据串流D1直接接收当前帧，并自当前帧的副本或存储装置406中的缓冲帧获得先前帧。而且，如图6所示，并非所有的先前帧都被存储于存储装置406之中并且自存储装置406读取。这样，也可达到减少存储装置的带宽使用的目的。
以上所述仅为本发明的较佳实施方式，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种视频处理方法，用于处理多个输入帧，该视频处理方法包含：
依次存储该多个输入帧；
通过使用帧速率转换电路，对依次存储的该多个输入帧执行帧速率转换，包含：
通过参考至少一个输入帧的影像数据，同时产生并输出多个第一输出帧；以及对该帧速率转换的输出执行预定数据处理操作，包含：
同时接收该多个第一输出帧的影像数据，其中该多个第一输出帧包含该预定数据处理操作所需的多个时间上相邻的输出帧的影像数据；以及
对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作，其中，该预定数据处理操作是用于决定像素的超速电压的超速处理操作。
2.根据权利要求1所述的视频处理方法，其特征在于，该对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作的步骤包含：
在同时接收由该帧速率转换电路产生的该多个第一输出帧之后，直接对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作。
3.根据权利要求1所述的视频处理方法，其特征在于：
该同时产生并输出该多个第一输出帧的步骤包含：
通过参考多个时间上相邻的输入帧的影像数据，同时产生并输出该多个第一输出帧；
该对依次存储的该多个输入帧执行该帧速率转换的步骤更包含：
通过参考多个时间上相邻的输入帧的影像数据，同时产生并输出多个第二输出帧，其中该多个第一输出帧的数量等于该多个第二输出帧的数量，以及该多个第一输出帧中之一者的影像数据与该多个第二输出帧中之一者的影像数据相同。
4.根据权利要求1所述的视频处理方法，其特征在于：
该同时产生并输出该多个第一输出帧的步骤包含：
通过参考多个时间上相邻的输入帧的影像数据，同时产生并输出该多个第一输出帧；
该对依次存储的该多个输入帧执行该帧速率转换的步骤更包含：
通过参考多个时间上相邻的输入帧的影像数据，产生并输出至少一个第二输出帧，其中该多个第一输出帧的数量大于该至少一个第二输出帧的数量。
5.根据权利要求4所述的视频处理方法，其特征在于，该多个第一输出帧中之一者的影像数据与该至少一个第二输出帧中之一者的影像数据相同。
6.根据权利要求4所述的视频处理方法，其特征在于，该对该帧速率转换的该输出执行该预定数据处理操作的步骤更包含：
存储同时接收的该多个第一输出帧中的至少一个第一输出帧的影像数据；
接收该至少一个第二输出帧的影像数据，并读取存储的该至少一个第一输出帧的影像数据；以及
对该至少一个第二输出帧的影像数据与该存储的该至少一个第一输出帧的影像数据执行该预定数据处理操作。
7.一种视频处理设备，用于处理多个输入帧，该视频处理设备包含：
存储装置，依次存储该多个输入帧；
帧速率转换电路，耦接于该存储装置，用于对依次存储的该多个输入帧执行帧速率转换，其中该帧速率转换电路通过参考自该存储装置读取的至少一个输入帧的影像数据，同时产生并输出多个第一输出帧；以及
数据处理电路，耦接于该帧速率转换电路，用于对该帧速率转换电路的输出执行预定数据处理操作，其中该数据处理电路同时接收该多个第一输出帧的影像数据，其中该多个第一输出帧包含该数据处理电路所需的多个时间上相邻的输出帧的影像数据，以及该数据处理电路更对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作，其中，该数据处理电路是用于决定像素的超速电压的超速处理电路。
8.根据权利要求7所述的视频处理设备，其特征在于，于同时接收由该帧速率转换电路产生的该多个第一输出帧之后，该数据处理电路直接对同时接收的该多个第一输出帧的影像数据执行该预定数据处理操作。
9.根据权利要求7所述的视频处理设备，其特征在于，该帧速率转换电路通过参考多个时间上相邻的输入帧的影像数据，同时产生并输出该多个第一输出帧，以及该帧速率转换电路更通过参考多个时间上相邻的输入帧的影像数据，同时产生并输出多个第二输出帧，其中该多个第一输出帧的数量等于该多个第二输出帧的数量，以及该多个第一输出帧中之一者的影像数据与该多个第二输出帧中之一者的影像数据相同。
10.根据权利要求7所述的视频处理设备，其特征在于，该帧速率转换电路通过参考多个时间上相邻的输入帧的影像数据，同时产生并输出该多个第一输出帧，以及该帧速率转换电路更通过参考多个时间上相邻的输入帧的影像数据，同时产生并输出至少一个第二输出帧，其中该多个第一输出帧的数量大于该至少一个第二输出帧的数量。
11.根据权利要求10所述的视频处理设备，其特征在于，该多个第一输出帧中之一者的影像数据与该至少一个第二输出帧中之一者的影像数据相同。
12.根据权利要求10所述的视频处理设备，其特征在于，该数据处理电路更将同时接收的该多个第一输出帧中的至少一个第一输出帧的影像数据存储至该存储装置，该数据处理电路接收该至少一个第二输出帧的影像数据并读取存储于该存储装置的该至少一个第一输出帧的影像数据，以及该数据处理电路对来自该帧速率转换的该至少一个第二输出帧的影像数据与自该存储装置读取的该至少一个第一输出帧的影像数据执行该预定数据处理操作。
13.一种视频处理方法，用于处理多个输入帧，该视频处理方法包含：
依次存储该多个输入帧；
通过使用帧速率转换电路，根据帧重复，对依次存储的该多个输入帧执行帧速率转换，包含：
产生并输出多个输出帧；以及
产生并输出指示信号，该指示信号指示预定数据处理操作以获得该预定数据处理操作所需的第一输出帧的至少一个副本，其中该第一输出帧包含于该多个输出帧之中；以及
对该帧速率转换的输出执行该预定数据处理操作，包含：
接收该第一输出帧的影像数据；以及
根据该指示信号，对接收的该第一输出帧的影像数据与根据该指示信号产生的该接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作，其中，该预定数据处理操作是用于决定像素的超速电压的超速处理操作。
14.根据权利要求13所述的视频处理方法，其特征在于，该对接收的该第一输出帧的影像数据与接收的该第一输出帧的该至少一副本的影像数据执行该预定数据处理操作的步骤包含：
于接收由该帧速率转换电路产生的该第一输出帧之后，直接对接收的该第一输出帧的影像数据与接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作。
15.根据权利要求13所述的视频处理方法，其特征在于，该执行该预定数据处理操作的步骤更包含：
存储接收的该第一输出帧的影像数据；
接收包含于该多个输出帧之中的第二输出帧的影像数据，并读取存储的该第一输出帧的影像数据；以及
对该第二输出帧的影像数据与该存储的该第一输出帧的影像数据执行该预定数据处理操作。
16.一种视频处理设备，用于处理多个输入帧，该视频处理设备包含：
存储装置，依次存储该多个输入帧；
帧速率转换电路，耦接于该存储装置，用于根据帧重复对依次存储的该多个输入帧执行帧速率转换，其中该帧速率转换电路产生并输出多个输出帧与指示信号，该指示信号指示预定数据处理电路以获得该预定数据处理操作所需的第一输出帧的至少一个副本，其中该第一输出帧包含于该多个输出帧之中；以及
该数据处理电路，耦接于该帧速率转换电路，用于对该帧速率转换电路的输出执行该预定数据处理操作，其中该数据处理电路接收该第一输出帧的影像数据，以及该数据处理电路对接收的该第一输出帧的影像数据与根据该指示信号产生的该接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作，其中，该数据处理电路是用于决定像素的超速电压的超速处理电路。
17.根据权利要求16所述的视频处理设备，其特征在于，于接收由该帧速率转换电路产生的该第一输出帧之后，该数据处理电路直接对接收的该第一输出帧的影像数据与接收的该第一输出帧的该至少一个副本的影像数据执行该预定数据处理操作。
18.根据权利要求16所述的视频处理设备，其特征在于，该数据处理电路更将该第一输出帧的影像数据存储至该存储装置，该数据处理电路接收包含于该多个输出帧之中的第二输出帧的影像数据，并读取存储的该第一输出帧的影像数据，以及该数据处理电路对该第二输出帧的影像数据与该存储的该第一输出帧的影像数据执行该预定数据处理操作。
CN201080054260.7A 2009-11-30 2010-08-27 视频处理方法与相关视频处理设备 Active CN102640484B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26495309P 2009-11-30 2009-11-30
US61/264,953 2009-11-30
US12/837,505 2010-07-16
US12/837,505 US8643776B2 (en) 2009-11-30 2010-07-16 Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof
PCT/CN2010/076411 WO2011063669A1 (en) 2009-11-30 2010-08-27 Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof

Publications (2)

Publication Number Publication Date
CN102640484A CN102640484A (zh) 2012-08-15
CN102640484B true CN102640484B (zh) 2014-05-07

Family

ID=44065848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080054260.7A Active CN102640484B (zh) 2009-11-30 2010-08-27 视频处理方法与相关视频处理设备

Country Status (5)

Country Link
US (1) US8643776B2 (zh)
EP (1) EP2507989A4 (zh)
CN (1) CN102640484B (zh)
TW (1) TWI411308B (zh)
WO (1) WO2011063669A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034488A2 (en) * 2007-09-10 2009-03-19 Nxp B.V. Method an apparatus for line based vertical motion estimation and compensation
CN109426786A (zh) * 2017-08-31 2019-03-05 爱唯秀股份有限公司 人数检测系统与人数检测方法
CN107707934A (zh) * 2017-10-24 2018-02-16 南昌黑鲨科技有限公司 一种视频数据处理方法、处理装置及计算机可读存储介质
TWI774100B (zh) * 2020-10-26 2022-08-11 瑞昱半導體股份有限公司 影像處理晶片與影像處理方法
CN114449183B (zh) * 2020-11-02 2024-03-15 瑞昱半导体股份有限公司 影像处理芯片与影像处理方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982280A (en) * 1989-07-18 1991-01-01 Yves C. Faroudja Motion sequence pattern detector for video
US5757967A (en) * 1995-10-19 1998-05-26 Ibm Corporation Digital video decoder and deinterlacer, format/frame rate converter with common memory
US6151075A (en) * 1997-06-11 2000-11-21 Lg Electronics Inc. Device and method for converting frame rate
US6008794A (en) * 1998-02-10 1999-12-28 S3 Incorporated Flat-panel display controller with improved dithering and frame rate control
US6975359B2 (en) * 2002-04-25 2005-12-13 Trident Microsystems, Inc. Method and system for motion and edge-adaptive signal frame rate up-conversion
US20040252756A1 (en) * 2003-06-10 2004-12-16 David Smith Video signal frame rate modifier and method for 3D video applications
JP4047316B2 (ja) * 2003-09-25 2008-02-13 キヤノン株式会社 フレームレート変換装置、それに用いられる追い越し予測方法、表示制御装置及び映像受信表示装置
US7400321B2 (en) * 2003-10-10 2008-07-15 Victor Company Of Japan, Limited Image display unit
JP4396496B2 (ja) * 2004-12-02 2010-01-13 株式会社日立製作所 フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法
TWI279736B (en) * 2005-03-11 2007-04-21 Himax Tech Ltd Integrated video control chipset
JP5220268B2 (ja) * 2005-05-11 2013-06-26 株式会社ジャパンディスプレイイースト 表示装置
US8797457B2 (en) 2005-09-20 2014-08-05 Entropic Communications, Inc. Apparatus and method for frame rate preserving re-sampling or re-formatting of a video stream
KR100766085B1 (ko) * 2006-02-28 2007-10-11 삼성전자주식회사 프레임레이트 변환기능을 구비한 영상표시장치 및프레임레이트 변환방법
KR20070117295A (ko) * 2006-06-08 2007-12-12 삼성전자주식회사 액정 표시 장치 및 그의 구동 집적 회로 칩
JP5208381B2 (ja) * 2006-06-30 2013-06-12 株式会社東芝 動画像フレームレート変換装置および動画像フレームレート変換方法
CN101554053A (zh) 2006-08-30 2009-10-07 Ati技术有限公司 视频处理所共享的帧缓存
JP4844370B2 (ja) * 2006-12-04 2011-12-28 株式会社日立製作所 フレームレート変換装置及び表示装置
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
US8134640B2 (en) * 2006-12-26 2012-03-13 Broadcom Corporation Video processor architecture and method for frame rate conversion
US8144778B2 (en) * 2007-02-22 2012-03-27 Sigma Designs, Inc. Motion compensated frame rate conversion system and method
JP4991360B2 (ja) * 2007-03-27 2012-08-01 三洋電機株式会社 フレームレート変換装置および映像表示装置
US7929000B2 (en) 2007-05-28 2011-04-19 Sharp Kabushiki Kaisha Image display device
US9641861B2 (en) 2008-01-25 2017-05-02 Mediatek Inc. Method and integrated circuit for video processing
JP5219609B2 (ja) * 2008-05-01 2013-06-26 キヤノン株式会社 フレームレート変換装置、方法及びプログラム
KR100973561B1 (ko) * 2008-06-25 2010-08-03 삼성전자주식회사 표시장치
JP5319372B2 (ja) * 2009-04-09 2013-10-16 キヤノン株式会社 フレームレート変換装置及びフレームレート変換方法
CN102006489B (zh) * 2009-08-27 2015-02-04 晨星软件研发(深圳)有限公司 用于立体显示的帧频转换装置及方法

Also Published As

Publication number Publication date
US8643776B2 (en) 2014-02-04
US20110128439A1 (en) 2011-06-02
CN102640484A (zh) 2012-08-15
TW201130314A (en) 2011-09-01
TWI411308B (zh) 2013-10-01
EP2507989A4 (en) 2014-03-12
EP2507989A1 (en) 2012-10-10
WO2011063669A1 (en) 2011-06-03

Similar Documents

Publication Publication Date Title
CN100555389C (zh) 液晶驱动装置
CN102640484B (zh) 视频处理方法与相关视频处理设备
JP5680836B2 (ja) 共通電圧発生器、それを含むディスプレイ装置、及び共通電圧発生方法
WO2007002949A1 (en) Techniques to switch between video display modes
US10255866B2 (en) Driving circuit, driving method thereof and display device
CN204859440U (zh) 音视频播放设备
WO2007002950A1 (en) Techniques to switch between video display modes
KR101742182B1 (ko) 영상 데이터 처리 방법, 및 이를 수행하는 표시 장치
KR101872944B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN101013357A (zh) 便携式计算机及其控制方法
US20070262944A1 (en) Apparatus and method for driving a display panel
US9727120B2 (en) Data compression system for liquid crystal display and related power saving method
KR20080073484A (ko) 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치
CN101651813A (zh) 驱动显示装置的方法以及使用该方法的显示装置驱动电路
CN101276562A (zh) 显示驱动电路和用于控制其信号的方法
EP2669886A1 (en) Image processing method and image display system utilizing the same
US10534422B2 (en) Data compression system for liquid crystal display and related power saving method
US20130222422A1 (en) Data buffering apparatus capable of alternately transmitting stored partial data of input images merged in one merged image to image/video processing device and related data buffering method
US8494253B2 (en) Three-dimensional (3D) image processing method and system
CN113810644A (zh) 一种高清视频信号处理和转换的面板驱动系统
CN107331368A (zh) 显示装置的驱动方法、数据驱动集成电路及显示面板
US8085345B2 (en) Image processing apparatus and image processing method
US20230047492A1 (en) Chipset for frame rate control and associated signal processing method
CN112468756B (zh) 一种视频信号无失帧显示方法及显示设备
CN109102770A (zh) 一种面向高性能计算的低功耗低带宽显示面板驱动芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant