WO2011027593A1 - 表示駆動回路、液晶表示装置、表示駆動方法、制御プログラムおよびそれを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

表示駆動回路、液晶表示装置、表示駆動方法、制御プログラムおよびそれを記録したコンピュータ読み取り可能な記録媒体 Download PDF

Info

Publication number
WO2011027593A1
WO2011027593A1 PCT/JP2010/058063 JP2010058063W WO2011027593A1 WO 2011027593 A1 WO2011027593 A1 WO 2011027593A1 JP 2010058063 W JP2010058063 W JP 2010058063W WO 2011027593 A1 WO2011027593 A1 WO 2011027593A1
Authority
WO
WIPO (PCT)
Prior art keywords
frame
gradation
interpolation
interpolation frame
liquid crystal
Prior art date
Application number
PCT/JP2010/058063
Other languages
English (en)
French (fr)
Inventor
塩見 誠
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/393,547 priority Critical patent/US8963966B2/en
Publication of WO2011027593A1 publication Critical patent/WO2011027593A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/014Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes involving the use of motion vectors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0261Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame

Definitions

  • the present invention relates to a hold-type display device such as a liquid crystal display device.
  • a hold-type display device such as a liquid crystal display device
  • moving image display an error occurs between the viewpoint of an observer who follows an object and the position of the displayed object, and a blurred image is visually recognized (so-called There is a problem of motion blur.
  • a method for solving the problem of motion blur for example, there is a method of providing a display period of a minimum luminance level (for example, black display with a luminance level of 0%) in a part of one frame period.
  • a minimum luminance level for example, black display with a luminance level of 0%
  • this method has a problem that flicker is likely to occur because the light and dark state is repeated on the entire screen every frame.
  • the luminance level of the video signal is maximum (for example, white display with a luminance level of 100%)
  • the display period of the minimum luminance level is provided within one frame period, there is a problem that the luminance level is lowered.
  • Patent Document 1 As a method for reducing motion blur without generating flicker, a technique for generating and inserting an interpolation frame within one frame period (so-called frame interpolation technique) has been proposed (Patent Document 1 or the like).
  • FIG. 19 shows images of the first and second frames, and shows a state in which the black object displayed on the left side in the first frame moves to the right side in the second frame.
  • the interpolation frame is generated according to a motion vector calculated from the video signal of the first frame and the video signal of the second frame. For example, when the frame rate of the video signal is set to 4 times (4 times speed), the motion vector corresponding to the moving distance between the first and second frames is divided into quarters and divided. Three interpolation frames are generated according to the motion vector.
  • FIG. 20 shows a state in which three interpolation frames are inserted in the first and second frame periods.
  • the black object moves smoothly by inserting three interpolated frames in which the black object is gradually moved to the right according to the time within the first and second frame periods. It can be seen that motion blur can be reduced.
  • the search range of the movement amount (motion vector) of the object is generally set within 200 ppf (pixels per ⁇ field) in one frame period in consideration of power consumption and driving load. Only when the motion vector is calculated in this range, an interpolation frame in which the position of the object is estimated according to the motion vector is generated (first generation mode).
  • the amount of movement of the object exceeds the search range, or if the object displayed in the first frame and the object displayed in the second frame are within the search range, the brightness and color are very small. If it is not recognized as the same object due to a change, or if it is a video signal that is not a moving image (for example, a video in which the still image displayed in the first frame has disappeared in the second frame), it corresponds to the motion vector Interpolated frames are not generated. In this case, an intermediate gradation interpolated frame is generated (second generation mode) in which the gradation of the video signal in the previous and subsequent frames is distributed by the time component. This is to prevent the brightness balance and color balance from being disturbed with respect to the smooth movement of the object in the first generation mode.
  • the range in which the interpolation frame corresponding to the motion vector can be generated (first generation mode) is limited. Therefore, even if the video signal is originally the same moving image, the motion vector May not be calculated, and an intermediate-tone interpolation frame may be generated (second generation mode).
  • FIG. 21 shows a state in which an intermediate-tone interpolation frame is inserted.
  • the black object displayed on the left side in the first frame gradually changes from black to white with the passage of time, and disappears in the second frame.
  • the right side of the display frame does not exist in the first frame, but gradually changes from white to black with the passage of time, and a black object appears in the second frame. In this way, when a motion vector is not calculated, an intermediate gray-scale interpolation frame is inserted.
  • an MVA (multi-domain vertical alignment mode) method and an IPS (lateral electric field switching mode) method are adopted from the viewpoint of contrast and viewing angle characteristics.
  • the response time in these liquid crystal modes is about 4 msec in the earliest gradation region, on average about 8 msec, and reaches 15 msec in the later gradation region.
  • overshoot processing (gradation transition emphasis processing) is generally used in a liquid crystal display device that is driven at a double speed (120 Hz) or higher with respect to a video signal of 60 Hz. According to the overshoot process, the response speed of the liquid crystal can be improved, and the moving image response characteristics can be improved.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 2006-165602 (published on June 22, 2006)”
  • the waveform shown by the dotted line in FIG. 22 indicates the arrival gradation (luminance) and frame (time) in the intermediate gradation region when the frame interpolation technique (FRC) and the overshoot process are used together (240 Hz drive).
  • the waveform shown by the solid line in the figure shows the liquid crystal response characteristics when only the overshoot process is performed (60 Hz drive).
  • FIG. 22 shows the response characteristic of the original liquid crystal, that is, a waveform that changes in an exponential manner due to the motion of the elastic body (solid line in FIG. 22). ).
  • the frame interpolation technique and overshoot processing are used together (240 Hz drive)
  • the reached gradation in the intermediate gradation interpolation frame is set so as to match the target gradation, and therefore changes linearly.
  • FIG. 22 shows the result of comparing the time required for the luminance to change from 0.2 to 0.8 (upper left part of the graph).
  • the present invention proposes a configuration capable of improving the moving image response characteristics in a display drive circuit that performs frame interpolation and overshoot processing.
  • the display drive circuit includes an interpolation frame generation processing unit that generates an interpolation frame to be inserted in one frame period based on images of previous and subsequent frames, an input gradation of a current frame, and a display gradation of a previous frame. And a gradation transition emphasis processing unit for setting the output gradation of the current frame, and a display driving circuit for driving the liquid crystal display panel to perform display according to the output gradation.
  • the interpolation frame generation processing unit generates a first generation mode for generating an interpolation frame in which the position of an object is changed over time based on an image of a key frame corresponding to a video signal; and the key frame A second generation mode for generating an interpolated frame in which the display gradation of the object is changed with the passage of time based on the image of the object, and the gradation transition emphasis processing unit includes the second generation mode.
  • a first generation mode for generating an interpolation frame in which the position of an object is changed over time based on an image of a key frame corresponding to a video signal
  • the key frame A second generation mode for generating an interpolated frame in which the display gradation of the object is changed with the passage of time based on the image of the object, and the gradation transition emphasis processing unit includes the second generation mode.
  • the gradation transition enhancement level for the intermediate gradation interpolation frame can be made different from the gradation transition enhancement level for the key frame.
  • the gradation transition enhancement level for the intermediate gradation interpolation frame can be made larger than the gradation transition enhancement level for the key frame.
  • the output gradation of the intermediate gradation interpolation frame can be made larger than that of the conventional configuration, so that the response speed can be improved (see FIG. 6).
  • a liquid crystal display device includes any one of the display drive circuits described above and the liquid crystal display panel.
  • the display driving method is based on an interpolation frame generation process for generating an interpolation frame to be inserted in one frame period based on images of previous and subsequent frames, an input gradation of the current frame, and a display gradation of the previous frame.
  • the interpolation frame generation process includes a first generation mode for generating an interpolation frame in which the position of an object is changed with time based on an image of a key frame corresponding to a video signal, and an image of the key frame.
  • a second generation mode for generating an interpolated frame in which the display gradation of the object is changed according to the passage of time.
  • the second generation mode In the gradation transition emphasis process, the second generation mode generates the interpolation frame. And emphasizing levels of grayscale transition for the interpolated frames, it is characterized in that different from each other and enhancement level of grayscale transition for the key frame.
  • the output gradation of the intermediate gradation interpolation frame can be made larger than that of the conventional configuration, so that the response speed can be improved.
  • the display driving circuit may be realized by a computer.
  • a control program for each device that causes the display driving circuit to be realized by the computer by operating the computer as each of the means, and A recorded computer-readable recording medium also falls within the scope of the present invention.
  • the display driving circuit and the display driving method according to the present invention include the gradation transition enhancement level for the interpolation frame generated in the second generation mode, and the gradation transition enhancement level for the key frame. Are different from each other. Thereby, a moving image response characteristic can be improved.
  • FIG. 1 is a block diagram illustrating an overall configuration of a liquid crystal display device according to Embodiment 1.
  • FIG. It is a figure which shows schematic structure of the liquid crystal display panel in the liquid crystal display device of FIG.
  • FIG. 3 is an equivalent circuit diagram illustrating an electrical configuration of each pixel in the liquid crystal display panel of FIG. 2.
  • It is a graph which shows the relationship between a flame
  • FIG. 6 is a flowchart showing the operation of the overshoot processing unit according to the first embodiment.
  • FIG. 6 is a block diagram illustrating an overall configuration of a liquid crystal display device according to a second embodiment.
  • FIG. 10 is a flowchart showing an operation of an overshoot processing unit according to the second embodiment. It is a figure for demonstrating the frame interpolation technique of Embodiment 2, and has shown the image of the 1st and 2nd frame (key frame). It is a figure for demonstrating the frame interpolation technique of Embodiment 2, and has shown the state by which three interpolation frames were inserted in the 1st and 2nd frame period.
  • FIG. 10 is a diagram illustrating an interpolation frame generated by the frame interpolation technique of the second embodiment. It is a circuit diagram which shows the other structure of this liquid crystal display device. It is a circuit diagram which shows the other structure of this liquid crystal display device.
  • Embodiment 1 of the present invention will be described below with reference to the drawings.
  • FIG. 1 is a block diagram showing an overall configuration of the liquid crystal display device 1
  • FIG. 2 is a diagram showing a schematic configuration of the liquid crystal display panel 10
  • FIG. 3 is an electrical configuration of each pixel in the liquid crystal display panel 10.
  • the liquid crystal display device 1 includes a liquid crystal display panel 10, a data signal line drive circuit (source driver) 20, a scanning signal line drive circuit (gate driver) 30, a storage capacitor line drive circuit (CS driver) 40 constituting a liquid crystal drive circuit, And a display drive circuit 50.
  • the liquid crystal display panel 10 is configured by sandwiching liquid crystal between an active matrix substrate (not shown) and a counter substrate, and has a large number of pixels P arranged in a matrix.
  • the liquid crystal display panel 10 includes, on an active matrix substrate, a data signal line 11, a scanning signal line 12, a switching element (thin film transistor (hereinafter referred to as “TFT”) 13, a pixel electrode 14, and a storage capacitor. Wiring 15 is provided, and a counter electrode 19 is provided on the counter substrate.
  • TFT thin film transistor
  • One data signal line 11 is formed in each column so as to be parallel to each other in the column direction (vertical direction), and the scanning signal line 12 is provided in each row so as to be parallel to each other in the row direction (horizontal direction).
  • the TFT 13 and the pixel electrode 14 are formed corresponding to each intersection of the data signal line 11 and the scanning signal line 12, and the source electrode s of the TFT 13 is the data signal line 11 and the gate electrode g is the scanning signal line 12.
  • the drain electrode d is connected to the pixel electrode 14.
  • a liquid crystal capacitor 17 is formed between the pixel electrode 14 and the counter electrode 19 via a liquid crystal.
  • the gate of the TFT 13 is turned on by the scanning signal supplied to the scanning signal line 12, and when the data signal supplied from the data signal line 11 is written to the pixel electrode 14, the pixel electrode 14 corresponds to the data signal. A potential is supplied.
  • a voltage according to the data signal to the liquid crystal interposed between the pixel electrode 14 and the counter electrode 19, it is possible to realize gradation display according to the data signal.
  • One storage capacitor line 15 is formed in each row so as to be parallel to each other in the row direction (lateral direction), and is arranged so as to make a pair with the scanning signal line 12.
  • Each storage capacitor line 15 is capacitively coupled to the pixel electrode 14 by forming a storage capacitor 16 (also referred to as “auxiliary capacitor”) between the pixel electrode 14 arranged in each row.
  • the liquid crystal display panel 10 configured as described above is driven by the data signal line driving circuit 20, the scanning signal line driving circuit 30, and the storage capacitor line driving circuit 40.
  • the display driving circuit 50 supplies various signals necessary for driving the liquid crystal display panel 10 to the data signal line driving circuit 20, the scanning signal line driving circuit 30, and the storage capacitor line driving circuit 40.
  • the scanning signal line driving circuit 30 sequentially outputs a scanning signal for turning on the TFT 13 to the scanning signal line 12 of the row in synchronization with the horizontal scanning period of each row.
  • the data signal line drive circuit 20 outputs a data signal to each data signal line 11.
  • This data signal is a signal obtained by assigning a video signal supplied to the data signal line drive circuit 20 via the display drive circuit 50 to each column in the data signal line drive circuit 20 and performing boosting or the like.
  • the storage capacitor line driving circuit 40 outputs a CS signal to each storage capacitor line 15.
  • This CS signal is set to a constant potential (Vcom), for example.
  • the display driving circuit 50 controls the scanning signal line driving circuit 30, the data signal line driving circuit 20, and the storage capacitor line driving circuit 40 described above to output scanning signals, data signals, and CS signals from these circuits.
  • the display driving circuit 50 performs frame interpolation processing and overshoot processing.
  • 60 image signals (frame, 60 Hz) per second are input from an external signal source to the display drive circuit 50, and the number of frames of this video signal is calculated by frame interpolation in the display drive circuit 50.
  • frame rate conversion is performed on a video signal of 240 frames (240 Hz) by processing. That is, the liquid crystal display device 1 is assumed to perform quadruple speed driving as an example.
  • the conversion rate of the frame rate is not limited to 4 times, and may be a conversion rate of 2 times or 3 times, for example.
  • the display drive circuit 50 includes an image processing unit 51, an interpolation frame generation processing unit (interpolation frame generation processing unit) 52, an overshoot processing unit (overshoot processing unit) 53, an LCD timing controller 54, and an image interpolation frame memory 55. It has.
  • the image processing unit 51 performs image adjustment, size conversion, and the like such as resolution, color, gradation characteristics, and gamma characteristics so as to be suitable for the liquid crystal display panel 10 with respect to a video signal input at 60 Hz from an external signal source. Do. Note that the image processing is preferably performed at an early stage (performed for a video signal acquired from a signal source). This is because the video signal acquired from the signal source has few errors and a low frequency, so that the burden on the circuit can be reduced.
  • the image processing unit 51 sequentially outputs the video signal (image data) subjected to the image processing to the interpolation frame generation processing unit 52.
  • the interpolation frame generation processing unit 52 stores the frame (key frame) corresponding to the image data acquired from the image processing unit 51 in the image interpolation frame memory 55.
  • the image interpolation frame memory 55 stores image data of about 2 to 9 frames. Here, for example, it is assumed that 6 frames of image data (first to sixth key frames) are stored.
  • the interpolation frame generation processing unit 52 is an image of a frame (interpolation frame) to be inserted between key frames based on image data for a plurality of frames (for example, three frames before and after) stored in the image interpolation frame memory 55. Is generated.
  • an image of three interpolation frames (first to third interpolation frames) is generated in one frame period (between key frames).
  • one interpolation frame generation processing unit 52 is configured to generate images of three interpolation frames. If the frequency is high and this processing is difficult, for example, two interpolation frame generation processes are performed.
  • the unit 52 may be configured such that one generates an image of the first and third interpolation frames, the other generates an image of the second interpolation frame, and outputs each image by adjusting the output timing. .
  • interpolation frame generation modes include a first mode and a second mode, and both modes are switched depending on whether or not a motion vector has been calculated.
  • a motion vector is calculated based on images of a plurality of frames before and after using a block matching method, and when the motion vector is appropriately calculated, the position of the object is determined according to the calculated motion vector.
  • An estimated interpolation frame is generated (first generation mode).
  • the motion vector is calculated based on the position information of the object in the three frames before and after, and first to third interpolation frames are generated (see FIG. 20).
  • the interpolation frame generation processing unit 52 converts the key frame image data acquired from the image processing unit 51 and the newly generated interpolation frame image data into a frame frequency of 240 Hz. Output sequentially.
  • the image data is output in the order of the third key frame, the first interpolation frame, the second interpolation frame, the third interpolation frame, and the fourth key frame.
  • the interpolation frame generation processing unit 52 also generates a generation mode identification signal for identifying the first generation mode and the second generation mode, and a frame identification for identifying the key frame and the interpolation frame, corresponding to each image data. Signal. Specifically, a flag indicating a generation mode identification signal and a frame identification signal can be added to each image data.
  • a flag of “0, 0” is assigned, and one frame of image data is “first generation mode / interpolation frame”.
  • a flag of “0, 1” is assigned, and when one frame of image data is “second generation mode key frame”, a flag of “1, 0” is assigned and one frame is assigned.
  • the image data is “second generation mode / interpolation frame”, a flag “1, 1” is assigned.
  • the first generation mode and the second generation mode may be omitted, and the first generation mode and the second generation mode may be identified only for the interpolation frame. That is, when one frame of image data is “key frame”, a flag of “0” is given, and when one frame of image data is “first generation mode / interpolated frame”, “1” is set. ”Flag, and when the image data of one frame is“ second generation mode / interpolated frame ”, the flag“ 2 ”is added.
  • the case of a configuration in which these three types of flags are assigned will be described as an example.
  • liquid crystal display device of the present invention may be configured not to identify the generation mode. This configuration will be described in the second embodiment.
  • the overshoot processing unit (gradation transition enhancement processing unit) 53 performs an operation according to the generation mode identification signal and the frame identification signal acquired from the interpolation frame generation processing unit 52.
  • the overshoot processing unit 53 includes a determination unit (determination unit) 530, a memory management unit 531, a gradation conversion unit (gradation calculation unit) 532, a first gradation conversion table (first LUT (lookup table)) 533, a first A two-tone conversion table (second LUT) 534, an OS frame memory 535, and an output unit 536 are provided.
  • the determination unit 530 determines whether the image data is “key frame” or “interpolation frame” based on the generation mode identification signal and the frame identification signal in the image data acquired from the interpolation frame generation processing unit 52, and It is determined whether the interpolation frame is generated in the “first generation mode” or the “second generation mode”. Note that the determination unit 530 can perform a determination process based on the flag.
  • the memory management unit 531 stores the image data of the current frame (key frame, interpolation frame) acquired from the interpolation frame generation processing unit 52 in the OS frame memory 535 and one frame stored in the OS frame memory 535. A process of reading the previous (previous frame) image data is performed.
  • the gradation conversion unit 532 is predicted to arrive after the overshoot process based on the previous frame image data and the current frame image data acquired from the memory management unit 531 and the determination result acquired from the determination unit 530.
  • the gradation (predicted arrival gradation) is calculated, and further, with reference to the first LUT 533 or the second LUT 534, image data (data after gradation conversion, enhancement gradation, output gradation) in the overshoot period in the current frame is determined. (Set).
  • the “predicted arrival gradation” is expressed by converting (converting) the result (predicted arrival brightness) calculated with the luminance level (luminance value) into the gradation level (gradation value). A specific method for setting the data after gradation conversion will be described later.
  • the image data corresponding to the predicted arrival gradation calculated by the gradation conversion unit 532 is stored in the OS frame memory 535 via the memory management unit 531 and the gradation conversion determined by the gradation conversion unit 532.
  • the post-data is input to the LCD timing controller 54 via the output unit 536.
  • the LCD timing controller 54 generates an image data signal in the overshoot period based on the input image data, and outputs it to the data signal line drive circuit 20 at a predetermined timing.
  • the LCD timing controller 54 outputs various control signals to the data signal line drive circuit 20, the scanning signal line drive circuit 30, and the storage capacitor line drive circuit 40.
  • an image is displayed based on various driving signals (data signal, scanning signal, CS signal) output from the data signal line driving circuit 20, the scanning signal line driving circuit 30, and the storage capacitor wiring driving circuit 40. Is done.
  • FIG. 4 is a graph showing the relationship among time, transmittance, and conversion level of OS processing.
  • the conversion level in OS processing includes a plurality of levels such as “strong level”, “just level”, “weak level”, and “no OS”, and is set according to the characteristics of the liquid crystal display device. It is adjusted with reference to “acceptable level”.
  • the response improvement level of the liquid crystal changes. In order to properly operate this technology, the LUT is switched depending on the environment, or the response level inevitably becomes insufficient as in the case of a full gradation response. And a feedback system is used in which the result is set to the previous frame data (start gradation).
  • the overshoot processing unit 53 performs an operation in accordance with the generation mode identification signal and the frame identification signal acquired from the interpolation frame generation processing unit 52.
  • the gradation transition enhancement level for the image data of the frame is varied according to the generation mode identification signal and the frame identification signal. Therefore, the overshoot processing unit 53 includes a first LUT and a second LUT, and switches the LUT to be referenced (first LUT or second LUT) according to the type of the current frame acquired from the interpolation frame generation processing unit 52.
  • the second LUT when one frame of image data is “second generation mode / interpolated frame”, that is, when the assigned flag is “2”, the second LUT is referred to, and otherwise (given When the flag is “0” or “1”), the first LUT may be referred to.
  • an interpolation frame is generated in the second generation mode.
  • the luminance of the input image is “0” (black) from frame 0 to frame 1
  • “1” (white) in frame 2 ) Is taken as an example.
  • a time average is taken within a period of one frame to obtain a 1/4 frame.
  • An interpolated frame whose gradation is changed according to time is inserted at each time point of 2/4 frame and 3/4 frame.
  • the shoot processing unit 53 calculates the predicted arrival luminance based on the generation mode identification signal and the frame identification signal acquired from the interpolation frame generation processing unit 52.
  • the predicted arrival luminance corresponding to the “key frame” is calculated.
  • the reached gradation after the overshoot process is set to coincide with the target gradation (just setting). That is, since the luminance is “0” at the time of frame 0, the predicted arrival luminance is also set to “0”.
  • the data after gradation conversion of the overshoot period is set with reference to the first LUT. Is done.
  • the overshoot processing unit 53 performs the interpolation frame generation processing unit. Based on the generation mode identification signal and the frame identification signal acquired from 52, the predicted arrival luminance is calculated. Here, the predicted arrival luminance corresponding to the “second generation mode / interpolated frame” is calculated. In this case, the reached gradation after the overshoot process is set to be larger than the target gradation (strong setting). At the time of frame 0.25, since the luminance has not changed from the previous frame, the predicted arrival luminance is set to “0”.
  • the data after gradation conversion of the overshoot period is set with reference to the second LUT. Is done.
  • the same processing as that at the time of frame 0.25 is performed, and at the time of frame 1, the above processing at frame 0 is performed. That is, in the period from frame 0 to frame 1, the predicted arrival luminance is set to “0”.
  • the overshoot processing unit 53 includes the interpolation frame generation processing unit. Based on the generation mode identification signal and the frame identification signal acquired from 52, the predicted arrival luminance is calculated. Here, the predicted arrival luminance corresponding to the “second generation mode / interpolated frame” is calculated. In this case, since the reached gradation after the overshoot process is set to be larger than the target gradation (strong setting), for example, the arrival gradation is set to be 40% larger than the target luminance “0.25”. The luminance is set to “0.35”.
  • the overshoot processing unit 53 has a feedback function, and uses the predicted arrival luminance in the current frame for calculation of the predicted arrival luminance for the next frame (corresponding to display luminance corresponding to the display gradation of the previous frame). Thereby, it is possible to avoid display problems such as white light that occur when the gradation transition amount becomes too large.
  • the gradation-converted data (output) of the overshoot period with reference to the second LUT Gradation) is set.
  • the overshoot processing unit 53 Based on the generation mode identification signal and the frame identification signal acquired from 52, the predicted arrival luminance is calculated.
  • the data after gradation conversion of the overshoot period is set with reference to the second LUT. Is done.
  • the data after gradation conversion of the overshoot period is set with reference to the second LUT. Is done.
  • the overshoot processing unit 53 calculates the predicted arrival luminance based on the generation mode identification signal and the frame identification signal acquired from the interpolated frame generation processing unit 52.
  • the predicted arrival luminance corresponding to the “key frame” is calculated.
  • the reached gradation after the overshoot process is set to coincide with the target gradation (just setting). That is, since the luminance is “1” at the time of frame 2, the predicted arrival luminance is also set to “1”.
  • the data after gradation conversion of the overshoot period is set with reference to the first LUT. Is done.
  • the overshoot processing unit 53 performs the interpolation frame generation processing unit. Based on the generation mode identification signal and the frame identification signal acquired from 52, the predicted arrival luminance is calculated. Here, the predicted arrival luminance corresponding to the “second generation mode / interpolated frame” is calculated. In this case, the reached gradation after the overshoot process is set to be larger than the target gradation (strong setting). At the time of frame 2.25, since the luminance has not changed from the previous frame, the predicted arrival luminance is set to “1”.
  • the data after gradation conversion of the overshoot period is set with reference to the first LUT. Is done.
  • FIG. 5 shows the relationship between the frame (current frame) input to the overshoot processing unit 53 and the predicted arrival brightness calculated by the above processing.
  • the frame corresponding to the passage of time the luminance of the input image, the luminance of the image data (FRC image) output from the interpolation frame generation processing unit 52, the key frame and the interpolation frame are identified.
  • OS level enhancement level of the gradation (luminance) transition amount
  • FIG. 5 shows a case where the luminance of the input image is “0” from frame 0 to frame 1 and “1” in frame 2 corresponding to the above-described example. Then, during the period from frame 1 to frame 2, an interpolation frame (1) having a luminance of 0.25, an interpolation frame (2) having a luminance of 0.5, and an interpolation frame (3) having a luminance of 0.75 are generated and inserted.
  • the predicted arrival brightness of the interpolation frame is set so that the brightness of the interpolation frames (1) to (3) is the same enhancement level (just level) as the brightness of the FRC image in the conventional configuration.
  • the luminance of the interpolation frames (1) to (3) is set to be larger (strong level) than the luminance of the FRC image.
  • the predicted arrival brightness is set to be 40% larger. That is, in the case of the interpolation frame (1) having a luminance of 0.25, the predicted arrival luminance is set to the same level (just level) as the luminance (0.25) of the FRC image in the conventional configuration. In this embodiment, the brightness is set to 0.35 (strong level). Further, in the case of the interpolation frame (2) having a luminance of 0.5, the predicted arrival luminance is set to the same level (just level) as the luminance (0.5) of the FRC image in the conventional configuration. In this embodiment, the luminance is set to 0.56 (strong level).
  • the predicted arrival luminance is set (just level) to the same level as the luminance (0.75) of the FRC image in the conventional configuration.
  • the luminance is set to 0.826 (strong level).
  • FIG. 6 is a graph showing the relationship between the predicted arrival luminance calculated by the above processing and the frame. According to the present embodiment, it can be seen that the response speed in the intermediate gradation is improved over the conventional configuration in the period from frame 1 to frame 2.
  • FIG. 7 is a table showing the target gradation corresponding to the just level
  • FIG. 8A is a table (strong level) that represents the predicted arrival brightness calculated by the above processing in 256 gradations
  • FIG. 8B shows the second LUT.
  • FIG. 9 is a table showing the reached gradation (display gradation) after the overshoot process (next frame).
  • the leftmost column indicates the display gradation (start gradation) of the immediately preceding frame
  • the uppermost row indicates the input gradation (target gradation) of the current frame.
  • the intersection between the start gradation and the target gradation indicates the predicted arrival gradation in the current frame.
  • the leftmost column on the left side of the first LUT shown in FIG. 7B shows the display gradation (start gradation) of the immediately preceding frame
  • the uppermost row on the upper side shows the input gradation (target gradation) of the current frame.
  • the intersection of the start gradation and the target gradation indicates the enhancement gradation (output gradation) of the data after gradation conversion in the current frame.
  • the leftmost column indicates the display gradation (start gradation) of the immediately preceding frame
  • the uppermost row indicates the input gradation of the current frame
  • the start gradation indicates the predicted arrival gradation (target gradation) in the current frame.
  • the leftmost column on the left side of the second LUT shown in FIG. 8B shows the display gradation (start gradation) of the immediately preceding frame
  • the uppermost row on the upper side shows the input gradation of the current frame.
  • the right side of FIG. 8 shows the predicted arrival gradation of FIG. 8A
  • the left side of each column is the enhancement gradation (output) of the data after gradation conversion in the current frame corresponding to the start gradation and the predicted arrival gradation. Gradation).
  • the target gradation predicted arrival gradation
  • the emphasized gradation (output gradation) of the data after gradation conversion in the current frame is set to 140 gradations with reference to the first LUT shown in FIG.
  • the target gradation (prediction) Achievable gradation) is set to 144 gradations (strong setting). Therefore, the enhancement gradation (output gradation) of the data after gradation conversion in the current frame is set to 159 gradations with reference to the second LUT shown in FIG. Note that the reached gradation (display gradation) after the overshoot process (next frame) is 144 gradations as shown in FIG.
  • the response of the rise is higher than that of the decay response (light ⁇ dark).
  • the gradation transition on the rise response side is preferable to be stronger and the decay response side to be relatively weak.
  • 140% is emphasized on the rise response side and 105% is emphasized on the decay response side in the luminance level.
  • the “predicted arrival gradation” is preferably obtained by converting (converting) the luminance calculated by the calculation formula into a gradation value.
  • the setting of luminance and gradation is already known by the design of the display device, it is sufficient to set a table in which luminance is reconverted into gradation, and from the viewpoint of saving circuit scale Is also preferable.
  • gradation and luminance are set so as to show a smooth correlation, and in many cases, even if the luminance level is determined by the gradation level and the enhancement level is determined, the present invention The effect of can be obtained.
  • the gradation transition enhancement level is set (just set) so that the reached gradation approaches the target gradation as in the conventional overshoot drive.
  • the gradation transition enhancement level is set so that the reached gradation exceeds the target gradation so that the luminance changes more sharply (strong). Setting).
  • the predicted arrival brightness is set so that the reach brightness is 40% larger than the target brightness, but the enhancement level is not limited to 40%. That is, the enhancement level is preferably 25% to 40%. If it is less than 25%, a sufficient response improvement effect cannot be obtained.
  • the enhancement level is set to a value larger than 40%, it is preferable to set the refresh rate to 150 Hz or higher. Thereby, the occurrence of flicker can be suppressed.
  • the flicker becomes inconspicuous and can be used even in the double speed mode.
  • the gradation value of the data after gradation conversion is calculated with reference to the LUT (first LUT, second LUT).
  • the present invention is not limited to this, and a method of obtaining by calculation A well-known technique such as a method obtained by learning can be applied.
  • a method using a plurality of types of LUTs as in the present embodiment is preferable.
  • a method of setting all gradation combinations (256 ⁇ 256 types in the case of 8 bits) can be considered for the LUT, but considering accuracy and circuit scale, 32 gradation steps in 256 gradations or 16 gradations can be considered. It is preferable to define a step change amount and calculate other combinations by calculation.
  • the setting operation of the emphasis gradation (output gradation) of the data after gradation conversion described above cannot calculate a motion vector, does not generate an interpolation frame according to the motion vector, and generates an intermediate gradation interpolation frame. This is an operation in the case of generation (second generation mode).
  • the interpolation frame generation processing unit 52 appropriately calculates a motion vector and generates an interpolation frame according to the calculated motion vector (first generation mode)
  • the gradation is as follows. Set the emphasis gradation (output gradation) of the converted data.
  • the setting method for the key frame described above is applied, and the overshoot processing unit 53 performs the first LUT (FIG. 7) regardless of the type of the current frame (key frame or interpolation frame) acquired from the interpolation frame generation processing unit 52.
  • the emphasized gradation (output gradation) of the data after gradation conversion is set (just setting).
  • FIG. 10 is a flowchart showing the operation of the overshoot processing unit 53.
  • step 1 the overshoot processing unit 53 acquires image data (key frame, interpolation frame) subjected to frame rate conversion from the interpolation frame generation processing unit 52.
  • This image data is provided with a flag for identifying a generation mode and a frame type.
  • step 2 the determination unit 530 of the overshoot processing unit 53 determines whether the acquired image data is a “key frame” or an “interpolation frame”. Specifically, it is determined whether the image data is an interpolation frame.
  • step 2 If the acquired image data is an interpolation frame (YES in step 2), the process proceeds to step 3, and the determination unit 530 determines whether the image data is “first generation mode” or “second generation mode”. It is determined whether it is generated by. Specifically, it is determined whether or not the image data is generated in the second generation mode.
  • step 3 If the acquired image data has been generated in the second generation mode (YES in step 3), the process proceeds to step 4, and the gradation conversion unit 532 calculates the predicted arrival brightness with a strong setting.
  • the predicted arrival luminance is calculated using the above-described calculation formula.
  • the gradation converting unit 532 uses the second LUT ((in FIG. 8 (FIG. 8)) based on the predicted arrival gradation corresponding to the predicted arrival brightness calculated in Step 4 and the display gradation (start gradation) of the immediately preceding frame.
  • the output gradation is determined with reference to b) (step 5).
  • step 6 calculates the just-set predicted arrival luminance (step 6). . That is, the predicted arrival gradation is set to match the target gradation. Based on the predicted arrival gradation corresponding to the calculated predicted arrival brightness and the display gradation (start gradation) of the immediately preceding frame, the output gradation is determined with reference to the first LUT (see FIG. 7B). Determine (step 7).
  • step 6 calculates the just-set predicted arrival brightness (step 6). That is, the predicted arrival gradation is set to match the target gradation. Then, based on the predicted arrival gradation corresponding to the calculated predicted arrival brightness and the display gradation (start gradation) of the immediately preceding frame, the output gradation is determined with reference to the first LUT (step 7).
  • the predicted arrival luminance (gradation) corresponding to the strong setting or just setting is calculated based on the flag given to the image data, and the first LUT and the second LUT are referred to based on the predicted arrival gradation.
  • the present invention is not limited to this, and the following configuration may be used.
  • the predicted arrival gradation of strong setting and just setting is calculated in advance (see FIG. 8A), and the output gradation is calculated based on the calculated predicted arrival gradation.
  • the LUT see FIG. 12
  • the output gradation of the current frame is determined. decide. That is, the output gradation is determined based on the start gradation and the input gradation.
  • the processing in step 4 and step 6 in FIG. 10 can be omitted.
  • Embodiment 2 of the present invention will be described below with reference to the drawings.
  • members having the same functions as those shown in the first embodiment are given the same reference numerals, and explanation thereof is omitted.
  • the terms defined in Embodiment 1 are used in accordance with the definitions in this example unless otherwise specified.
  • FIG. 11 is a block diagram showing the overall configuration of the liquid crystal display device 2 according to the second embodiment.
  • the liquid crystal display device 2 of the second embodiment is different from the liquid crystal display device 1 of the first embodiment in that the interpolation frame generation processing unit 52 does not output a generation mode identification signal. Therefore, in the present liquid crystal display device 2, the strong setting overshoot process is executed for the interpolation frame regardless of the generation mode of the first generation mode and the second generation mode.
  • the frame identification signal for identifying the key frame and the interpolated frame only needs to identify the target frame every 1/240 seconds in the case of the quadruple speed mode. Since the generation mode identification signal for identifying the first generation mode and the second generation mode needs to be determined for each pixel (pixel), the transfer addition of the flag data to the overshoot processing unit 53 becomes large, and the present invention. Depending on the product form in which is implemented, the influence of the increase in circuit scale and cost becomes large. Therefore, according to the second embodiment, it is possible to reduce the size and cost of the liquid crystal display device.
  • the function of discriminating the key frame and the interpolation frame is a general function in a known frame interpolation circuit, and even if it does not have such a function, the input / output timing of the image data is set.
  • the key frame and the interpolation frame can be easily identified.
  • the key frame and the interpolation frame can be easily identified.
  • the interpolated frame generation processing unit 52 outputs a frame identification signal
  • the overshoot processing unit 53 uses the frame identification signal to output image data (gradation level) of the overshoot period in the current frame. Determine (set) post-conversion data and output gradation.
  • a circuit for identifying the key frame and the interpolation frame may be provided.
  • the predicted arrival gradation of just setting and strong setting is calculated in advance (see (a) of FIG. 7 and (a) of FIG. 8) and output based on the calculated predicted arrival gradation.
  • the gradation is calculated in advance.
  • the first′LUT (see FIG. 7B) and the second ′ are associated with this output gradation, the display gradation (start gradation) of the immediately preceding frame, and the input gradation of the current frame.
  • the output gradation of the current frame is determined. That is, the output gradation is determined based on the start gradation and the input gradation.
  • FIG. 13 is a flowchart showing the operation of the overshoot processing unit 53.
  • the overshoot processing unit 53 acquires image data (key frame, interpolation frame) subjected to frame rate conversion from the interpolation frame generation processing unit 52.
  • This image data has a flag for identifying the frame type.
  • step 12 the determination unit 530 of the overshoot processing unit 53 determines whether the acquired image data is a “key frame” or an “interpolation frame”. Specifically, it is determined whether the image data is an interpolation frame.
  • step 12 If the acquired image data is an interpolated frame (YES in step 12), the process proceeds to step 13, and the gradation conversion unit 532 determines the output gradation of strong setting.
  • the output gradation is determined with reference to the second'LUT (see FIG. 12) (step 13).
  • step 14 the process proceeds to step 14, and the gradation conversion unit 532 determines the output gradation of just setting. .
  • the output gradation is determined with reference to the first'LUT (see FIG. 7B) (step 14). ).
  • the configuration can be simplified as compared with the liquid crystal display device 1 of the first embodiment by setting the LUT according to the input gradation in advance.
  • the overshoot processing unit 53 determines the predicted arrival floor corresponding to each LUT. It is preferable to refer to the tone table (see FIGS. 7A and 8A) and set this gradation as the display gradation (start gradation) of the immediately preceding frame.
  • the configuration of the liquid crystal display device 2 according to the second embodiment will be described.
  • the configuration of the present liquid crystal display device 2 as in the liquid crystal display device 1 according to the first embodiment, when the interpolation frame generation processing unit 52 generates an intermediate grayscale interpolation frame (second generation mode). Needless to say, the response speed can be improved.
  • the configuration (strong setting) of the second embodiment can be effectively used even in the first generation mode in which the just setting is performed in the first embodiment. This point will be described below with a specific example.
  • FIG. 14 shows images of the first and second frames (key frames), and shows how the dark gray box displayed on the left side in the first frame moves to the right side in the second frame. Yes.
  • the background is light gray.
  • the first generation mode functions dominantly.
  • three display patterns are generated.
  • the interpolation frame is determined to have been generated in the first generation mode, and the just setting is applied, so the result according to the display pattern of FIG. 15 is obtained.
  • mode 2 since the strong setting is applied to the interpolation frame in both the first generation mode and the second generation mode, the display state is as shown in FIG.
  • the interpolation frame (1) becomes brighter by performing the strong setting.
  • the state (display gradation) is stored in the OS frame memory 535 as the display gradation of the previous frame (start gradation of the current frame), and the interpolation frame (2) is stronger than the interpolation frame (1).
  • the strong setting the brightened portion in the interpolation frame (1) becomes dark, and the portion that was still an object in the interpolation frame (1) becomes brighter.
  • the stripe edges such as bright, dark, and bright are displayed in the same manner, shifted to the right.
  • the background becomes dark as the object changes, and thereafter, the state of light and darkness is repeated from the right end every time the interpolation frame changes.
  • both right and left edges are reset to normal display in the key frame (first and second frames) by applying the just setting. That is, this state is organized as follows.
  • Still image portion constantly changing because overshoot processing is not performed
  • Intermediate tone interpolation frame generation portion response speed is improved by strong setting
  • interpolation frame generation portion according to motion vector Basically, the edge portion of the object
  • impulse mode black luminance insertion mode
  • the design of the interpolation frame generation processing unit 52 is designed.
  • the degree of freedom can be increased.
  • application to a known frame interpolation circuit (FRC circuit) is facilitated.
  • the liquid crystal display device of the present invention may have the following configurations (1) to (33).
  • the input image is converted to a refresh rate of at least 150 Hz by an interpolation frame generation processing unit (FRC circuit),
  • the interpolation frame generation processing unit partially generates an interpolation frame representing an intermediate gray level of a key frame at least between frames (key frames) corresponding to the original image, and performs an overshoot process on the generated interpolation frame.
  • Part (OS circuit) The overshoot processing unit has an OS frame memory, records the current frame, outputs the previous frame in synchronization with the current frame, compares the previous frame with the current frame, and expands the gradation transition.
  • the frame interpolation circuit gives information for identifying whether the generated frame is a key frame or an interpolation frame to the overshoot processing unit,
  • the overshoot processing unit varies the conversion level (emphasis level, correction level) of gradation transition based on frame identification information (whether it is a key frame or an interpolation frame).
  • the refresh rate is preferably 150 Hz or higher. That is, the application area of the present invention is at least 3 times the speed of the PAL signal (50 Hz), more preferably 4 times the speed of the NTSC 60 Hz signal.
  • the FRC circuit identifies a frame (key frame or interpolation frame), and the OS circuit sets a different OS level for each field according to a control signal.
  • the OS circuit preferably has at least two types of correction levels. One correction level A (strong setting) has a larger correction amount (gradation transition amount) than the other correction level B (just setting) regardless of the combination of gradation transitions.
  • the response in the intermediate gradation region is accelerated. Therefore, it is preferable that the strength relationship of the correction amount depends only on the frame identification, and that one OS level does not fall below one in all gradation transition cases. This is because when this setting is mixed, a color change due to a field occurs when an intermediate color transition in which a relatively weak gradation transition and a strong gradation transition are combined occurs.
  • the OS circuit corrects (emphasizes) the current frame gradation from the reached luminance level immediately before the liquid crystal pixel according to the correction level, and sets the frame as the next previous frame gradation (the corrected gradation is regarded as the reached gradation). It is preferable to record in a memory.
  • the FRC circuit preferably outputs a frame identification signal that can identify at least a key frame and an interpolation frame.
  • the OS circuit preferably selects the correction level according to the frame identification signal.
  • the OS circuit preferably selects the correction level B for the key frame and the correction level A for the interpolated frame.
  • the interpolation frame may output an incorrect video due to the limit of the performance of the FRC circuit, and it is not preferable to use this as a reference in terms of video quality.
  • Keyframes are for reset purposes and should not be set to strong.
  • the correction level k (A) preferably satisfies the relationship k (B) ⁇ k (A) ⁇ 2. If k (A) is smaller than k (B), the response improvement effect cannot be obtained, and if k (A) is larger than 2, the final target gradation in the key frame may be exceeded.
  • the correction level k (A) preferably satisfies the relationship 0.8 ⁇ k (B) ⁇ 1 ⁇ k (A) ⁇ 1.5. By satisfying this relationship, it is possible to obtain effects such as a reset effect, response improvement effect, avoidance of complementary color adverse effects, and prevention of pseudo contour.
  • the FRC circuit preferably generates at least two interpolation frames and outputs a frame identification signal that can identify all frames including the key frame.
  • the OS circuit has a third correction level C, the correction level being k (C) ⁇ k (B), the correction level B for the key frame, the correction level C for the first interpolated frame, etc. It is preferable to select the correction level A for the interpolation frame.
  • the response time can be compressed as a whole.
  • the most frequently used liquid crystal mode is the vertically aligned oblique electric field mode, which has the characteristic that the rise from the 0th gradation is very slow.
  • OS driving When attempting to accelerate this gradation region by OS driving, the wave height may be disturbed depending on the situation (voltage, temperature), and controllability may be lost.
  • the luminance level is preferably 1/16 ⁇ k (C) ⁇ 4/16.
  • the luminance level may be 0.5% to 1%.
  • the correction level is provided by the LUT, and the OS circuit is preferably used by switching the table by a table selection signal.
  • the OS circuit is preferably used by switching the table by a table selection signal.
  • there are several methods for setting the OS level such as calculation and learning. However, there is no model that properly determines the configuration other than just setting according to the situation. It is preferable to select.
  • a configuration may be employed in which a temperature sensor is provided and the table selection signal changes according to the temperature. The temperature dependence of the response characteristics of the liquid crystal is very large. Furthermore, the set values of the correction level A and the correction level B do not maintain the same relationship at the gradation level as the temperature changes.
  • the table selection signal may be changed according to the refresh rate of the image data output from the FRC circuit. Even for the same liquid crystal display panel, the just setting and the strong setting also change if the time required for response is different. Therefore, it is preferable to select an appropriate table according to the driving conditions of the liquid crystal display panel.
  • the OS circuit preferably sets the correction level to B for all frames when the temperature is lower than a predetermined threshold. When the temperature falls below a certain level, it becomes impossible to reach the target gradation within the field time with a combination of many gradation transitions. In this case, it is a matter of course that the effect of improving the response cannot be obtained, but the color may change or a double contour may be generated in combination with a gradation that has a limited response in time. The halftone region should not be accelerated.
  • the OS circuit preferably sets the correction level to B for all frames when the refresh rate of the image data output from the FRC circuit is less than 150 Hz. In the case of 150 Hz or more, the effect of suppressing image trouble such as flicker is increased.
  • the OS circuit preferably sets the correction level to B in all frames when the refresh rate of the image data input to the FRC circuit is 30 Hz or less. For example, for a video such as a movie (24 Hz), video processing, shooting effects, and the like are set on the assumption that the video is viewed at the refresh rate. Therefore, even if the FRC circuit can output, for example, 10 times speed (240 Hz), this effect should be prohibited, and it is preferable to provide a mechanism for prohibiting it in order to reflect the viewer's preference.
  • the FRC circuit may have a duplication mode for generating an interpolated frame as a copy of a key frame, and when the duplication mode is selected, the OS circuit may be configured to set the correction level to B for all frames.
  • FRC circuits have various performances, but some FRC circuits are just a countermeasure against flicker, or a mode in which only the refresh rate is increased for entertainment purposes such as games, and the video is copied. Some have For such a video mode, the present invention does not function effectively (no intermediate gradation is generated), and there is a risk of generating a wrong display image. Is preferred. (20) When a 3D image (right-eye and left-eye images are alternately displayed for each field) is input to the FRC circuit, the duplication mode may be selected. In recent years, content using 3D video has been actively provided. In such a 3D image, a signal-like practical correlation is not observed in the image between fields.
  • the present liquid crystal display device is preferably normally black.
  • the response improvement technique the direction from the low voltage state to the high voltage state becomes easier to control. In the reverse direction, it is often difficult to improve due to the characteristics of the liquid crystal material. Further, it is known that the negative effect of moving images due to actual lack of response is overwhelmingly larger when it remains black than when it remains white. Therefore, the effect of the present invention can be obtained more effectively in the normally black mode.
  • the present liquid crystal display panel can be configured such that liquid crystals having negative dielectric anisotropy are vertically aligned and the tilt directions are divided into four directions or eight directions within each sub-pixel.
  • the upper and lower pixel electrodes have a substantially rectangular pattern, and can be configured to have at least one notch from the edge portion. Thereby, an oblique electric field can be created.
  • the upper and lower pixel electrodes may have at least one cutout (opening).
  • the rising from the voltage 0 state (black) tends to be very slow, and this tendency becomes more remarkable especially when the panel temperature is lowered. As a result, sufficient acceleration may not be obtained.
  • the overall response can be dramatically improved.
  • at least one of the active matrix substrate and the substrate facing the active matrix substrate is subjected to a rubbing process in accordance with the tilt direction of the liquid crystal.
  • a photo-alignment film is applied to at least one of the active matrix substrate and the substrate opposite to the active matrix substrate and subjected to an alignment process according to the tilt direction. In this division method, since the response from black in particular does not deteriorate, a configuration using two levels of correction levels is more effective.
  • a negative retardation plate is disposed outside one or both liquid crystal cells. Thereby, a viewing angle can be improved.
  • a biaxial retardation plate is disposed outside one or both liquid crystal cells. Thereby, a viewing angle can be improved.
  • the pixel electrode is divided into two sub-pixels, each of which is connected to a TFT, which is connected to the same data signal line and scanning signal line, and each drain is a different storage capacitor electrode whose potential varies on the time axis It is also possible to adopt a configuration in which one pixel is always set to be brighter than the other pixel.
  • FIG. 17 is a circuit diagram showing the above configuration.
  • the present liquid crystal display device includes a data signal line 11, a scanning signal line 12, and first and second data signals connected to the data signal line 11 and the scanning signal line 12.
  • One pixel electrode a is connected to the data signal line 11 through the first transistor 13a, and forms the first storage capacitor line CS1 and the storage capacitor Cha, and the second pixel electrode b.
  • the pixel potential of each pixel electrode in one pixel region can be made different, so that the viewing angle can be improved. it can.
  • this method it is ensured that a minute voltage due to the effect of the storage capacitor electrode is applied during black display, so that the response from black can be improved as compared with the MVA method not using this method. Therefore, response control by the combination of the present invention becomes easier.
  • FIG. 17 although two storage capacitor lines are provided in one pixel region, the present invention is not limited to this, and two or more, that is, CS1, 2,..., N-1, n (n is 2 or more). Integer).
  • each pixel electrode formed in each sub-pixel is connected to the same scanning signal line and different data signal line via different TFTs.
  • the sub-pixel may be configured to always be brighter than the other sub-pixel.
  • the first and second data signal lines, the scanning signal line, the first transistor connected to the first data signal line and the scanning signal line, the second data signal line and the scanning A second transistor connected to the signal line; and first and second pixel electrodes formed in one pixel region, wherein the first pixel electrode is connected to the first transistor via the first transistor.
  • the second pixel electrode may be connected to the first data signal line, and the second pixel electrode may be connected to the second data signal line through the second transistor.
  • FIG. 18 is a circuit diagram showing the above configuration.
  • the pixel potential of each pixel electrode in one pixel region can be made different from each other by adjusting the data signal potential supplied to the first and second data signal lines. The corner can be improved.
  • two independent gradation combinations are determined for the input gradation.
  • the circuit for determining the gradation combination is preferably arranged between the FRC circuit and the OS circuit. This inevitably results in two systems of OS circuits. (32)
  • Each subpixel is preferably controlled in response at a different OS level. In the present liquid crystal display panel, the luminance balance of each sub-pixel is not controlled at a constant ratio.
  • the arrival gradation of each sub-pixel in each frame is set to substantially the same luminance ratio in terms of luminance with respect to the input gradation of the sub-pixel corresponding to the input gradation. That is, it is preferable to control the luminance ratio of the sub-pixel corresponding to the input gradation and the luminance ratio during response control to be substantially the same.
  • each block included in the liquid crystal display device in particular, the determination unit 530 and the gradation conversion unit 532 may be configured by hardware logic, or may be realized by software using a CPU as follows. .
  • the liquid crystal display device includes a CPU (central processing unit) that executes instructions of a control program for realizing each function, a ROM (read only memory) that stores the program, a RAM (random access memory) that develops the program, A storage device (recording medium) such as a memory for storing the program and various data is provided.
  • An object of the present invention is to provide a recording medium in which a program code (execution format program, intermediate code program, source program) of a control program for a liquid crystal display device, which is software that realizes the functions described above, is recorded so as to be readable by a computer. This can also be achieved by supplying the liquid crystal display device and reading and executing the program code recorded on the recording medium by the computer (or CPU or MPU).
  • Examples of the recording medium include tapes such as magnetic tapes and cassette tapes, magnetic disks such as floppy (registered trademark) disks / hard disks, and disks including optical disks such as CD-ROM / MO / MD / DVD / CD-R.
  • Card system such as IC card, IC card (including memory card) / optical card, or semiconductor memory system such as mask ROM / EPROM / EEPROM / flash ROM.
  • the liquid crystal display device may be configured to be connectable to a communication network, and the program code may be supplied via the communication network.
  • the communication network is not particularly limited.
  • the Internet intranet, extranet, LAN, ISDN, VAN, CATV communication network, virtual private network, telephone line network, mobile communication network, satellite communication. A net or the like is available.
  • the transmission medium constituting the communication network is not particularly limited.
  • wired such as IEEE 1394, USB, power line carrier, cable TV line, telephone line, ADSL line, etc.
  • infrared rays such as IrDA and remote control, Bluetooth (Registered trademark), 802.11 wireless, HDR, mobile phone network, satellite line, terrestrial digital network, and the like can also be used.
  • the present invention can also be realized in the form of a computer data signal embedded in a carrier wave in which the program code is embodied by electronic transmission.
  • the display drive circuit includes an interpolation frame generation processing unit that generates an interpolation frame to be inserted in one frame period based on images of previous and subsequent frames, an input gradation of a current frame, and a display gradation of a previous frame. And a gradation transition emphasis processing unit for setting the output gradation of the current frame, and a display driving circuit for driving the liquid crystal display panel to perform display according to the output gradation.
  • the interpolation frame generation processing unit generates a first generation mode for generating an interpolation frame in which the position of an object is changed over time based on an image of a key frame corresponding to a video signal; and the key frame A second generation mode for generating an interpolated frame in which the display gradation of the object is changed with the passage of time based on the image of the object, and the gradation transition emphasis processing unit includes the second generation mode.
  • a first generation mode for generating an interpolation frame in which the position of an object is changed over time based on an image of a key frame corresponding to a video signal
  • the key frame A second generation mode for generating an interpolated frame in which the display gradation of the object is changed with the passage of time based on the image of the object, and the gradation transition emphasis processing unit includes the second generation mode.
  • the gradation transition enhancement level for the intermediate gradation interpolation frame can be made different from the gradation transition enhancement level for the key frame.
  • the gradation transition enhancement level for the intermediate gradation interpolation frame can be made larger than the gradation transition enhancement level for the key frame.
  • the output gradation of the intermediate gradation interpolation frame can be made larger than that of the conventional configuration, so that the response speed can be improved (see FIG. 6).
  • the gradation transition emphasis processing means makes the gradation transition enhancement level for the interpolated frame generated in the second generation mode larger than the gradation transition enhancement level for the key frame. It can also be configured.
  • the gradation transition enhancement processing means includes gradation calculation means for calculating a predicted arrival gradation that is predicted to be reached after the display with the output gradation, and the gradation calculation means includes: Calculating a predicted arrival gradation for the interpolation frame generated by the second generation mode based on the display gradation of the immediately preceding key frame or interpolation frame, and the gradation transition enhancement processing means Based on the key, the output gradation for the interpolation frame generated in the second generation mode may be set.
  • the interpolation frame generation processing means includes a generation mode identification signal for identifying the first generation mode and the second generation mode, and a frame for identifying the key frame and the interpolation frame.
  • the gradation transition enhancement processing means outputs the interpolation frame generated in the second generation mode based on the generation mode identification signal and the frame identification signal acquired from the interpolation frame generation processing means.
  • the gradation transition emphasis level for the key frame and the gradation transition emphasis level for the key frame may be different from each other.
  • the gradation transition emphasis processing means determines whether the frame acquired from the interpolation frame generation processing means is the key frame or the interpolation frame based on the frame identification signal. In addition, when the frame is the interpolation frame, the interpolation frame is generated in any of the first generation mode and the second generation mode based on the generation mode identification signal. It can also be set as the structure provided with the determination means which determines whether it is.
  • the interpolation frame generation processing means outputs a frame identification signal for identifying the key frame and the interpolation frame
  • the gradation transition enhancement processing means is the interpolation frame generation processing means.
  • the gradation transition enhancement level for the interpolated frame and the gradation transition enhancement level for the key frame may be different from each other based on the frame identification signal acquired from the above.
  • the gradation transition emphasis processing means determines whether the frame acquired from the interpolation frame generation processing means is the key frame or the interpolation frame based on the frame identification signal. It can also be set as the structure provided with the determination means to determine.
  • the first lookup table in which the input gradation of the key frame, the display gradation of the immediately preceding key frame or the interpolation frame, and the output gradation corresponding to the key frame are associated with each other. And the input gradation of the interpolation frame, the display gradation of the immediately preceding key frame or interpolation frame, the predicted arrival gradation predicted to be reached after the display by the output gradation in the interpolation frame, and the interpolation
  • a second look-up table associated with the output tone of the frame, and the tone transition emphasis processing means sets an output tone corresponding to the key frame with reference to the first look-up table. And referring to the second look-up table, an output corresponding to the interpolation frame generated in the second generation mode. It can also be configured to set the tone.
  • the gradation transition emphasis processing means sets an output gradation corresponding to the interpolation frame generated in the first generation mode with reference to the first lookup table. It can also be.
  • the first lookup table in which the input gradation of the key frame, the display gradation of the immediately preceding key frame or the interpolation frame, and the output gradation corresponding to the key frame are associated with each other.
  • a second look-up table in which the input gradation of the interpolation frame, the display gradation of the immediately preceding key frame or interpolation frame, and the output gradation of the interpolation frame are associated, and the gradation transition
  • the enhancement processing means sets an output gradation corresponding to the key frame with reference to the first look-up table, and outputs an output gradation corresponding to the interpolation frame with reference to the second look-up table. It can also be set as the structure which sets.
  • the enhancement level is k
  • the brightness corresponding to the display gradation of the previous frame + k ⁇ (the brightness corresponding to the input gradation of the current frame ⁇ the brightness corresponding to the display gradation of the previous frame).
  • k1 is the enhancement level of the predicted arrival gradation for the interpolation frame generated in the second generation mode
  • k2 is the enhancement level of the prediction arrival gradation for the key frame.
  • the display drive circuit may be configured to satisfy the relational expression k2 ⁇ k1 ⁇ 2.
  • the display drive circuit may be configured to satisfy the relational expression 0.8 ⁇ k2 ⁇ 1 ⁇ k1 ⁇ 1.5.
  • the interpolation frame generation processing unit In the display driving circuit, the interpolation frame generation processing unit generates at least two interpolation frames and outputs a frame identification signal for identifying the key frame and each of the interpolation frames. Based on the frame identification signal acquired from the interpolation frame generation processing means, the processing means differs between the gradation transition enhancement level for each of the interpolation frames and the gradation transition enhancement level for the key frame. It can also be set as the structure to make.
  • the gradation transition enhancement processing means may include a frame memory that stores the predicted arrival gradation as the display gradation of the previous frame.
  • the enhancement level of the predicted arrival gradation for the interpolation frame immediately after the key frame is k3, and the interpolation frame
  • the enhancement level of the predicted arrival gradation for the subsequent interpolation frame is k1
  • the enhancement level of the prediction arrival gradation for the key frame is k2
  • a configuration satisfying the relational expression of k3 ⁇ k2 ⁇ k1 may be satisfied.
  • the enhancement level k3 can be configured to satisfy the relational expression 1/16 ⁇ k3 ⁇ 4/16 when converted to luminance.
  • the display drive circuit includes a temperature detection unit that detects a temperature around the liquid crystal display panel, and the gradation transition enhancement processing unit is further generated in the second generation mode according to the temperature.
  • a gradation transition emphasis level for the interpolation frame and a gradation transition emphasis level for the key frame may be different from each other.
  • the enhancement level of the predicted arrival gradation can be set to k2 in all frames.
  • the interpolation frame generation processing unit has a replication mode for replicating the key frame to generate the interpolation frame, and in the replication mode, the predicted arrival gradation in all frames.
  • the emphasis level can be set to k2.
  • the interpolation frame generation processing means may be configured to generate the interpolation frame in the duplication mode when a 3D image is input.
  • a liquid crystal display device includes any one of the display drive circuits described above and the liquid crystal display panel.
  • liquid crystal display device can be configured to be normally black.
  • each pixel is divided into a plurality of sub-pixels.
  • liquid crystals having negative dielectric anisotropy are vertically aligned, and each of the sub-pixels has four directions or It can also be set as the structure by which the inclination direction was divided
  • the pixel electrode of each pixel may have a substantially rectangular shape and may have at least one notch extending from the edge portion.
  • liquid crystal display device may be configured to have at least one opening in the pixel electrode of each pixel.
  • the liquid crystal display device may be configured such that at least one of the active matrix substrate and the substrate facing the active matrix substrate is subjected to a rubbing process according to the tilt direction of the liquid crystal.
  • the liquid crystal display device may have a configuration in which a photo-alignment film is applied to at least one of the active matrix substrate and the substrate facing the active matrix substrate and an alignment process is performed according to the tilt direction of the liquid crystal.
  • a negative phase difference plate may be arranged on at least one of the active matrix substrate and the substrate facing the active matrix substrate.
  • a biaxial retardation plate may be disposed on at least one of the active matrix substrate and the substrate facing the active matrix substrate.
  • the first and second data signal lines, the scanning signal line, the first transistor connected to the first data signal line and the scanning signal line, and the second transistor A second transistor connected to the data signal line and the scanning signal line; and first and second pixel electrodes formed in one pixel region, wherein the first pixel electrode includes the first transistor
  • the second pixel electrode may be connected to the second data signal line through the second transistor, and the second pixel electrode may be connected to the first data signal line through the transistor.
  • the sub-pixels corresponding to the pixel electrodes may be configured such that the emphasis levels of predicted arrival gradations that are predicted to be reached after the display based on the output gradation are different from each other. .
  • each sub-pixel corresponding to each pixel electrode has a predicted arrival gray level that is predicted to be reached after display by the output gray level in each frame with respect to the input gray level.
  • the display driving method includes an interpolation frame generation process for generating an interpolation frame to be inserted in one frame period based on images of previous and subsequent frames, an input gradation of the current frame, and a display gradation of the previous frame.
  • the interpolation frame generation process includes a first generation mode for generating an interpolation frame in which the position of an object is changed with time based on an image of a key frame corresponding to a video signal; A second generation mode for generating an interpolated frame in which the display gradation of the object is changed according to the passage of time based on the image.
  • the second generation mode is And emphasizing levels of grayscale transition for the interpolated frame generated Ri, it is characterized in that different from each other and enhancement level of grayscale transition for the key frame.
  • the output gradation of the intermediate gradation interpolation frame can be made larger than that of the conventional configuration, so that the response speed can be improved.
  • the display driving circuit may be realized by a computer.
  • a control program for each device that causes the display driving circuit to be realized by the computer by operating the computer as each of the means, and A recorded computer-readable recording medium also falls within the scope of the present invention.
  • the present invention is not limited to the above-described embodiments, and those obtained by appropriately modifying the above-described embodiments based on common general technical knowledge and combinations thereof are also included in the embodiments of the present invention.
  • the present invention can be particularly suitably applied to driving an active matrix type liquid crystal display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

 フレーム補間及びオーバーシュート処理を行う表示駆動回路(50)であって、補間フレーム生成処理部(52)は、映像信号に対応するキーフレームの画像に基づいて、対象物の位置を時間の経過に応じて変化させた補間フレームを生成する第1生成モードと、上記キーフレームの画像に基づいて、対象物の表示階調を時間の経過に応じて変化させた補間フレームを生成する第2生成モードとを有し、オーバーシュート処理部(53)は、第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせる。これにより、フレーム補間及びオーバーシュート処理を行う表示駆動回路において、動画応答特性を向上させうる構成を提案する。

Description

表示駆動回路、液晶表示装置、表示駆動方法、制御プログラムおよびそれを記録したコンピュータ読み取り可能な記録媒体
 本発明は、液晶表示装置等のホールド型の表示装置に関するものである。
 液晶表示装置等のホールド型の表示装置では、動画表示において、物体を追随する観察者の視点と、表示される物体の位置との間に誤差が生じ、ぼけた画像が視認される(いわゆる、動きぼけ)という問題がある。
 動きぼけの問題を解決する方法としては、例えば、1フレーム期間の一部に最小輝度レベル(例えば輝度レベル0%の黒色表示)の表示期間を設ける方法がある。
 しかしながら、この方法では、1フレーム毎に画面全体で明暗の状態を繰り返すことになり、フリッカが発生し易いという問題がある。また、映像信号の輝度レベルが最大(例えば輝度レベル100%の白色表示)の場合に、1フレーム期間内に最小輝度レベルの表示期間が設けられると、輝度レベルが低下するという問題もある。
 そこで、フリッカを発生させずに、動きぼけを軽減する方法として、1フレーム期間内に補間フレームを生成し挿入する技術(いわゆる、フレーム補間技術)が提案されている(特許文献1等)。
 以下、フレーム補間技術について説明する。図19は、第1及び第2フレームの画像を示しており、第1フレームにおいて左側に表示された黒い物体が、第2フレームにおいて右側に移動している様子を示している。補間フレームは、第1フレームの映像信号及び第2フレームの映像信号から算出される動きベクトルに応じて生成される。例えば、映像信号のフレームレートを4倍(4倍速)に設定した場合には、第1及び第2フレーム間での移動距離に対応した動きベクトルが1/4等分に分割され、分割された動きベクトルに応じて補間フレームが3枚生成される。
 図20は、第1及び第2フレーム期間内に、3枚の補間フレームが挿入された状態を示している。この図に示すように、第1及び第2フレーム期間内に、黒い物体が時間に応じて少しずつ右側に移動した3枚の補間フレームが挿入されることにより、黒い物体の動きが滑らかになり、動きぼけを軽減できることが分かる。
 ここで、フレーム補間技術では、一般に、消費電力や駆動負荷を考慮して、物体の移動量(動きベクトル)の探索範囲が、1フレーム期間で200ppf(pixels per field)以内に設定されており、この範囲で動きベクトルが算出された場合に限り、動きベクトルに応じて物体の位置を推定した補間フレームが生成される(第1生成モード)。
 一方、物体の移動量が上記探索範囲を超えた場合や、上記探索範囲に収まっていても第1フレームで表示される物体と第2フレームで表示される物体とが、明るさや色の微小な変化により同一物と認識されない場合や、動画ではない映像信号(例えば、第1フレームで表示された静止画像が第2フレームでは消失しているような映像)の場合には、動きベクトルに応じた補間フレームは生成されない。この場合には、前後のフレームにおける映像信号の階調を時間成分で配分した中間階調の補間フレームが生成される(第2生成モード)。これは、第1生成モードによる物体の滑らかな動きに対して、輝度バランスや色バランスが乱れないようにするためである。
 このように、フレーム補間技術では、動きベクトルに応じた補間フレームを生成(第1生成モード)できる範囲が限られているため、本来は同一物の動画の映像信号であったとしても、動きベクトルが算出されず、中間階調の補間フレームが生成される(第2生成モード)場合がある。
 図21は、中間階調の補間フレームが挿入された様子を示している。この図に示すように、第1フレームで左側に表示された黒い物体は、時間の経過とともに、次第に黒から白に変化し、第2フレームにおいて消失している。また、表示フレームの右側には、第1フレームでは存在しておらず、時間の経過とともに、次第に白から黒に変化し、第2フレームにおいて黒い物体が出現している。このように、動きベクトルが算出されない場合には、中間階調の補間フレームが挿入されることになる。
 ところで、現在、液晶表示装置で主流となっている液晶モードとしては、コントラストや視野角特性の観点からMVA(マルチドメイン垂直配向モード)方式や、IPS(横電界スイッチングモード)方式が採用されているが、これらの液晶モードにおける応答時間は、最も早い階調領域で4msec程度、平均すると8msec程度であり、遅い階調領域では15msecにも達する。
 したがって、60Hzの映像信号に対して倍速(120Hz)以上で駆動する液晶表示装置では、一般に、オーバーシュート処理(階調遷移強調処理)が用いられている。オーバーシュート処理によれば、液晶の応答速度を改善することができ、動画応答特性を向上することができる。
日本国公開特許公報「特開2006-165602号公報(2006年6月22日公開)」
 しかしながら、上述のフレーム補間技術とオーバーシュート処理とを併用した場合には、中間階調の領域における応答速度が低下するという問題が生じる。図22の点線で示す波形は、フレーム補間技術(FRC)とオーバーシュート処理とを併用した場合(240Hz駆動)における、中間階調の領域における、到達階調(輝度)とフレーム(時間)との関係を示し、同図の実線で示す波形は、オーバーシュート処理のみを行った場合(60Hz駆動)の液晶応答特性を示している。
 図22に示すように、フレーム補間技術を行わない場合(60Hz駆動)には、本来の液晶の応答特性、すなわち、弾性体の運動による逆指数関数的に変化する波形となる(図22の実線)。一方、フレーム補間技術とオーバーシュート処理とを併用した場合(240Hz駆動)には、中間階調の補間フレームにおける到達階調は、目的階調と一致するように設定されるため、直線的に変化する波形となる(図22の点線)。なお、図22には、輝度が0.2から0.8に変化するのに要する時間を比較した結果を示している(グラフの左上部分)。
 この図から分かるように、240Hz駆動でフレーム補間とオーバーシュート処理とを併用すると、60Hz駆動でオーバーシュート処理を行う場合に比べて、中間階調の領域における応答速度が見かけ上低下してしまう。
 上記問題点に鑑み、本発明では、フレーム補間及びオーバーシュート処理を行う表示駆動回路において、動画応答特性を向上させうる構成を提案する。
 本発明に係る表示駆動回路は、前後フレームの画像に基づいて、1フレーム期間に挿入する補間フレームを生成する補間フレーム生成処理部と、現フレームの入力階調と前フレームの表示階調とに基づいて、該現フレームの出力階調を設定する階調遷移強調処理部とを備え、液晶表示パネルを駆動して、該出力階調に応じた表示を行わせるための表示駆動回路であって、上記補間フレーム生成処理部は、映像信号に対応するキーフレームの画像に基づいて、対象物の位置を時間の経過に応じて変化させた補間フレームを生成する第1生成モードと、上記キーフレームの画像に基づいて、対象物の表示階調を時間の経過に応じて変化させた補間フレームを生成する第2生成モードとを有し、上記階調遷移強調処理部は、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴としている。
 上記構成によれば、中間階調の補間フレームに対する階調遷移の強調レベルを、キーフレームに対する階調遷移の強調レベルと異ならせることができる。例えば、中間階調の補間フレームに対する階調遷移の強調レベルを、キーフレームに対する階調遷移の強調レベルよりも大きくすることができる。これにより、中間階調の補間フレームの出力階調を、従来の構成よりも大きくすることができるため、応答速度を向上させることができる(図6参照)。
 本発明に係る液晶表示装置は、上記何れかに記載の表示駆動回路と、上記液晶表示パネルとを備えることを特徴としている。
 本発明に係る表示駆動方法は、前後フレームの画像に基づいて、1フレーム期間に挿入する補間フレームを生成する補間フレーム生成処理と、現フレームの入力階調と前フレームの表示階調とに基づいて、該現フレームの出力階調を設定する階調遷移強調処理とを含み、液晶表示パネルを駆動して、該出力階調に応じた表示を行わせるための表示駆動方法であって、上記補間フレーム生成処理は、映像信号に対応するキーフレームの画像に基づいて、対象物の位置を時間の経過に応じて変化させた補間フレームを生成する第1生成モードと、上記キーフレームの画像に基づいて、対象物の表示階調を時間の経過に応じて変化させた補間フレームを生成する第2生成モードとを含み、上記階調遷移強調処理では、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴としている。
 上記駆動方法によれば、上記表示駆動回路の構成により奏する効果と同様の効果を得ることができる。すなわち、中間階調の補間フレームの出力階調を、従来の構成よりも大きくすることができるため、応答速度を向上させることができる。
 なお、上記表示駆動回路は、コンピュータによって実現してもよく、この場合には、コンピュータを上記各手段として動作させることにより上記表示駆動回路をコンピュータにて実現させる各装置の制御プログラム、およびそれを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。
 本発明に係る表示駆動回路及び表示駆動方法は、以上のように、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせる構成である。これにより、動画応答特性を向上させることができる。
実施の形態1に係る液晶表示装置の全体構成を示すブロック図である。 図1の液晶表示装置における液晶表示パネルの概略構成を示す図である。 図2の液晶表示パネルにおける各画素の電気的構成を示す等価回路図である。 フレーム(時間)と透過率とオーバーシュート処理の変換レベルとの関係を示すグラフである。 図1の液晶表示装置におけるオーバーシュート処理部に入力されるフレーム(現フレーム)と、予測到達輝度との関係を示す図である。 予測到達輝度とフレームとの関係を示すグラフである。 (a)はジャストレベルに対応する目的階調を示した表であり、(b)は第1LUT(第1ルックアップテーブル)を示す図である。 (a)は算出された予測到達輝度を256階調で表した表(強レベル)であり、(b)は第2LUT(第2ルックアップテーブル)を示す図である。 オーバーシュート処理後(次フレーム)の到達階調(表示階調)を示す表である。 実施の形態1に係るオーバーシュート処理部の動作を示すフロー図である。 実施の形態2に係る液晶表示装置の全体構成を示すブロック図である。 第2′LUTを示す図である。 実施の形態2に係るオーバーシュート処理部の動作を示すフロー図である。 実施の形態2のフレーム補間技術を説明するための図であり、第1及び第2フレーム(キーフレーム)の画像を示している。 実施の形態2のフレーム補間技術を説明するための図であり、第1及び第2フレーム期間内に、3枚の補間フレームが挿入された状態を示している。 実施の形態2のフレーム補間技術により生成された補間フレームを示す図である。 本液晶表示装置の他の構成を示す回路図である。 本液晶表示装置の他の構成を示す回路図である。 従来のフレーム補間技術を説明するための図であり、第1及び第2フレームの画像を示している。 従来のフレーム補間技術において、第1及び第2フレーム期間内に、3枚の補間フレームが挿入された状態を示す図である。 従来のフレーム補間技術において、中間階調の補間フレームが挿入された様子を示す図である。 従来のフレーム補間技術における、到達階調(輝度)とフレームとの関係を示すグラフである。
 〔実施の形態1〕
 本発明の実施の形態1について図面に基づいて説明すると以下の通りである。
 まず、図1~図3に基づいて本発明の液晶表示装置1の構成について説明する。図1は、液晶表示装置1の全体構成を示すブロック図であり、図2は、液晶表示パネル10の概略構成を示す図であり、図3は、液晶表示パネル10における各画素の電気的構成を示す等価回路図である。
 液晶表示装置1は、液晶表示パネル10、液晶駆動回路を構成するデータ信号線駆動回路(ソースドライバ)20、走査信号線駆動回路(ゲートドライバ)30、保持容量配線駆動回路(CSドライバ)40、及び表示駆動回路50を備えている。
 液晶表示パネル10は、図示しないアクティブマトリクス基板と対向基板との間に液晶を挟持して構成されており、行列状に配列された多数の画素Pを有している。
 そして、液晶表示パネル10は、アクティブマトリクス基板上に、データ信号線11、走査信号線12、スイッチング素子(薄膜トランジスタ(Thin Film Transistor;以下、「TFT」と称する)13、画素電極14、及び保持容量配線15を備え、対向基板上に対向電極19を備えている。
 データ信号線11は、列方向(縦方向)に互いに平行となるように各列に1本ずつ形成されており、走査信号線12は行方向(横方向)に互いに平行となるように各行に1本ずつ形成されている。TFT13及び画素電極14は、データ信号線11と走査信号線12との各交点に対応してそれぞれ形成されており、TFT13のソース電極sがデータ信号線11に、ゲート電極gが走査信号線12に、ドレイン電極dが画素電極14にそれぞれ接続されている。また、画素電極14は、対向電極19との間に液晶を介して液晶容量17を形成している。
 これにより、走査信号線12に供給される走査信号によってTFT13のゲートがオンし、データ信号線11から供給されるデータ信号が画素電極14に書き込まれると、画素電極14に上記データ信号に応じた電位が供給される。この結果、画素電極14と対向電極19との間に介在する液晶に対して上記データ信号に応じた電圧が印加されることによって、上記データ信号に応じた階調表示を実現することができる。
 保持容量配線15は、行方向(横方向)に互いに平行となるように各行に1本ずつ形成されており、走査信号線12と対をなすように配置されている。この各保持容量配線15は、それぞれ各行に配置された画素電極14との間に保持容量16(「補助容量」ともいう)が形成されることにより、画素電極14と容量結合されている。
 上記のように構成される液晶表示パネル10は、データ信号線駆動回路20、走査信号線駆動回路30及び保持容量配線駆動回路40によって駆動される。また、表示駆動回路50は、データ信号線駆動回路20、走査信号線駆動回路30及び保持容量配線駆動回路40に、液晶表示パネル10の駆動に必要な各種の信号を供給する。
 本実施の形態では、周期的に繰り返される垂直走査期間におけるアクティブ期間(有効走査期間)において、各行の水平走査期間を順次割り当て、各行を順次走査していく。そのために、走査信号線駆動回路30は、TFT13をオンするための走査信号を各行の水平走査期間に同期して当該行の走査信号線12に対して順次出力する。
 データ信号線駆動回路20は、各データ信号線11に対してデータ信号を出力する。このデータ信号は、表示駆動回路50を介してデータ信号線駆動回路20に供給された映像信号を、データ信号線駆動回路20において各列に割り当て、昇圧等を施した信号である。
 保持容量配線駆動回路40は、CS信号を各保持容量配線15に対して出力する。このCS信号は、例えば一定の電位(Vcom)に設定されている。
 表示駆動回路50は、上述した走査信号線駆動回路30、データ信号線駆動回路20、保持容量配線駆動回路40を制御することにより、これら各回路から走査信号、データ信号、CS信号を出力させる。また、表示駆動回路50は、フレーム補間処理、及び、オーバーシュート処理を行う。
 以下、表示駆動回路50の具体的な構成について、図1を用いて説明する。ここで、本実施の形態では、外部の信号源から表示駆動回路50に、毎秒60枚(フレーム、60Hz)の映像信号が入力され、この映像信号のフレーム数を、表示駆動回路50におけるフレーム補間処理によって、240フレーム(240Hz)の映像信号にフレームレート変換を行うものとする。すなわち、本液晶表示装置1は、一例として、4倍速駆動を行うものとする。なお、フレームレートの変換倍率は4倍に限定されるものではなく、例えば2倍、3倍の変換倍率であってもよい。
 表示駆動回路50は、画像処理部51、補間フレーム生成処理部(補間フレーム生成処理手段)52、オーバーシュート処理部(オーバーシュート処理手段)53、LCDタイミングコントローラ54、及び、画像補間用フレームメモリ55を備えている。
 画像処理部51は、外部の信号源から60Hzで入力された映像信号に対して、液晶表示パネル10に適するよう、解像度、色味、階調特性、ガンマ特性などの画像調整およびサイズ変換等を行う。なお、上記画像処理は、初期の段階に行う(信号源から取得した映像信号に対して行う)ことが好ましい。これは、信号源から取得した映像信号は、誤差が少なく周波数が低いため、回路への負担を小さくすることができるためである。画像処理部51は、上記画像処理を施した映像信号(画像データ)を順次、補間フレーム生成処理部52に出力する。
 補間フレーム生成処理部52は、画像処理部51から取得した画像データに対応するフレーム(キーフレーム)を、画像補間用フレームメモリ55に格納する。画像補間用フレームメモリ55には、2枚~9枚程度のフレームの画像データが格納される。ここでは、例えば、6フレーム分の画像データ(第1~第6キーフレーム)が格納されているとする。補間フレーム生成処理部52は、画像補間用フレームメモリ55に格納されている複数フレーム(例えば、前後3フレーム)分の画像データに基づいて、キーフレーム間に挿入すべきフレーム(補間フレーム)の画像を生成する。ここでは、4倍速に対応して、1フレーム期間(キーフレーム間)に3枚の補間フレーム(第1~第3補間フレーム)の画像を生成する。例えば、第3キーフレームから第4キーフレームまでの間の1フレーム期間において、1/4フレーム経過した時点の補間フレーム(第1補間フレーム)、2/4フレーム経過した時点の補間フレーム(第2補間フレーム)、及び、3/4フレーム経過した時点の補間フレーム(第3補間フレーム)の画像を生成する。なお、本実施の形態では、1つの補間フレーム生成処理部52が3枚の補間フレームの画像を生成する構成であるが、周波数が高くこの処理が困難であれば、例えば2つの補間フレーム生成処理部52を用いて、一方が第1及び第3補間フレームの画像を生成し、他方が第2補間フレームの画像を生成し、それぞれの画像を、出力タイミングを調整して出力する構成としてもよい。
 ここで、補間フレームの生成方法について説明する。補間フレームの生成方法は、周知の技術を適用することができる。また、補間フレームの生成モードには、第1モード及び第2モードがあり、両モードは、動きベクトルを算出できたか否かに応じて切り替えられる。
 具体的には、例えば、ブロックマッチング法により、前後複数フレームの画像に基づいて動きベクトルを算出し、動きベクトルが適正に算出された場合には、算出された動きベクトルに応じて物体の位置を推定した補間フレームが生成される(第1生成モード)。ここでは、前後3フレームの画像における物体の位置情報等に基づいて、動きベクトルを算出し、第1~第3補間フレームを生成する(図20参照)。これに対して、動きベクトルが適正に算出されなかった場合(例えば、物体の移動量が探索範囲を超えた場合や、探索範囲に収まっている場合でも第1フレームで表示される物体と第2フレームで表示される物体とが、同一物と認識されない場合や、動画ではない映像信号の場合)には、動きベクトルに応じた補間フレームは生成されず、中間階調の補間フレームが生成される(第2生成モード、図21参照)。
 上記のようにして補間フレームを生成した後、補間フレーム生成処理部52は、画像処理部51から取得したキーフレームの画像データと、新たに生成した補間フレームの画像データとを、240Hzのフレーム周波数で順次出力する。上記の例では、第3キーフレーム、第1補間フレーム、第2補間フレーム、第3補間フレーム、第4キーフレーム、の順に画像データを出力する。また、補間フレーム生成処理部52は、各画像データに対応して、第1生成モード及び第2生成モードを識別するための生成モード識別信号と、キーフレーム及び補間フレームを識別するためのフレーム識別信号とを出力する。具体的には、各画像データに、生成モード識別信号及びフレーム識別信号を示すフラグを付与する構成とすることができる。
 例えば、1フレームの画像データが「第1生成モード・キーフレーム」である場合には、「0,0」のフラグを付与し、1フレームの画像データが「第1生成モード・補間フレーム」である場合には、「0,1」のフラグを付与し、1フレームの画像データが「第2生成モード・キーフレーム」である場合には、「1,0」のフラグを付与し、1フレームの画像データが「第2生成モード・補間フレーム」である場合には、「1,1」のフラグを付与する。
 なお、キーフレームについては、第1生成モード及び第2生成モードの区別を省略して、補間フレームに対してのみ、第1生成モード及び第2生成モードを識別する構成としてもよい。すなわち、1フレームの画像データが「キーフレーム」である場合には、「0」のフラグを付与し、1フレームの画像データが「第1生成モード・補間フレーム」である場合には、「1」のフラグを付与し、1フレームの画像データが「第2生成モード・補間フレーム」である場合には、「2」のフラグを付与する。以下では、この3種類のフラグを付与する構成の場合を例に挙げて説明する。
 なお、本発明の液晶表示装置は、上記生成モードを識別しない構成であってもよい。この構成については、実施の形態2で説明する。
 オーバーシュート処理部(階調遷移強調処理部)53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に応じた動作を行う。
 オーバーシュート処理部53は、判定部(判定手段)530、メモリ管理部531、階調変換部(階調算出手段)532、第1階調変換テーブル(第1LUT(ルックアップテーブル))533、第2階調変換テーブル(第2LUT)534、OS用フレームメモリ535、及び、出力部536を備えている。
 判定部530は、補間フレーム生成処理部52から取得した画像データにおける、生成モード識別信号及びフレーム識別信号に基づいて、画像データが「キーフレーム」及び「補間フレーム」の何れであるか、また、補間フレームが「第1生成モード」及び「第2生成モード」の何れで生成されたか、を判定する。なお、判定部530は、上記のフラグに基づき、判定処理を行うことができる。
 メモリ管理部531は、補間フレーム生成処理部52から取得した現フレーム(キーフレーム、補間フレーム)の画像データをOS用フレームメモリ535に格納するとともに、OS用フレームメモリ535に格納されている1フレーム前(前フレーム)の画像データを読み出す処理を行う。
 階調変換部532は、メモリ管理部531から取得した前フレームの画像データ及び現フレームの画像データと、判定部530から取得した判定結果とに基づいて、オーバーシュート処理後に到達すると予測される到達階調(予測到達階調)を算出し、さらに、第1LUT533または第2LUT534を参照して、現フレームにおけるオーバーシュート期間の画像データ(階調変換後データ、強調階調、出力階調)を決定(設定)する。なお、「予測到達階調」は、輝度レベル(輝度値)で算出した結果(予測到達輝度)を階調レベル(階調値)に変換(換算)して表されるものとする。階調変換後データの具体的な設定方法については後述する。
 階調変換部532により算出された予測到達階調に対応する画像データは、メモリ管理部531を介してOS用フレームメモリ535に格納されるとともに、階調変換部532により決定された階調変換後データは、出力部536を介してLCDタイミングコントローラ54に入力される。LCDタイミングコントローラ54では、入力された画像データに基づいてオーバーシュート期間の画像データ信号を生成し、所定のタイミングでデータ信号線駆動回路20に出力する。また、LCDタイミングコントローラ54は、データ信号線駆動回路20、走査信号線駆動回路30、及び保持容量配線駆動回路40に各種の制御信号を出力する。
 液晶表示パネル10では、データ信号線駆動回路20、走査信号線駆動回路30、及び保持容量配線駆動回路40から出力される各種の駆動信号(データ信号、走査信号、CS信号)に基づいて画像表示が行われる。
 ここで、オーバーシュート処理(OS処理)の強調レベル(変換レベルあるいはOSレベルともいう)について説明する。図4は、時間と透過率とOS処理の変換レベルとの関係を示すグラフである。このグラフに示すように,OS処理における変換レベルには「強レベル」「ジャストレベル」「弱レベル」「OS無し」など段階的に複数のレベルがあり、液晶表示装置の特性に合わせて設定された「許容レベル」を参考に調整される。この変換レベルによって、液晶の応答改善レベルが変化する。この技術を適切に運用するために、環境によってLUTを切り替えたり、フル階調応答の時のように必然的に応答が足りなくなることに対応するため、OS処理後の到達レベル(到達階調)を判定し、その結果を前フレームデータ(開始階調)に設定するフィードバックシステムが用いられる。
 次に、階調変換後データの具体的な設定方法について説明する。
 オーバーシュート処理部53は、上述したように、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に応じた動作を行う。すなわち、生成モード識別信号及びフレーム識別信号に応じて、フレームの画像データに対する階調遷移の強調レベルを異ならせる。そのため、オーバーシュート処理部53は、第1LUTと第2LUTとを備え、補間フレーム生成処理部52から取得した現フレームの種類に応じて、参照するLUT(第1LUTまたは第2LUT)を切り替える。例えば、1フレームの画像データが「第2生成モード・補間フレーム」である場合、すなわち、付与されたフラグが「2」である場合には、第2LUTを参照し、それ以外の場合(付与されたフラグが「0」、「1」である場合)には、第1LUTを参照する構成としてもよい。
 ここでは、図21に示したように、第2生成モードにより補間フレームが生成される場合を例に挙げる。例えば、フレーム0~フレーム3までの期間において、物体が消失する場合、すなわち、入力画像の輝度が、フレーム0~フレーム1までは「0」(黒色)であり、フレーム2で「1」(白色)に変化する場合を例に挙げる。このような物体については、図21に示すように、動きベクトルに応じた補間フレームを生成せずに、4倍速の場合には、1フレームの期間内において、時間平均をとり、1/4フレーム、2/4フレーム、3/4フレームの各時点に、時間に応じて階調を変化させた補間フレームを挿入することになる。
 具体的には、まず、フレーム0の時点において、入力画像の輝度が「0」であり、補間フレーム生成処理部52から取得した画像データ(FRC画像)の輝度が「0」である場合、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に基づいて、予測到達輝度を算出する。ここでは、「キーフレーム」に対応する予測到達輝度を算出する。この場合には、オーバーシュート処理後の到達階調が目的階調と一致するように設定する(ジャスト設定)。すなわち、フレーム0の時点では、輝度が「0」であるため、予測到達輝度も「0」に設定する。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づいて、第1LUTを参照してオーバーシュート期間の階調変換後データが設定される。
 次に、フレーム0.25の時点において、補間フレーム生成処理部52から取得した画像データ(FRC画像)の輝度が、依然として「0」である場合、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に基づいて、予測到達輝度を算出する。ここでは、「第2生成モード・補間フレーム」に対応する予測到達輝度を算出する。この場合には、オーバーシュート処理後の到達階調が目的階調よりも大きくなるように設定する(強設定)。なお、フレーム0.25の時点では、前フレームから輝度が変化していないため、予測到達輝度を「0」に設定する。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づいて、第2LUTを参照してオーバーシュート期間の階調変換後データが設定される。
 フレーム0.5、フレーム0.75の時点では、フレーム0.25の時点における上記処理と同様の処理が行われ、フレーム1の時点では、フレーム0における上記処理が行われる。すなわち、フレーム0~フレーム1までの期間では、予測到達輝度は「0」に設定される。
 続いて、フレーム1.25の時点において、補間フレーム生成処理部52から取得した画像データ(FRC画像)の輝度が「0.25」である場合、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に基づいて、予測到達輝度を算出する。ここでは、「第2生成モード・補間フレーム」に対応する予測到達輝度を算出する。この場合には、オーバーシュート処理後の到達階調が目的階調よりも大きくなるように設定する(強設定)ため、例えば、目的輝度「0.25」よりも40%大きくなるように、到達輝度を「0.35」に設定する。
 なお、オーバーシュート処理部53は、フィードバック機能を有し、現フレームにおける予測到達輝度を、次フレームに対する予測到達輝度の算出(前フレームの表示階調に対応する表示輝度に相当)に用いる。これにより、階調遷移量が大きくなり過ぎた場合に発生する白光り等の表示不具合を回避することができる。
 予測到達輝度を目的輝度の40%強に設定する場合の算出式は、次式で表される。
予測到達輝度=前フレームの表示階調に対応する輝度+(現フレームの入力階調に対応する輝度-前フレームの表示階調に対応する輝度)×1.4
 よって、フレーム1.25においては、輝度が0から0.25に変化しているため、
予測到達輝度=0+(0.25-0)×1.4=0.35
と算出される。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づいて、第2LUTを参照してオーバーシュート期間の階調変換後データ(出力階調)が設定される。
 次に、フレーム1.5の時点において、補間フレーム生成処理部52から取得した画像データ(FRC画像)の輝度が「0.5」である場合、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に基づいて、予測到達輝度を算出する。ここでは、「第2生成モード・補間フレーム」に対応する予測到達輝度を算出する。前フレームの輝度が「0.35」、現フレームの輝度が「0.5」であるため、上記式より、予測到達輝度は、
予測到達輝度=0.35+(0.5-0.35)×1.4=0.56
と算出される。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づいて、第2LUTを参照してオーバーシュート期間の階調変換後データが設定される。
 次に、フレーム1.75の時点において、補間フレーム生成処理部52から取得した画像データ(FRC画像)の輝度が「0.75」である場合、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に基づいて、予測到達輝度を算出する。ここでは、「第2生成モード・補間フレーム」に対応する予測到達輝度を算出する。前フレームの輝度が「0.56」、現フレームの輝度が「0.75」であるため、上記式より、予測到達輝度は、
予測到達輝度=0.56+(0.75-0.56)×1.4=0.826
と算出される。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づいて、第2LUTを参照してオーバーシュート期間の階調変換後データが設定される。
 次に、フレーム2の時点において、入力画像の輝度が「1」であり、補間フレーム生成処理部52から取得した画像データ(FRC画像)の輝度が「1」である場合、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に基づいて、予測到達輝度を算出する。ここでは、「キーフレーム」に対応する予測到達輝度を算出する。この場合には、オーバーシュート処理後の到達階調が目的階調と一致するように設定する(ジャスト設定)。すなわち、フレーム2の時点では、輝度が「1」であるため、予測到達輝度も「1」に設定する。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づいて、第1LUTを参照してオーバーシュート期間の階調変換後データが設定される。
 次に、フレーム2.25の時点において、補間フレーム生成処理部52から取得した画像データ(FRC画像)の輝度が、依然として「1」である場合、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した生成モード識別信号及びフレーム識別信号に基づいて、予測到達輝度を算出する。ここでは、「第2生成モード・補間フレーム」に対応する予測到達輝度を算出する。この場合には、オーバーシュート処理後の到達階調が目的階調よりも大きくなるように設定する(強設定)。なお、フレーム2.25の時点では、前フレームから輝度が変化していないため、予測到達輝度を「1」に設定する。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づいて、第1LUTを参照してオーバーシュート期間の階調変換後データが設定される。
 以降のキーフレーム(フレーム3、フレーム4、…)では、フレーム2における上記処理が行われ、補間フレーム(フレーム2.5、フレーム2.75、…)では、フレーム2.25における上記処理が行われる。
 図5は、オーバーシュート処理部53に入力されるフレーム(現フレーム)と、上記の処理により算出された予測到達輝度との関係を示している。この図において、左欄から順に、時間の経過に対応するフレーム、入力画像の輝度、補間フレーム生成処理部52から出力される画像データ(FRC画像)の輝度、キーフレームと補間フレームとを識別するフレーム識別信号の種類、従来のオーバーシュート処理の場合の目的階調に対応する輝度、本発明のオーバーシュート処理の場合の予測到達輝度、階調(輝度)遷移量の強調レベル(OSレベル)、を示している。また、本実施の形態では、4倍速としているため、フレーム0~フレーム1の期間に、フレーム0.25、フレーム0.5、フレーム0.75に対応する補間フレームが挿入される。
 図5では、上述した例に対応し、入力画像の輝度が、フレーム0~フレーム1までは「0」であり、フレーム2で「1」となる場合を示している。そして、フレーム1~フレーム2の期間に、輝度0.25の補間フレーム(1)、輝度0.5の補間フレーム(2)、輝度0.75の補間フレーム(3)が生成及び挿入される。補間フレームの予測到達輝度は、従来の構成では、補間フレーム(1)~(3)の輝度がFRC画像の輝度と同じ強調レベル(ジャストレベル)になるように設定されているのに対して、本実施の形態では、補間フレーム(1)~(3)の輝度が、FRC画像の輝度よりも大きく(強レベル)なるように設定される。
 具体的には、図5では、予測到達輝度が、40%大きくなるように設定される。すなわち、輝度0.25の補間フレーム(1)の場合には、予測到達輝度は、従来の構成では、FRC画像の輝度(0.25)と同じレベルに設定(ジャストレベル)されるのに対して、本実施の形態では、輝度0.35に設定(強レベル)される。また、輝度0.5の補間フレーム(2)の場合には、予測到達輝度は、従来の構成では、FRC画像の輝度(0.5)と同じレベルに設定(ジャストレベル)されるのに対して、本実施の形態では、輝度0.56に設定(強レベル)される。そして、輝度0.75の補間フレーム(3)の場合には、予測到達輝度は、従来の構成では、FRC画像の輝度(0.75)と同じレベルに設定(ジャストレベル)されるのに対して、本実施の形態では、輝度0.826に設定(強レベル)される。
 図6は、上記の処理により算出された予測到達輝度とフレームとの関係を示すグラフである。本実施の形態によれば、フレーム1~フレーム2の期間において、中間階調における応答速度が、従来の構成よりも向上していることが分かる。
 ここで、オーバーシュート処理部53が補間フレーム生成処理部52からキーフレームを取得した場合に参照する第1LUT、及び、オーバーシュート処理部53が補間フレーム生成処理部52から補間フレームを取得した場合に参照する第2LUTの具体例を図7に示す。ここでは、256階調表示を行う場合を例に挙げる。まず、図7の(a)はジャストレベルに対応する目的階調を示した表であり、図7の(b)は第1LUTを示している。図8の(a)は上記処理により算出された予測到達輝度を256階調で表した表(強レベル)であり、図8の(b)は第2LUTを示している。図9は、オーバーシュート処理後(次フレーム)の到達階調(表示階調)を示す表である。
 図7の(a)の表において、左側の最端列は、直前のフレームの表示階調(開始階調)を示し、上側の最端行は現フレームの入力階調(目的階調)を示し、開始階調と目的階調との交点が、現フレームにおける予測到達階調を示している。図7の(b)に示す第1LUTの左側の最端列は、直前のフレームの表示階調(開始階調)を示し、上側の最端行は現フレームの入力階調(目的階調)を示し、開始階調と目的階調(予測到達階調)との交点が、現フレームにおける階調変換後データの強調階調(出力階調)を示している。
 図8の(a)の表において、左側の最端列は、直前のフレームの表示階調(開始階調)を示し、上側の最端行は現フレームの入力階調を示し、開始階調と入力階調との交点が、現フレームにおける予測到達階調(目的階調)を示している。図8の(b)に示す第2LUTの左側の最端列は、直前のフレームの表示階調(開始階調)を示し、上側の最端行は現フレームの入力階調を示し、各列の右側は図8の(a)の予測到達階調を示し、各列の左側は、開始階調と予測到達階調とに対応する、現フレームにおける階調変換後データの強調階調(出力階調)を示している。
 なお、図7の(b)では、入力階調と目的階調(予測到達階調)とが一致しているが、図8の(b)では、入力階調と目的階調(予測到達階調)とは異なっている。
 キーフレームの場合には、図7の(a)に示すように、例えば、開始階調が64階調で入力階調が128階調の場合には、目的階調(予測到達階調)は128階調に設定される(ジャスト設定)。よって、現フレームにおける階調変換後データの強調階調(出力階調)は、図7の(b)に示す第1LUTを参照して、140階調に設定される。
 これに対して、補間フレームの場合には、図8の(a)に示すように、例えば、開始階調が64階調で入力階調が128階調の場合には、目的階調(予測到達階調)は144階調に設定される(強設定)。よって、現フレームにおける階調変換後データの強調階調(出力階調)は、図8の(b)に示す第2LUTを参照して、159階調に設定される。なお、オーバーシュート処理後(次フレーム)の到達階調(表示階調)は、図9に示すように、144階調となる。
 なお、図8の(a)に示すように、一般に、ノーマリーブラックの液晶モード、特にVAモードではライズ応答(暗→明)の方が、ディケイ応答(明→暗)に比べて液晶の応答が遅く、また、人間の視角特性として輝度変化率に対する感度が異なることから、本発明では、ライズ応答側の階調遷移をより強く、ディケイ応答側は比較的弱く設定することが好ましい。ここでは、応答が足りる範囲において、輝度レベルで、ライズ応答側では140%強調させ、ディケイ応答側では105%強調させている。
 なお、上述したように、「予測到達階調」は、計算式により算出した輝度を階調値に変換(換算)して求めることが好ましい。これは、階調と輝度の関係が、表示装置の設計、利用形態などによって恣意的に変化させられることがあるため、階調レベルで常に好適となる強調レベルの設計は困難である一方、輝度レベルでは常に好適な強調レベルの設定がほとんど変動しないためである。もちろん、輝度と階調の設定は表示装置の設計によってあらかじめ判明しているものであるため、輝度を階調に再変換したテーブルをあらかじめ設定しておけばよいし、回路規模の節約の観点からも好ましい。また、通常の表示装置においては階調と輝度は滑らかな相関関係を示すように設定されるため、多くの場合、輝度レベルを階調レベルで判断して強調レベルを決定しても、本発明の効果を得ることができる。
 上述したように、本実施の形態では、キーフレームに対しては、従来のオーバーシュート駆動のように、到達階調が目的階調に近づくように、階調遷移の強調レベルを設定(ジャスト設定)し、第2生成モードにより生成された補間フレームに対しては、より急峻に輝度が変化するように、到達階調が目的階調を超えるように階調遷移の強調レベルを設定する(強設定)。なお、上記の例では、到達輝度が目的輝度よりも40%大きくなるように予測到達輝度を設定しているが、強調レベルは40%に限定されるものではない。すなわち、上記強調レベルは、25%から40%であることが好ましい。25%よりも小さいと、応答改善効果が十分得られず、また、40%よりも大きいと、中間フレームにおいて輝度が振動するパターンが発生し、フリッカが視認されるおそれがある。なお、強調レベルを40%よりも大きい値に設定する場合には、リフレッシュレートを150Hz以上に設定することが好ましい。これにより、フリッカの発生を抑えることができる。
 ここで、フリッカの視認性について簡単に補足しておく。フリッカが視認できるかどうかは、そのフリッカのコントラストと周波数に大きく依存する。映画の時代には24Hzで視認できなとされていたものが、近年では、テレビの高輝度・高コントラスト化に伴い、60Hz以上、目の良い人ならば70Hz程度まで視認できることが分かっている。本発明で発生するフリッカは、リフレッシュレートの半分の周波数になることが分かっているため、75Hz×2=150Hzのリフレッシュレートならばフリッカを気にせずに使用することができる。従って、本発明は、50Hzの3倍速、4倍速、あるいは、60Hzの3倍速、4倍速の表示装置において、より好適に利用することができる。もちろん、強調レベルを適切に調整することでフリッカを目立たなくし、2倍速モードでも使用することができる。
 また、本実施の形態では、階調変換後データの階調値は、LUT(第1LUT、第2LUT)を参照して算出しているが、これに限定されるものではなく、計算によって求める方法や、学習によって求める方法など、周知の技術を適用することができる。ただし、これらの方法では、回路規模が大きくなるため、本実施の形態のように、複数種類のLUTを用いる方法が好適である。また、LUTには全ての階調の組み合わせ(8bitなら256×256種類)を設定する方法が考えられるが、精度及び回路規模を考慮すると、256階調中の32階調刻みや、16階調刻みの変化量を定義し、その他の組み合わせは計算により算出する方法が好適である。
 上述した階調変換後データの強調階調(出力階調)の設定動作は、動きベクトルを算出することができず、動きベクトルに応じた補間フレームを生成せず、中間階調の補間フレームを生成する場合(第2生成モード)の動作である。これに対して、補間フレーム生成処理部52が、動きベクトルを適正に算出し、算出した動きベクトルに応じて補間フレームを生成する場合(第1生成モード)には、以下のように、階調変換後データの強調階調(出力階調)を設定する。
 すなわち、上述したキーフレームに対する設定方法が適用され、オーバーシュート処理部53は、補間フレーム生成処理部52から取得した現フレームの種類(キーフレームまたは補間フレーム)に関わらず、第1LUT(図7の(b)参照)を参照して階調変換後データの強調階調(出力階調)を設定する(ジャスト設定)。
 ここで、本実施の形態に係るオーバーシュート処理部53の動作フローを説明する。図10は、オーバーシュート処理部53の動作を示すフロー図である。
 まず、ステップ1において、オーバーシュート処理部53は、補間フレーム生成処理部52からフレームレート変換された画像データ(キーフレーム、補間フレーム)を取得する。この画像データには、生成モード及びフレームの種類を識別するためのフラグが付与されている。
 ステップ2にて、オーバーシュート処理部53の判定部530は、取得した画像データが、「キーフレーム」及び「補間フレーム」の何れであるかを判定する。具体的には、画像データが、補間フレームであるか否かを判定する。
 取得した画像データが補間フレームである場合(ステップ2にてYES)には、ステップ3に移行し、判定部530は、画像データが、「第1生成モード」及び「第2生成モード」の何れで生成されたものであるかを判定する。具体的には、画像データが、第2生成モードにより生成されたものであるか否かを判定する。
 取得した画像データが第2生成モードにより生成されたものである場合(ステップ3にてYES)には、ステップ4に移行し、階調変換部532が、強設定の予測到達輝度を算出する。ここでは、上述した計算式を用いて予測到達輝度を算出する。
 そして、階調変換部532は、ステップ4にて算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づき、第2LUT(図8の(b)参照)を参照して出力階調を決定する(ステップ5)。
 これに対して、取得した画像データが補間フレームではない(キーフレームである)場合(ステップ2にてNO)には、ステップ6に移行し、ジャスト設定の予測到達輝度を算出する(ステップ6)。すなわち、予測到達階調が目的階調と一致するように設定する。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づき、第1LUT(図7(b)参照)を参照して出力階調を決定する(ステップ7)。
 また、取得した画像データが、補間フレームである(ステップ2にてYES)が、第2生成モードで生成されたものではない(第1生成モードで生成されたものである)場合(ステップ3にてNO)には、ステップ6に移行し、ジャスト設定の予測到達輝度を算出する(ステップ6)。すなわち、予測到達階調が目的階調と一致するように設定する。そして、算出した予測到達輝度に対応する予測到達階調と、直前のフレームの表示階調(開始階調)とに基づき、第1LUTを参照して出力階調を決定する(ステップ7)。
 以上の説明では、画像データに付与されたフラグに基づいて、強設定あるいはジャスト設定に対応する予測到達輝度(階調)を算出し、予測到達階調に基づいて第1LUT及び第2LUTを参照して出力階調を決定する構成であるが、これに限定されず、以下の構成としてもよい。例えば、予め、強設定およびジャスト設定の予測到達階調を算出(図8の(a)参照)するとともに、算出した予測到達階調に基づいて出力階調を算出しておく。そして、この出力階調と、直前のフレームの表示階調(開始階調)と、現フレームの入力階調とを関連付けたLUT(図12参照)を参照して、現フレームの出力階調を決定する。すなわち、開始階調と入力階調とに基づいて、出力階調を決定する。この構成によれば、図10のステップ4およびステップ6の処理を省略することができる。
 〔実施の形態2〕
 本発明の実施の形態2について図面に基づいて説明すると以下の通りである。なお、説明の便宜上、上記実施の形態1において示した部材と同一の機能を有する部材には、同一の符号を付し、その説明を省略する。また、実施の形態1において定義した用語については、特に断らない限り本実施例においてもその定義に則って用いるものとする。
 図11は、本実施の形態2に係る液晶表示装置2の全体構成を示すブロック図である。本実施の形態2の液晶表示装置2は、補間フレーム生成処理部52が生成モード識別信号を出力しない点で、実施の形態1の液晶表示装置1とは異なる。よって、本液晶表示装置2では、補間フレームに対して、第1生成モード及び第2生成モードの何れの生成モードで生成されたものであるかに関わらず、強設定のオーバーシュート処理が実行される。
 ここで、キーフレーム及び補間フレームを識別するためのフレーム識別信号は、4倍速モードの場合、1/240秒毎に対象フレームを識別すればよいため、回路規模にさしたる影響を与えないが、第1生成モード及び第2生成モードを識別するための生成モード識別信号は、ピクセル(画素)毎に判定が必要であるため、オーバーシュート処理部53へのフラグデータの転送付加が大きくなり、本発明が実施される商品形態によっては、回路規模の増大およびコストの影響が大きくなる。よって、本実施の形態2によれば、液晶表示装置の小型化および低コスト化を図ることができる。
 また、補間フレーム生成処理部52には、公知の多くの方法が利用できるし、実際にこれを実現するLSIも多く販売されている。しかしながら、既に存在する公知のフレーム補間回路(FRC回路)が全て本発明に適した、生成モードを識別する機能を有しているとは限らず、また、この機能を有していたとしても画素毎にフラグデータを保存し、フラグデータと合わせて画像データを出力する機能を有しているとは限らない。
 これに対して、キーフレーム及び補間フレームを識別する機能は、公知のフレーム補間回路における一般的な機能であり、たとえこのような機能を有していないとしても、画像データの入出力のタイミングを判定することにより容易に、キーフレーム及び補間フレームを識別することができる。さらに、後段の回路において、4周期のフレームカウンタと位相を制御するスイッチとを設けることにより、容易にキーフレーム及び補間フレームを識別することもできる。
 すなわち、本実施の形態2では、補間フレーム生成処理部52がフレーム識別信号を出力するとともに、オーバーシュート処理部53が、フレーム識別信号に基づいて、現フレームにおけるオーバーシュート期間の画像データ(階調変換後データ、出力階調)を決定(設定)する。なお、補間フレーム生成処理部52とは別に、キーフレーム及び補間フレームを識別する回路(フレーム識別部)を設けてもよい。
 本液晶表示装置2では、予め、ジャスト設定および強設定の予測到達階調を算出(図7の(a)、図8の(a)参照)するとともに、算出した予測到達階調に基づいて出力階調を算出しておく。そして、この出力階調と、直前のフレームの表示階調(開始階調)と、現フレームの入力階調とを関連付けた、第1′LUT(図7の(b)参照)および第2′LUT(図12の参照)を参照して、現フレームの出力階調を決定する。すなわち、開始階調と入力階調とに基づいて、出力階調を決定する。
 ここで、本実施の形態2に係るオーバーシュート処理部53の動作フローを説明する。図13は、オーバーシュート処理部53の動作を示すフロー図である。
 まず、ステップ11において、オーバーシュート処理部53は、補間フレーム生成処理部52からフレームレート変換された画像データ(キーフレーム、補間フレーム)を取得する。この画像データには、フレームの種類を識別するためのフラグが付与されている。
 ステップ12にて、オーバーシュート処理部53の判定部530は、取得した画像データが、「キーフレーム」及び「補間フレーム」の何れであるかを判定する。具体的には、画像データが、補間フレームであるか否かを判定する。
 取得した画像データが補間フレームである場合(ステップ12にてYES)には、ステップ13に移行し、階調変換部532が、強設定の出力階調を決定する。ここでは、入力階調と、直前のフレームの表示階調(開始階調)とに基づき、第2′LUT(図12参照)を参照して出力階調を決定する(ステップ13)。
 一方、取得した画像データが補間フレームではない(キーフレームである)場合(ステップ12にてNO)には、ステップ14に移行し、階調変換部532が、ジャスト設定の出力階調を決定する。ここでは、入力階調と、直前のフレームの表示階調(開始階調)とに基づき、第1′LUT(図7の(b)参照)を参照して出力階調を決定する(ステップ14)。
 このように、上記の動作では、入力階調に応じたLUTを予め設定することにより、実施の形態1の液晶表示装置1と比較して、構成を簡略化することができる。なお、画像の全領域において強レベルのOS処理が適用されることから、キーフレームにおいて応答をリセットすることがより重要となるため、オーバーシュート処理部53は、それぞれのLUTに応じた予測到達階調テーブル(図7の(a)、図8の(a)参照)を参照し、この階調を直前フレームの表示階調(開始階調)とすることが好ましい。
 本実施の形態2に係る液晶表示装置2の構成により得られる効果について説明する。本液晶表示装置2の構成によれば、実施の形態1に係る液晶表示装置1と同様、補間フレーム生成処理部52が中間階調の補間フレームを生成(第2生成モード)している場合に、応答速度を向上させることができることは言うまでもない。加えて、実施の形態1ではジャスト設定を行っていた第1生成モードにおいても、本実施の形態2の構成(強設定)を有効に利用することができる。この点について以下に具体例を挙げて説明する。
 図14は、第1及び第2フレーム(キーフレーム)の画像を示しており、第1フレームにおいて左側に表示された濃いグレーのボックスが、第2フレームにおいて右側に移動している様子を示している。なお、第1及び第2フレームにおいて、背景は薄いグレーとなっている。図19で示した画像とは異なり、表示オブジェクト(ボックス)と比較して移動距離が小さいため、比較的オブジェクトの対応が取りやすく動きベクトルの認識が容易である。すなわち、第1生成モードが支配的に機能することになる。その結果、図15に示すように、3枚の表示パターン(補間フレーム)が生成される。実施の形態1では、このような場合、補間フレームは第1生成モードにより生成されたものと判定され、ジャスト設定が適用されるため、図15の表示パターン通りの結果が得られるが、本実施の形態2では、補間フレームが第1生成モード及び第2生成モードの何れにおいても、強設定が適用されるため、その表示状態では、図16に示すようになる。
 すなわち、図16において、左端のエッジに注目すると、表示オブジェクトが順に取り払われ、背景が見えてくるようになっている。このとき、補間フレーム(1)では、強設定を行うことにより明るくなる。その状態(表示階調)を、前フレームの表示階調(現フレームの開始階調)として、OS用フレームメモリ535に格納し、補間フレーム(2)では、補間フレーム(1)よりもさらに強い強設定を行うことによって、補間フレーム(1)において明るくなった部分は暗くなり、補間フレーム(1)ではまだオブジェクトだった部分が明るくなる。さらに、補間フレーム(3)では、同様に右にずれて、明・暗・明といった縞状のエッジが表示される。
 右端のエッジでも同様に、補間フレーム(1)では、背景がオブジェクトに変わることで暗くなり、以降、補間フレームが変わる毎に、右端から明暗の状態を繰り返す。
 そして、いずれの左右端のエッジとも、キーフレーム(第1及び第2フレーム)では、ジャスト設定が適用されることによって、正常表示にリセットされる。すなわち、この状態は、次のように整理される。
(1)静止画部分:オーバーシュート処理が行われないので常に変化しない
(2)中間階調の補間フレーム生成部分:強設定により応答速度が向上する
(3)動きベクトルに応じた補間フレーム生成部分(基本的にオブジェクトのエッジ部分):明暗の点滅を繰り返し静止状態に移行する
 このように、エッジのある動画部分では、フレーム補間ではなく、インパルスモード(黒輝度挿入モード)となり、動画性能が改善される。なお、このインパルスモードは、静止画部分には適用されないため、通常の黒挿入と比べて最大輝度が低下するような問題は発生しない。さらに、150Hz(50Hzの3倍速)以上のリフレッシュレートでは、このエッジのインパルス周期は75Hz以上となり、フリッカとして視認されることもない。すなわち、本実施の形態2では、3倍速以上、より好ましくは4倍速以上のフレーム補間技術と組み合わせることが好適である。また、このフリッカレベルはフレームを経る毎に急激に減衰する。強調レベルがたとえ50%であったとしても、3フィールド後の誤差は0.5×0.5×0.5=12.5%であり、キーフレームでのリセットと合わせて強レベルのOS処理による尾引き、尾光りが観察されることはない。
 以上のように、本実施の形態2に係る液晶表示装置2では、実施の形態1に係る液晶表示装置1における生成モードを識別する動作を省略しているため、補間フレーム生成処理部52の設計自由度を増すことができる。また、公知のフレーム補間回路(FRC回路)への適用が容易になる。
 本発明の液晶表示装置は、以下(1)~(33)に示す構成としてもよい。
(1)
 入力された画像は、補間フレーム生成処理部(FRC回路)により、少なくとも150Hz以上のリフレッシュレートに変換され、
上記補間フレーム生成処理部は、少なくとも、オリジナル画像に対応するフレーム(キーフレーム)の間に、キーフレームの中間階調を表す補間フレームを部分的に生成し、生成した補間フレームを、オーバーシュート処理部(OS回路)に出力し、
上記オーバーシュート処理部は、OS用フレームメモリをそなえ、現フレームを記録するとともに、前フレームを現フレームとタイミングを合わせて出力し、前フレームと現フレームとを比較して、階調遷移が拡大する方向に補正し、
上記フレーム補間回路は、生成したフレームがキーフレームであるか補間フレームであるかを識別する情報を、オーバーシュート処理部に付与し、
上記オーバーシュート処理部は、フレーム識別情報(キーフレームであるか補間フレームであるか)に基づき、階調遷移の変換レベル(強調レベル、補正レベル)を異ならせる。
 なお、本発明の構成によると、階調遷移が大きい領域では、効き過ぎのOSが補正されるように階調がバウンドする現象が発生する(エッジの領域など)おそれがある。平均的に同じ輝度に調整されている場合、この部分がフリッカとして観察され好ましくない。テレビのような明るい表示装置で考えると、75Hz以上になるとフリッカは視認され難いため、リフレッシュレートは150Hz以上であることが好ましい。すなわち、本発明の適用領域は、PAL信号(50Hz)の3倍速以上、より好ましくは、NTSC60Hz信号の4倍速である。
 また、オーバーシュート処理部(OS回路)、補間フレーム生成処理部(FRC回路)のロジックは公知のものが多く知られているがそのいずれを用いてもよい。本発明の主たる特徴点は、FRC回路が、フレームを識別(キーフレームあるいは補間フレーム)する点と、OS回路が、制御信号によってフィールド毎に異なるOSレベルを設定する点である。
(2)
 OS回路は、少なくとも、2種類の補正レベルを持つことが好ましい。一方の補正レベルA(強設定)は、階調遷移の組み合わせによらず、もう一方の補正レベルB(ジャスト設定)より補正量(階調遷移量)が大きくなっている。
 本発明では、中間階調領域での応答を加速するものである。従って、補正量の強弱関係はフレーム識別のみに依存し、一方のOSレベルは全ての階調遷移のケースで一方を下回らないようにすることが好ましい。この設定が混在すると、比較的弱くなる階調遷移と強くなる階調遷移が組み合わされた中間色の遷移が発生したときに、フィールドによる色変化が発生してしまうためである。
(3)
 OS回路は、補正レベルに応じて液晶画素の直前の到達輝度レベルから現フレーム階調を補正(強調)し、次回の前フレーム階調(補正後の階調を到達階調とする)としてフレームメモリに記録することが好ましい。
 本発明では、キーフレーム毎に状態を入力画像に応じた状態にリセットすることが好ましい。特に、環境温度が低いことやリフレッシュレートが大きくなって液晶の応答速度自身が相対的に遅くなり、目的階調と到達階調の齟齬が定常的に発生するようになるとリセットを間違えることがある。当然、相対的に液晶の応答速度が十分に速い状態では、開始階調によらず目的階調に到達することが容易となるため、この機構を含まない事もあり得る。表示装置の使用環境や目的に応じて適切に選択すればよい。
(4)
 FRC回路は、少なくともキーフレームと補間フレームとを識別できるフレーム識別信号を出力することが好ましい。
 キーフレームと補間フレームとで階調遷移の変換レベルを異ならせるために、補間フレームを生成するFRC回路が、フレーム識別信号を出力するように設定することが正確かつ容易である。フレーム識別信号を出力しない構成とした場合は、フレームカウンタを別途設けて入力信号に同期させる構成が必要となり、誤判定の可能性と回路コストの増大を引き起こすおそれがある。
(5)
 OS回路は、フレーム識別信号に応じて補正レベルを選択することが好ましい。
 上記と同様に、フレーム識別信号によらず本発明の効果を得るためには、OS回路内でフィールドカウンタ機構などを設けて、タイミング調整による適切な選択を必要とするが、誤判定の可能性と回路コストの増大を引き起こすおそれがある。
(6)
 OS回路は、キーフレームでは補正レベルBを選択するとともに、補間フレームでは補正レベルAを選択することが好ましい。
 なお、本発明の効果を得るための原理的な構成を考慮すると、応答がリセットされるフレームがキーフレームではなく補間フレームであってもほぼ同様の効果を得ることがであきる。しかしながら、補間フレームはキーフレームと異なり、FRC回路の性能の限界による間違った映像が出力される可能性があり、映像品位上これを基準とすることは好ましくない。
(7)
 予測到達階調(輝度)=前フレームの到達階調(輝度)+k×(現フレームの入力階調(輝度)-前フレームの到達階調(輝度))と表すとき、補正レベルBにおいては、k(B)≦1の関係を満たすことが好ましい。キーフレームについては、リセット目的であり、強設定にするべきではない。より好ましい設定は、k(B)=1(ジャスト設定)であり、液晶パネルの性能と反しない範囲で1より小さく1に近づけることが好ましい。
(8)
 補正レベルAに対応する予測到達階調(輝度)は、補正レベルk(A)が、k(B)<k(A)≦2の関係を満たすことが好ましい。k(A)がk(B)より小さいと応答改善効果が得られず、k(A)が2より大きいとキーフレームにおける最終目的階調を超えることがある。キーフレームの目的階調を超える組み合わせをもつ中間色を表示したときには、本来あり得ない補色の色相などが現れることになり、映像上許容されないことが多い。さらに、そのレベルが上がると、リセット時に補正しきれなくなり、二重輪郭などエッジ上の問題が発生することもある。
(9)
 補正レベルAに対応する予測到達階調(輝度)は、補正レベルk(A)が、0.8≦k(B)≦1<k(A)≦1.5の関係を満たすことが好ましい。この関係を満たすことにより、リセット効果、応答改善効果、補色弊害の回避、及び、疑似輪郭の防止などの効果を得ることができる。
(10)
 FRC回路は、少なくとも2枚の補間フレームを生成し、キーフレームを含めて全てのフレームを識別できるフレーム識別信号を出力することが好ましい。
 液晶応答カーブをより深く検討すると全ての補間フレームが対等ではないことが分かる。全ての補間フレームを識別することで、キーフレームの直後、あるいは直前に変化量(階調遷移量)を減らすことができ、これにより、中間階調遷移時間を圧縮し、より応答改善効果を得ることができる。
(11)
 OS回路は、第3の補正レベルCを有し、その補正レベルは、k(C)≦k(B)であり、キーフレームには補正レベルB、最初の補間フレームには補正レベルC、その他の補間フレームには補正レベルAを選択することが好ましい。
 最初の補間フレームをほとんど応答させない設定にすることにより、全体として応答時間を圧縮することができる。現在の液晶モードでもっとも多く使われているのは垂直配向の斜め電界モードであるが、これは0階調からの立ち上がりが非常に遅いという特性を持つ。この階調領域をOS駆動により加速しようとしたときに、状況(電圧、温度)により波高乱れを起こし制御性を失うことがある。この点、上記構成によれば、その様な階調を抜け出すためだけの駆動を行い、しかる後に加速することによって良好な応答特性を得ることができる。
(12)
 補正レベルCにおいて、輝度レベルで、1/16≦k(C)≦4/16であることが好ましい。なお、輝度レベルで、0.5%から1%であってもよい。これにより、応答が発生せず、中途半端な応答が視認され難くなる。
(13)
 補正レベルは、LUTにより提供され、OS回路はテーブル選択信号によりテーブルを切り替えて使用することが好ましい。OSレベルの設定は、LUT以外にも計算によるもの、学習によるものなどいくつかの方法が考えられるが、ジャスト設定以外の構成を状況に応じて適切に判定するモデルは存在しないため、あらかじめテーブルによって選択することが好ましい。
(14)
 温度センサーを備え、温度に応じてテーブル選択信号が変化する構成であっても良い。液晶の応答特性の温度依存性は非常に大きく、さらに、補正レベルAと補正レベルBの設定値は、温度が変化すると同じ関係を階調レベルで維持しない。従って、温度対応をテーブルによらずに補正することは正確さを損なうことになる。もちろん、液晶表示装置が常に安定した環境で使われる場合には、この機能は必要ないが、通常、温度範囲はまちまちである。よって、温度3度ごとに1組から16組程度のテーブルを用意することが好ましい。なお、液晶表示装置の設置環境により適切に選択すればよい。
(15)
 FRC回路が出力する画像データのリフレッシュレートに応じて、テーブル選択信号が変化する構成であってもよい。同じ液晶表示パネルであっても、応答に必要な時間が異なればジャスト設定、ひいては強設定も変化する。したがって、液晶表示パネルの駆動条件に応じて適切なテーブルを選択することが好ましい。
(16)
 OS回路は、所定の閾値より温度が低いときは、全てのフレームで補正レベルをBに設定することが好ましい。一定以上に温度が下がると、多くの階調遷移の組み合わせで、フィールド時間内に目的階調に到達することが不可能となる。この場合は、応答の改善効果が得られないことはもちろんであるが、限られた応答が間に合う階調との組み合わせの時に色が変化したり2重輪郭が発生したりすることがあるため、中間階調領域の加速をするべきではない。
(17)
 OS回路は、FRC回路から出力される画像データのリフレッシュレートが150Hzより小さいとき、全てのフレームで補正レベルをBに設定することが好ましい。150Hz以上の場合には、フリッカなどの映像弊害の抑制効果が大きくなる。
(18)
 OS回路は、FRC回路に入力される画像データのリフレッシュレートが30Hz以下のとき、全てのフレームで補正レベルをBに設定することが好ましい。例えば映画(24Hz)などの映像は、そのリフレッシュレートで鑑賞することを前提に映像処理、撮影効果などが設定されている。従って、FRC回路が例えば10倍速(240Hz)を出力可能だとしても、この効果を禁止するべきであるし、視聴者の好みを反映するために禁止する機構を設けることが好ましい。
(19)
 FRC回路は、補間フレームをキーフレームのコピーとして生成する複製モードを有し、複製モードが選択されたときは、OS回路は全てのフレームで補正レベルをBに設定する構成としても良い。現在開発されているFRC回路の性能は千差万別であるが、一部のFRC回路には単なるフリッカ対策であったり、ゲームなどエンターテーメント目的でリフレッシュレートだけを上げて映像はコピーするモードを有するものがある。このような映像モードに対し、本発明は有効に機能しない(中間階調が生成されない)し、間違った表示画像を生成する危険性もあるのでこれを禁止すること、また禁止する機構を設けることが好ましい。
(20)
 FRC回路に3D画像(フィールド毎に右目用と左目用の画像が交互に表示)が入力されたとき、複製モードが選択される構成としても良い。3D映像を用いたコンテンツが近年盛んに提供されるようになっている。このような3D画像はフィールド間の画像に信号的に実際的な相関が観察されない。従って、3D画像の場合には、補間フレームを生成しない構成とすることが好ましい。
(21)
 本液晶表示装置は、ノーマリーブラックであることが好ましい。応答改善技術は、電圧が低い状態から高い状態への方向が、制御がより容易となる。逆方向では液晶材料の特性などで改善しにくいことが多い。また、実際の応答不足による動画弊害は白く残るより黒く残る方が圧倒的に大きいことが知られている。従って、ノーマリブラックモードの方が本発明の効果がより有効に得られる。
(22)
 本液晶表示パネルは、負の誘電異方性を持つ液晶が垂直配向し、それぞれのサブ画素内で4方向または8方向に傾斜方向が分割されている構成とすることができる。視野角改善のために、画素内を分割する技術が広く知られており、本発明においても問題なく適用できる。
(23)
 上下画素電極が略長方形のパターンであり、エッジ部分から少なくとも一つの切り欠きを有する構成とすることができる。これにより、斜め電界を作ることができる。
(24)
 上下画素電極中に少なくとも一つの切り抜き(開口部)を有する構成とすることができる。
(25)
 斜め電界方式は、電圧0の状態(黒)からの立ち上がりが非常に遅くなる傾向があり、特にパネル温度が下がってくるとこの傾向はより顕著になる。その結果、十分な加速が得られないことがある。したがって、OSレベルを3段階用意し、補間フレーム1の応答を積極的に抑えることによって、全体の応答を劇的に改善することができる。
(26)
 アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、液晶の傾斜方向に応じたラビング処理が施されていることが好ましい。
(27)
 アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に光配向膜が塗布され、傾斜方向に応じた配向処理が施されていることが好ましい。この分割方法では、特に黒からの応答が悪くはならないため、補正レベルを2段階用いる構成がより有効となる。
(28)
 一方または双方の液晶セルの外側に、負の位相差板が配置してあることが好ましい。これにより、視野角を改善することができる。
(29)
 一方または双方の液晶セルの外側に、2軸の位相差板が配置してあることが好ましい。これにより、視野角を改善することができる。
(30)
 画素電極が2つのサブ画素に分割され、それぞれにTFTが接続され、それぞれ同一のデータ信号線及び走査信号線に接続され、それぞれのドレインは、時間軸上で電位が変動する異なった保持容量電極に容量を介して接続され、一方の画素が常に他方の画素より明るくなるように設定されている構成とすることもできる。
 図17は、上記構成を示す回路図である。この図に示すように、画素P101を例に挙げると、本液晶表示装置は、データ信号線11と、走査信号線12と、上記データ信号線11および走査信号線12に接続された第1及び第2のトランジスタ13a及び13bと、第1および第2の保持容量配線CS1及びCS2と、1つの画素P101領域内に形成された第1および第2の画素電極a及びbとを備え、上記第1の画素電極aは、上記第1のトランジスタ13aを介して上記データ信号線11に接続されるとともに、上記第1の保持容量配線CS1と保持容量Chaを形成し、上記第2の画素電極bは、上記第2のトランジスタ13bを介して上記データ信号線11に接続されるとともに、上記第2の保持容量配線CS2と保持容量Chbを形成している。
 上記の構成によれば、CS信号(保持容量配線信号)の電位を調整することにより、1つの画素領域内における各画素電極の画素電位を異ならせることができるため、視野角を向上させることができる。また、本方式によると、黒表示の時に保持容量電極の効果による微少電圧がかかることが保証されるため、この方式によらないMVA方式と比べて黒からの応答が改善することができる。従って、本発明の組み合わせによる応答制御がより容易になる。なお、図17では、1画素領域に保持容量配線が2本であるが、これに限定されず、2本以上すなわち、CS1,2,・・・・,n-1,n(nは2以上の整数)であればよい。また、保持容量配線は、1画素領域に2本~16本配されていることが好ましい。
(31)
 1つの画素が2つのサブ画素に分割され、各サブ画素に形成された画素電極それぞれが、異なるTFTを介して、同一の走査信号線に接続されるとともに異なるデータ信号線に接続され、一方のサブ画素は、常に他方のサブ画素より明るくなるように設定されている構成とすることもできる。
 すなわち、第1及び第2のデータ信号線と、走査信号線と、上記第1のデータ信号線および上記走査信号線に接続された第1のトランジスタと、上記第2のデータ信号線および上記走査信号線に接続された第2のトランジスタと、1つの画素領域内に形成された第1および第2の画素電極とを備え、上記第1の画素電極は、上記第1のトランジスタを介して上記第1のデータ信号線に接続され、上記第2の画素電極は、上記第2のトランジスタを介して上記第2のデータ信号線に接続されている構成とすることもできる。
 図18は、上記構成を示す回路図である。上記の構成によれば、第1および第2のデータ信号線に供給するデータ信号電位を調整することにより、1つの画素領域内における各画素電極の画素電位を互いに異ならせることができるため、視野角を向上させることができる。また、上記構成では、入力階調に対して、独立した2種類の階調の組み合わせが決定される。この階調組み合わせを決定する回路はFRC回路とOS回路の間に配置されることが好ましい。これにより、必然的にOS回路が2系統になる。
(32)
 それぞれのサブ画素は、異なったOSレベルで応答が制御されることが好ましい。本液晶表示パネルでは、それぞれのサブ画素の輝度バランスは一定比率では制御されない。したがって、それぞれのサブ画素を同一ルールの強設定を用いると、結果的に画素単位で意図した輝度が得られないことがある。
(33)
 各フレームにおけるそれぞれのサブ画素の到達階調は、入力階調に応じたサブ画素の入力階調に対し、輝度換算でほぼ同一の輝度比に設定されていることが好ましい。すなわち、入力階調に応じたサブ画素の輝度比と、応答制御中の輝度比とは、略同一に制御することが好ましい。
 最後に、液晶表示装置に含まれる各ブロック、特に判定部530及び階調変換部532は、ハードウェアロジックによって構成してもよいし、次のようにCPUを用いてソフトウェアによって実現してもよい。
 すなわち、液晶表示装置は、各機能を実現する制御プログラムの命令を実行するCPU(central processing unit)、上記プログラムを格納したROM(read only memory)、上記プログラムを展開するRAM(random access memory)、上記プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアである液晶表示装置の制御プログラムのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、上記液晶表示装置に供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによっても、達成可能である。
 上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD-ROM/MO/MD/DVD/CD-R等の光ディスクを含むディスク系、ICカード(メモリカードを含む)/光カード等のカード系、あるいはマスクROM/EPROM/EEPROM/フラッシュROM等の半導体メモリ系などを用いることができる。
 また、液晶表示装置を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して供給してもよい。この通信ネットワークとしては、特に限定されず、例えば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、特に限定されず、例えば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線、HDR、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
 本発明に係る表示駆動回路は、前後フレームの画像に基づいて、1フレーム期間に挿入する補間フレームを生成する補間フレーム生成処理部と、現フレームの入力階調と前フレームの表示階調とに基づいて、該現フレームの出力階調を設定する階調遷移強調処理部とを備え、液晶表示パネルを駆動して、該出力階調に応じた表示を行わせるための表示駆動回路であって、上記補間フレーム生成処理部は、映像信号に対応するキーフレームの画像に基づいて、対象物の位置を時間の経過に応じて変化させた補間フレームを生成する第1生成モードと、上記キーフレームの画像に基づいて、対象物の表示階調を時間の経過に応じて変化させた補間フレームを生成する第2生成モードとを有し、上記階調遷移強調処理部は、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴としている。
 上記構成によれば、中間階調の補間フレームに対する階調遷移の強調レベルを、キーフレームに対する階調遷移の強調レベルと異ならせることができる。例えば、中間階調の補間フレームに対する階調遷移の強調レベルを、キーフレームに対する階調遷移の強調レベルよりも大きくすることができる。これにより、中間階調の補間フレームの出力階調を、従来の構成よりも大きくすることができるため、応答速度を向上させることができる(図6参照)。
 上記表示駆動回路では、上記階調遷移強調処理手段は、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルを、上記キーフレームに対する階調遷移の強調レベルよりも大きくする構成とすることもできる。
 また、上記表示駆動回路では、上記階調遷移強調処理手段は、上記出力階調による表示の後に到達すると予測される予測到達階調を算出する階調算出手段を備え、上記階調算出手段は、直前のキーフレームあるいは補間フレームの表示階調に基づいて、上記第2生成モードにより生成された上記補間フレームに対する予測到達階調を算出し、上記階調遷移強調処理手段は、上記予測到達階調に基づいて、上記第2生成モードにより生成された上記補間フレームに対する出力階調を設定する構成とすることもできる。
 また、上記表示駆動回路では、上記補間フレーム生成処理手段は、上記第1生成モード及び第2生成モードを識別するための生成モード識別信号と、上記キーフレーム及び上記補間フレームを識別するためのフレーム識別信号とを出力し、上記階調遷移強調処理手段は、上記補間フレーム生成処理手段から取得した上記生成モード識別信号及びフレーム識別信号に基づいて、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせる構成とすることもできる。
 また、上記表示駆動回路では、上記階調遷移強調処理手段は、上記フレーム識別信号に基づいて、上記補間フレーム生成処理手段から取得したフレームが、上記キーフレーム及び上記補間フレームの何れであるかを判定するとともに、上記フレームが上記補間フレームである場合には、さらに、上記生成モード識別信号に基づいて、該補間フレームが、上記第1生成モード及び上記第2生成モードの何れにより生成されたものであるかを判定する判定手段を備えている構成とすることもできる。
 また、上記表示駆動回路では、上記補間フレーム生成処理手段は、上記キーフレーム及び上記補間フレームを識別するためのフレーム識別信号を出力し、上記階調遷移強調処理手段は、上記補間フレーム生成処理手段から取得したフレーム識別信号に基づいて、上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせる構成とすることもできる。
 また、上記表示駆動回路では、上記階調遷移強調処理手段は、上記フレーム識別信号に基づいて、上記補間フレーム生成処理手段から取得したフレームが、上記キーフレーム及び上記補間フレームの何れであるかを判定する判定手段を備えている構成とすることもできる。
 また、上記表示駆動回路では、上記キーフレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該キーフレームに対応する出力階調と、が関連付けられた第1ルックアップテーブル、及び、上記補間フレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該補間フレームにおける上記出力階調による表示の後に到達すると予測される予測到達階調と、該補間フレームの出力階調と、が関連付けられた第2ルックアップテーブルを備え、上記階調遷移強調処理手段は、上記第1ルックアップテーブルを参照して、上記キーフレームに対応する出力階調を設定するとともに、上記第2ルックアップテーブルを参照して、上記第2生成モードにより生成された上記補間フレームに対応する出力階調を設定する構成とすることもできる。
 また、上記表示駆動回路では、上記階調遷移強調処理手段は、上記第1ルックアップテーブルを参照して、上記第1生成モードにより生成された上記補間フレームに対応する出力階調を設定する構成とすることもできる。
 また、上記表示駆動回路では、上記キーフレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該キーフレームに対応する出力階調と、が関連付けられた第1ルックアップテーブル、及び、上記補間フレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該補間フレームの出力階調と、が関連付けられた第2ルックアップテーブルを備え、上記階調遷移強調処理手段は、上記第1ルックアップテーブルを参照して、上記キーフレームに対応する出力階調を設定するとともに、上記第2ルックアップテーブルを参照して、上記補間フレームに対応する出力階調を設定する構成とすることもできる。
 また、上記表示駆動回路では、上記予測到達階調は、輝度に換算すると、上記強調レベルをkとしたとき、
前フレームの表示階調に対応する輝度+k×(現フレームの入力階調に対応する輝度-前フレームの表示階調に対応する輝度)の式で表され、上記式の強調レベルkについて、上記第2生成モードにより生成された上記補間フレームに対する予測到達階調の強調レベルをk1とし、上記キーフレームに対する予測到達階調の強調レベルをk2としたとき、k2<k1の関係式を満たす構成とすることもできる。
 さらに、上記表示駆動回路では、k2<k1≦2の関係式を満たす構成とすることもできる。
 さらに、上記表示駆動回路では、0.8≦k2≦1<k1≦1.5の関係式を満たす構成とすることもできる。
 また、上記表示駆動回路では、上記補間フレーム生成処理手段は、少なくとも2つの補間フレームを生成するとともに、上記キーフレーム及び各補間フレームを識別するためのフレーム識別信号を出力し、上記階調遷移強調処理手段は、上記補間フレーム生成処理手段から取得した上記フレーム識別信号に基づいて、上記各補間フレームに対する階調遷移の強調レベルのそれぞれと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせる構成とすることもできる。
 また、上記表示駆動回路では、上記階調遷移強調処理手段は、上記予測到達階調を上記前フレームの表示階調として記憶するフレームメモリを備えている構成とすることもできる。
 また、上記表示駆動回路では、上記予測到達階調は、輝度に換算すると、上記強調レベルをkとしたとき、前フレームの表示階調に対応する輝度+k×(現フレームの入力階調に対応する輝度-前フレームの表示階調に対応する輝度)の式で表され、上記式の強調レベルkについて、キーフレームの直後の補間フレームに対する予測到達階調の強調レベルをk3とし、該補間フレームの後の補間フレームに対する予測到達階調の強調レベルをk1とし、キーフレームに対する予測到達階調の強調レベルをk2としたとき、k3≦k2<k1の関係式を満たす構成とすることもできる。
 さらに、上記表示駆動回路では、強調レベルk3は、輝度に換算すると、1/16≦k3≦4/16の関係式を満たす構成とすることもできる。
 また、上記表示駆動回路では、液晶表示パネルの周囲の温度を検知する温度検知手段を備え、上記階調遷移強調処理手段は、さらに、上記温度に応じて、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせる構成とすることもできる。
 また、上記表示駆動回路では、上記補間フレーム生成処理手段に入力される画像データのリフレッシュレートが30Hz以下のとき、あるいは、上記補間フレーム生成処理手段から上記階調遷移強調処理手段に入力される画像データのリフレッシュレートが150Hzよりも小さいときは、全てのフレームにおいて、上記予測到達階調の強調レベルをk2に設定する構成とすることもできる。
 また、上記表示駆動回路では、上記補間フレーム生成処理手段は、上記キーフレームを複製して上記補間フレームを生成する複製モードを有し、複製モード時は、全てのフレームにおいて、上記予測到達階調の強調レベルをk2に設定する構成とすることもできる。
 また、上記表示駆動回路では、上記補間フレーム生成処理手段は、3D画像が入力されたときは上記複製モードにより上記補間フレームを生成する構成とすることもできる。
 本発明に係る液晶表示装置は、上記何れかに記載の表示駆動回路と、上記液晶表示パネルとを備えることを特徴としている。
 また、上記液晶表示装置では、ノーマリーブラックである構成とすることもできる。
 また、上記液晶表示装置では、各画素は、複数のサブ画素で分割され、上記液晶表示パネルは、負の誘電異方性を持つ液晶が垂直配向し、それぞれのサブ画素内で、4方向または8方向に傾斜方向が分割されている構成とすることもできる。
 また、上記液晶表示装置では、各画素の画素電極が、略長方形状であり、そのエッジ部分から延びる少なくとも一つの切り欠きを有する構成とすることもできる。
 また、上記液晶表示装置では、各画素の画素電極中に、少なくとも一つの開口部を有する構成とすることもできる。
 また、上記液晶表示装置では、アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、液晶の傾斜方向に応じたラビング処理が施されている構成とすることもできる。
 また、上記液晶表示装置では、アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、光配向膜が塗布され、液晶の傾斜方向に応じた配向処理が施されている構成とすることもできる。
 また、上記液晶表示装置では、アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、負の位相差板が配されている構成とすることもできる。
 また、上記液晶表示装置では、アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、2軸の位相差板が配されている構成とすることもできる。
 また、上記液晶表示装置では、データ信号線と、走査信号線と、上記データ信号線および走査信号線に接続された第1及び第2のトランジスタと、第1および第2の保持容量配線と、1つの画素領域内に形成された第1および第2の画素電極とを備え、上記第1の画素電極は、上記第1のトランジスタを介して上記データ信号線に接続されるとともに、上記第1の保持容量配線と保持容量を形成し、上記第2の画素電極は、上記第2のトランジスタを介して上記データ信号線に接続されるとともに、上記第2の保持容量配線と保持容量を形成している構成とすることもできる。
 また、上記液晶表示装置では、第1及び第2のデータ信号線と、走査信号線と、上記第1のデータ信号線および上記走査信号線に接続された第1のトランジスタと、上記第2のデータ信号線および上記走査信号線に接続された第2のトランジスタと、1つの画素領域内に形成された第1および第2の画素電極とを備え、上記第1の画素電極は、上記第1のトランジスタを介して上記第1のデータ信号線に接続され、上記第2の画素電極は、上記第2のトランジスタを介して上記第2のデータ信号線に接続されている構成とすることもできる。
 また、上記液晶表示装置では、各画素電極に対応する各サブ画素は、上記出力階調による表示の後に到達すると予測される予測到達階調の強調レベルが互いに異なっている構成とすることもできる。
 また、上記液晶表示装置は、各画素電極に対応する各サブ画素は、各フレームにおけるそれぞれの、上記出力階調による表示の後に到達すると予測される予測到達階調が、入力階調に対して、輝度換算でほぼ同一の輝度比に設定されている構成とすることもできる。
 また、本発明に係る表示駆動方法は、前後フレームの画像に基づいて、1フレーム期間に挿入する補間フレームを生成する補間フレーム生成処理と、現フレームの入力階調と前フレームの表示階調とに基づいて、該現フレームの出力階調を設定する階調遷移強調処理とを含み、液晶表示パネルを駆動して、該出力階調に応じた表示を行わせるための表示駆動方法であって、上記補間フレーム生成処理は、映像信号に対応するキーフレームの画像に基づいて、対象物の位置を時間の経過に応じて変化させた補間フレームを生成する第1生成モードと、上記キーフレームの画像に基づいて、対象物の表示階調を時間の経過に応じて変化させた補間フレームを生成する第2生成モードとを含み、上記階調遷移強調処理では、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴としている。
 上記駆動方法によれば、上記表示駆動回路の構成により奏する効果と同様の効果を得ることができる。すなわち、中間階調の補間フレームの出力階調を、従来の構成よりも大きくすることができるため、応答速度を向上させることができる。
 なお、上記表示駆動回路は、コンピュータによって実現してもよく、この場合には、コンピュータを上記各手段として動作させることにより上記表示駆動回路をコンピュータにて実現させる各装置の制御プログラム、およびそれを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。
 本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
 本発明は、アクティブマトリクス型の液晶表示装置の駆動に特に好適に適用できる。
1、2 液晶表示装置
10  液晶表示パネル
11  データ信号線
12  走査信号線
13  TFT(スイッチング素子)
14  画素電極
15  保持容量配線
20  データ信号線駆動回路(ソースドライバ)
30  走査信号線駆動回路(ゲートドライバ)
40  保持容量配線駆動回路(CSドライバ)
50  表示駆動回路
51  画像処理部
52  補間フレーム生成処理部(FRC回路、補間フレーム生成処理手段)
53  オーバーシュート処理部(OS回路、階調遷移強調処理手段)
54  LCDタイミングコントローラ
55  画像補間用フレームメモリ
530 判定部(判定手段)
531 メモリ管理部
532 階調変換部(階調算出手段)
533 第1LUT(第1ルックアップテーブル)
534 第2LUT(第2ルックアップテーブル)
535 OS用フレームメモリ
536 出力部

Claims (37)

  1.  前後フレームの画像に基づいて、1フレーム期間に挿入する補間フレームを生成する補間フレーム生成処理手段と、現フレームの入力階調と前フレームの表示階調とに基づいて、該現フレームの出力階調を設定する階調遷移強調処理手段とを備え、液晶表示パネルを駆動して、該出力階調に応じた表示を行わせるための表示駆動回路であって、
     上記補間フレーム生成処理手段は、映像信号に対応するキーフレームの画像に基づいて、対象物の位置を時間の経過に応じて変化させた補間フレームを生成する第1生成モードと、上記キーフレームの画像に基づいて、対象物の表示階調を時間の経過に応じて変化させた補間フレームを生成する第2生成モードとを有し、
     上記階調遷移強調処理手段は、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴とする表示駆動回路。
  2.  上記階調遷移強調処理手段は、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルを、上記キーフレームに対する階調遷移の強調レベルよりも大きくすることを特徴とする請求項1に記載の表示駆動回路。
  3.  上記階調遷移強調処理手段は、上記出力階調による表示の後に到達すると予測される予測到達階調を算出する階調算出手段を備え、
     上記階調算出手段は、直前のキーフレームあるいは補間フレームの表示階調に基づいて、上記第2生成モードにより生成された上記補間フレームに対する予測到達階調を算出し、
     上記階調遷移強調処理手段は、上記予測到達階調に基づいて、上記第2生成モードにより生成された上記補間フレームに対する出力階調を設定することを特徴とする請求項1に記載の表示駆動回路。
  4.  上記補間フレーム生成処理手段は、上記第1生成モード及び第2生成モードを識別するための生成モード識別信号と、上記キーフレーム及び上記補間フレームを識別するためのフレーム識別信号とを出力し、
     上記階調遷移強調処理手段は、上記補間フレーム生成処理手段から取得した上記生成モード識別信号及びフレーム識別信号に基づいて、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴とする請求項1に記載の表示駆動回路。
  5.  上記階調遷移強調処理手段は、上記フレーム識別信号に基づいて、上記補間フレーム生成処理手段から取得したフレームが、上記キーフレーム及び上記補間フレームの何れであるかを判定するとともに、
     上記フレームが上記補間フレームである場合には、さらに、上記生成モード識別信号に基づいて、該補間フレームが、上記第1生成モード及び上記第2生成モードの何れにより生成されたものであるかを判定する判定手段を備えていることを特徴とする請求項4に記載の表示駆動回路。
  6.  上記補間フレーム生成処理手段は、上記キーフレーム及び上記補間フレームを識別するためのフレーム識別信号を出力し、
     上記階調遷移強調処理手段は、上記補間フレーム生成処理手段から取得したフレーム識別信号に基づいて、上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴とする請求項1に記載の表示駆動回路。
  7.  上記階調遷移強調処理手段は、上記フレーム識別信号に基づいて、上記補間フレーム生成処理手段から取得したフレームが、上記キーフレーム及び上記補間フレームの何れであるかを判定する判定手段を備えていることを特徴とする請求項6に記載の表示駆動回路。
  8.  上記キーフレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該キーフレームに対応する出力階調と、が関連付けられた第1ルックアップテーブル、及び、上記補間フレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該補間フレームにおける上記出力階調による表示の後に到達すると予測される予測到達階調と、該補間フレームの出力階調と、が関連付けられた第2ルックアップテーブルを備え、
     上記階調遷移強調処理手段は、上記第1ルックアップテーブルを参照して、上記キーフレームに対応する出力階調を設定するとともに、上記第2ルックアップテーブルを参照して、上記第2生成モードにより生成された上記補間フレームに対応する出力階調を設定することを特徴とする請求項1に記載の表示駆動回路。
  9.  上記階調遷移強調処理手段は、上記第1ルックアップテーブルを参照して、上記第1生成モードにより生成された上記補間フレームに対応する出力階調を設定することを特徴とする請求項8に記載の表示駆動回路。
  10.  上記キーフレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該キーフレームに対応する出力階調と、が関連付けられた第1ルックアップテーブル、及び、上記補間フレームの入力階調と、直前のキーフレームあるいは補間フレームの表示階調と、該補間フレームの出力階調と、が関連付けられた第2ルックアップテーブルを備え、
     上記階調遷移強調処理手段は、上記第1ルックアップテーブルを参照して、上記キーフレームに対応する出力階調を設定するとともに、上記第2ルックアップテーブルを参照して、上記補間フレームに対応する出力階調を設定することを特徴とする請求項1に記載の表示駆動回路。
  11.  上記予測到達階調は、輝度に換算すると、上記強調レベルをkとしたとき、
    前フレームの表示階調に対応する輝度+k×(現フレームの入力階調に対応する輝度-前フレームの表示階調に対応する輝度)
    の式で表され、
     上記式の強調レベルkについて、上記第2生成モードにより生成された上記補間フレームに対する予測到達階調の強調レベルをk1とし、上記キーフレームに対する予測到達階調の強調レベルをk2としたとき、
    k2<k1
    の関係式を満たすことを特徴とする請求項3に記載の表示駆動回路。
  12.  さらに、k2<k1≦2の関係式を満たすことを特徴とする請求項11に記載の表示駆動回路。
  13.  さらに、0.8≦k2≦1<k1≦1.5の関係式を満たすことを特徴とする請求項11に記載の表示駆動回路。
  14.  上記補間フレーム生成処理手段は、少なくとも2つの補間フレームを生成するとともに、上記キーフレーム及び各補間フレームを識別するためのフレーム識別信号を出力し、
     上記階調遷移強調処理手段は、上記補間フレーム生成処理手段から取得した上記フレーム識別信号に基づいて、上記各補間フレームに対する階調遷移の強調レベルのそれぞれと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴とする請求項1に記載の表示駆動回路。
  15.  上記階調遷移強調処理手段は、上記予測到達階調を上記前フレームの表示階調として記憶するフレームメモリを備えていることを特徴とする請求項3に記載の表示駆動回路。
  16.  上記予測到達階調は、輝度に換算すると、上記強調レベルをkとしたとき、
    前フレームの表示階調に対応する輝度+k×(現フレームの入力階調に対応する輝度-前フレームの表示階調に対応する輝度)
    の式で表され、
     上記式の強調レベルkについて、キーフレームの直後の補間フレームに対する予測到達階調の強調レベルをk3とし、該補間フレームの後の補間フレームに対する予測到達階調の強調レベルをk1とし、キーフレームに対する予測到達階調の強調レベルをk2としたとき、
    k3≦k2<k1
    の関係式を満たすことを特徴とする請求項3に記載の表示駆動回路。
  17.  さらに、強調レベルk3は、輝度に換算すると、1/16≦k3≦4/16の関係式を満たすことを特徴とする請求項16に記載の表示駆動回路。
  18.  液晶表示パネルの周囲の温度を検知する温度検知手段を備え、
     上記階調遷移強調処理手段は、さらに、上記温度に応じて、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴とする請求項1に記載の表示駆動回路。
  19.  上記補間フレーム生成処理手段に入力される画像データのリフレッシュレートが30Hz以下のとき、あるいは、上記補間フレーム生成処理手段から上記階調遷移強調処理手段に入力される画像データのリフレッシュレートが150Hzよりも小さいときは、全てのフレームにおいて、上記予測到達階調の強調レベルをk2に設定することを特徴とする請求項11または16に記載の表示駆動回路。
  20.  上記補間フレーム生成処理手段は、上記キーフレームを複製して上記補間フレームを生成する複製モードを有し、複製モード時は、全てのフレームにおいて、上記予測到達階調の強調レベルをk2に設定することを特徴とする請求項11または16に記載の表示駆動回路。
  21.  上記補間フレーム生成処理手段は、3D画像が入力されたときは上記複製モードにより上記補間フレームを生成することを特徴とする請求項20に記載の表示駆動回路。
  22.  請求項1から21の何れか1項に記載の表示駆動回路と、上記液晶表示パネルとを備えることを特徴とする液晶表示装置。
  23.  当該液晶表示装置は、ノーマリーブラックであることを特徴とする請求項22に記載の液晶表示装置。
  24.  各画素は、複数のサブ画素で分割され、
     上記液晶表示パネルは、負の誘電異方性を持つ液晶が垂直配向し、それぞれのサブ画素内で、4方向または8方向に傾斜方向が分割されていることを特徴とする請求項22に記載の液晶表示装置。
  25.  各画素の画素電極が、略長方形状であり、そのエッジ部分から延びる少なくとも一つの切り欠きを有することを特徴とする請求項22に記載の液晶表示装置。
  26.  各画素の画素電極中に、少なくとも一つの開口部を有することを特徴とする請求項25に記載の液晶表示装置。
  27.  アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、液晶の傾斜方向に応じたラビング処理が施されていることを特徴とする請求項22に記載の液晶表示装置。
  28.  アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、光配向膜が塗布され、液晶の傾斜方向に応じた配向処理が施されていることを特徴とする請求項27に記載の液晶表示装置。
  29.  アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、負の位相差板が配されていることを特徴とする請求項22に記載の液晶表示装置。
  30.  アクティブマトリクス基板及びこれに対向する基板の少なくとも一方に、2軸の位相差板が配されていることを特徴とする請求項22に記載の液晶表示装置。
  31.  データ信号線と、走査信号線と、上記データ信号線および走査信号線に接続された第1及び第2のトランジスタと、第1および第2の保持容量配線と、1つの画素領域内に形成された第1および第2の画素電極とを備え、
     上記第1の画素電極は、上記第1のトランジスタを介して上記データ信号線に接続されるとともに、上記第1の保持容量配線と保持容量を形成し、
     上記第2の画素電極は、上記第2のトランジスタを介して上記データ信号線に接続されるとともに、上記第2の保持容量配線と保持容量を形成していることを特徴とする請求項22に記載の液晶表示装置。
  32.  第1及び第2のデータ信号線と、走査信号線と、上記第1のデータ信号線および上記走査信号線に接続された第1のトランジスタと、上記第2のデータ信号線および上記走査信号線に接続された第2のトランジスタと、1つの画素領域内に形成された第1および第2の画素電極とを備え、
     上記第1の画素電極は、上記第1のトランジスタを介して上記第1のデータ信号線に接続され、
     上記第2の画素電極は、上記第2のトランジスタを介して上記第2のデータ信号線に接続されていることを特徴とする請求項22に記載の液晶表示装置。
  33.  各画素電極に対応する各サブ画素は、上記出力階調による表示の後に到達すると予測される予測到達階調の強調レベルが互いに異なっていることを特徴とする請求項32に記載の液晶表示装置。
  34.  各画素電極に対応する各サブ画素は、各フレームにおけるそれぞれの、上記出力階調による表示の後に到達すると予測される予測到達階調が、入力階調に対して、輝度換算でほぼ同一の輝度比に設定されていることを特徴とする請求項32に記載の液晶表示装置。
  35.  前後フレームの画像に基づいて、1フレーム期間に挿入する補間フレームを生成する補間フレーム生成処理と、現フレームの入力階調と前フレームの表示階調とに基づいて、該現フレームの出力階調を設定する階調遷移強調処理とを含み、液晶表示パネルを駆動して、該出力階調に応じた表示を行わせるための表示駆動方法であって、
     上記補間フレーム生成処理は、映像信号に対応するキーフレームの画像に基づいて、対象物の位置を時間の経過に応じて変化させた補間フレームを生成する第1生成モードと、上記キーフレームの画像に基づいて、対象物の表示階調を時間の経過に応じて変化させた補間フレームを生成する第2生成モードとを含み、
     上記階調遷移強調処理では、上記第2生成モードにより生成された上記補間フレームに対する階調遷移の強調レベルと、上記キーフレームに対する階調遷移の強調レベルとを互いに異ならせることを特徴とする表示駆動方法。
  36.  請求項1~21のいずれか1項に記載の表示駆動回路を動作させる制御プログラムであって、コンピュータを上記の各手段として機能させるための制御プログラム。
  37.  請求項36に記載の制御プログラムを記録したコンピュータ読み取り可能な記録媒体。
PCT/JP2010/058063 2009-09-04 2010-05-12 表示駆動回路、液晶表示装置、表示駆動方法、制御プログラムおよびそれを記録したコンピュータ読み取り可能な記録媒体 WO2011027593A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/393,547 US8963966B2 (en) 2009-09-04 2010-05-12 Display driver circuit, liquid crystal display device, display driving method, control program, and computer-readable recording medium having same control program recorded therein

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-205214 2009-09-04
JP2009205214 2009-09-04

Publications (1)

Publication Number Publication Date
WO2011027593A1 true WO2011027593A1 (ja) 2011-03-10

Family

ID=43649145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/058063 WO2011027593A1 (ja) 2009-09-04 2010-05-12 表示駆動回路、液晶表示装置、表示駆動方法、制御プログラムおよびそれを記録したコンピュータ読み取り可能な記録媒体

Country Status (2)

Country Link
US (1) US8963966B2 (ja)
WO (1) WO2011027593A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253739A (ja) * 2011-05-11 2012-12-20 I-Cubed Research Center Inc 画像処理装置、画像処理方法、およびプログラム
US20130033464A1 (en) * 2011-08-02 2013-02-07 Samsung Electronics Co., Ltd. Method of driving display panel and display apparatus for performing the same
US9639936B2 (en) 2011-05-11 2017-05-02 I-Cubed Reserach Center Inc. Image processing apparatus, image processing method, and storage medium in which program is stored for enhancing an image via super-resolution

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024951B2 (en) * 2011-02-16 2015-05-05 Apple Inc. Devices and methods for obtaining high-local-contrast image data
US10672338B2 (en) * 2017-03-24 2020-06-02 Apple Inc. Organic light-emitting diode display with external compensation and anode reset
KR102662951B1 (ko) * 2018-12-27 2024-05-02 엘지전자 주식회사 신호 처리 장치 및 이를 구비하는 영상표시장치
CN111312191B (zh) * 2020-04-01 2021-04-27 Tcl华星光电技术有限公司 时序控制器、灰阶电压调整方法及液晶显示面板
US11170692B1 (en) * 2020-09-11 2021-11-09 Synaptics Incorporated Device and method for controlling a display panel
CN113068289B (zh) * 2021-03-09 2023-03-14 深圳市明微电子股份有限公司 一种改善led灯具渐变效果的方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005321813A (ja) * 2002-05-17 2005-11-17 Sharp Corp 液晶表示装置
JP2006091412A (ja) * 2004-09-24 2006-04-06 Victor Co Of Japan Ltd 画像処理装置
JP2008236098A (ja) * 2007-03-19 2008-10-02 Hitachi Ltd 映像処理装置及び映像表示装置
JP2009162955A (ja) * 2007-12-28 2009-07-23 Sharp Corp 画像表示装置
WO2009107331A1 (ja) * 2008-02-29 2009-09-03 パナソニック株式会社 フレームレート変換装置およびフレームレート変換方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918536B2 (ja) * 2000-11-30 2007-05-23 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
WO2003098588A1 (fr) * 2002-05-17 2003-11-27 Sharp Kabushiki Kaisha Dispositif d'affichage a cristaux liquides
JP3796499B2 (ja) * 2002-11-06 2006-07-12 キヤノン株式会社 カラー表示素子、カラー表示素子の駆動方法及びカラー表示装置
JPWO2006025340A1 (ja) * 2004-08-30 2008-05-08 シャープ株式会社 表示制御デバイス、表示装置、表示デバイスの制御方法、表示制御プログラム、および該プログラムを記録した記録媒体
JP4396496B2 (ja) 2004-12-02 2010-01-13 株式会社日立製作所 フレームレート変換装置、及び映像表示装置、並びにフレームレート変換方法
TWI427336B (zh) * 2004-12-28 2014-02-21 Fujifilm Corp 光學補償片、其製法及使用它之偏光板和液晶顯示裝置
JP4670494B2 (ja) * 2005-06-13 2011-04-13 株式会社日立製作所 表示装置及び表示画質設定方法
KR101182298B1 (ko) * 2005-09-12 2012-09-20 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
US20090109351A1 (en) * 2006-03-22 2009-04-30 Makoto Shiomi Liquid Crystal Display Device And Television Receiver
TWI337725B (en) * 2006-04-10 2011-02-21 Chimei Innolux Corp Data display method capable of releasing double image and improving mprt
US8054275B2 (en) * 2006-09-12 2011-11-08 Sharp Kabushiki Kaisha Liquid crystal driving circuit and method with correction coefficients based on current and previous frame gradation ranges
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP4606502B2 (ja) * 2008-08-07 2011-01-05 三菱電機株式会社 画像表示装置および方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005321813A (ja) * 2002-05-17 2005-11-17 Sharp Corp 液晶表示装置
JP2006091412A (ja) * 2004-09-24 2006-04-06 Victor Co Of Japan Ltd 画像処理装置
JP2008236098A (ja) * 2007-03-19 2008-10-02 Hitachi Ltd 映像処理装置及び映像表示装置
JP2009162955A (ja) * 2007-12-28 2009-07-23 Sharp Corp 画像表示装置
WO2009107331A1 (ja) * 2008-02-29 2009-09-03 パナソニック株式会社 フレームレート変換装置およびフレームレート変換方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253739A (ja) * 2011-05-11 2012-12-20 I-Cubed Research Center Inc 画像処理装置、画像処理方法、およびプログラム
JP2016136445A (ja) * 2011-05-11 2016-07-28 アイキューブド研究所株式会社 画像処理装置、画像処理方法、およびプログラム
US9639936B2 (en) 2011-05-11 2017-05-02 I-Cubed Reserach Center Inc. Image processing apparatus, image processing method, and storage medium in which program is stored for enhancing an image via super-resolution
US20130033464A1 (en) * 2011-08-02 2013-02-07 Samsung Electronics Co., Ltd. Method of driving display panel and display apparatus for performing the same
KR20130015031A (ko) * 2011-08-02 2013-02-13 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US8922532B2 (en) * 2011-08-02 2014-12-30 Samsung Display Co., Ltd. Display apparatus having a frame rate converter to convert a frame rate of input image data and method of driving display panel
KR101872944B1 (ko) 2011-08-02 2018-08-03 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Also Published As

Publication number Publication date
US20120162290A1 (en) 2012-06-28
US8963966B2 (en) 2015-02-24

Similar Documents

Publication Publication Date Title
WO2011027593A1 (ja) 表示駆動回路、液晶表示装置、表示駆動方法、制御プログラムおよびそれを記録したコンピュータ読み取り可能な記録媒体
JP5299741B2 (ja) 表示パネルの制御装置、液晶表示装置、電子機器、表示装置の駆動方法、及び制御プログラム
KR100457484B1 (ko) 표시 장치 및 그 구동 방법
JP4405481B2 (ja) 液晶表示装置
US7936325B2 (en) Display device, liquid crystal monitor, liquid crystal television receiver, and display method
KR100363350B1 (ko) 개선된 응답 속도를 갖는 구동 회로를 구비한 액정 표시장치
KR100834567B1 (ko) 동화상 표시 장치 및 동화상 표시 방법
US7667720B2 (en) Image display device, driving circuit and driving method used in same
US20040246242A1 (en) Display apparatus, image display system, and terminal using the same
KR100894940B1 (ko) 표시 장치 및 표시 시스템
JP2002323876A (ja) 液晶表示装置における画像表示方法及び液晶表示装置
WO2007052441A1 (ja) 画像表示方法および画像表示装置
JP6051544B2 (ja) 画像処理回路、液晶表示装置、電子機器及び画像処理方法
JP2007155840A5 (ja)
JP6085395B2 (ja) 液晶表示装置及び表示方法
JP2008256954A (ja) 表示装置
CN113419699B (zh) 一种显示控制方法及相关设备
KR20100055880A (ko) 표시 장치 및 이의 구동 방법
JP2008256841A (ja) 表示装置
JP4764065B2 (ja) 画像表示制御装置、ディスプレイ装置及び画像表示方法
KR100935404B1 (ko) 표시장치
JP2015049336A (ja) 表示装置、発光装置および表示装置の制御方法
US9019325B2 (en) Liquid crystal display device
JP2010048958A (ja) 画像処理装置、その処理方法および画像表示システム
TW201636988A (zh) 影像顯示方法,顯示裝置及其操作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10813544

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13393547

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10813544

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP