JP2019184670A - 画像処理装置、及び表示装置 - Google Patents

画像処理装置、及び表示装置 Download PDF

Info

Publication number
JP2019184670A
JP2019184670A JP2018071590A JP2018071590A JP2019184670A JP 2019184670 A JP2019184670 A JP 2019184670A JP 2018071590 A JP2018071590 A JP 2018071590A JP 2018071590 A JP2018071590 A JP 2018071590A JP 2019184670 A JP2019184670 A JP 2019184670A
Authority
JP
Japan
Prior art keywords
frame
image data
correction
image
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018071590A
Other languages
English (en)
Inventor
達彦 須山
Tatsuhiko Suyama
達彦 須山
田中　紀行
Noriyuki Tanaka
紀行 田中
幸一 大原
Koichi Ohara
幸一 大原
卓也 半田
Takuya Handa
卓也 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018071590A priority Critical patent/JP2019184670A/ja
Priority to US16/370,597 priority patent/US20190304059A1/en
Priority to CN201910259604.0A priority patent/CN110351452A/zh
Publication of JP2019184670A publication Critical patent/JP2019184670A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/90—Dynamic range modification of images or parts thereof
    • G06T5/92—Dynamic range modification of images or parts thereof based on global image properties
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00—Image enhancement or restoration
    • G06T5/50—Image enhancement or restoration using two or more images, e.g. averaging or subtraction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】コストアップを抑制しつつ、好適な補正処理を行うことのできる画像処理装置を実現する。【解決手段】現フレームの画像データを格納する一のフレームメモリ（１２０）と、前記現フレームの画像に関する補正を行う補正部（１３０、１４０）と、を備えており、前記補正部は、前記現フレームよりも前のフレームを参照して、前記現フレームに関する補正を行い、前記一のフレームメモリには、前記前のフレームの画像データも格納される。【選択図】図１

Description

本発明は、画像処理装置、及び表示装置に関する。
従来、前のフレームを参照して、現フレームに対する補正処理を行う技術が知られている。例えば、特許文献１には、そのような補正処理の一例としてのオーバーシュート（オーバードライブ）駆動時に、符号化及び復号化回路を用いることにより、フレームメモリ容量を削減し、静止画であるときは、不要なオーバーシュート駆動を抑制する技術が記載されている。
特開２００８−１２９２０８号公報（２００８年６月５日公開）
しかしながら、上述のような従来技術では、前のフレームの画像データを格納しておくために、専用のフレームメモリを要するため、コストアップの原因となっていた。
本発明の一態様に係る画像処理装置は、上記の課題を解決するためになされたものであり、その目的は、コストアップを抑制しつつ、好適な補正処理を行うことのできる画像処理装置を実現することにある。
上記の課題を解決するために、本発明の一態様に係る画像処理装置は、入力画像データを受け付ける入力部と、前記入力部が受け付けた入力画像データのうち、現フレームの画像データを格納する一のフレームメモリと、前記現フレームの画像に関する補正を行う補正部と、を備えており、前記補正部は、前記現フレームよりも前のフレームを参照して、前記現フレームに関する補正を行い、前記一のフレームメモリには、前記前のフレームの画像データも格納される。
本発明の一態様によれば、コストアップを抑制しつつ、好適な補正処理を行うことができる。
本実施形態に係る表示装置１の構成を示すブロック図である。 本実施形態に係る表示装置１の処理対象である対象画像の一例を示す図である。 本実施形態に係るフレームメモリ１２０における境界設定処理を具体的に説明するための図である。 本実施形態に係る表示装置２の構成を示すブロック図である。 本実施形態に係るフレームメモリ１２０における境界設定処理を具体的に説明するための図である。 本実施形態に係るフレームメモリ１２０における境界設定処理を具体的に説明するための図である。
〔実施形態１〕
以下、本発明の一実施形態について、詳細に説明する。
図１は、本実施形態に係る表示装置１の構成を示すブロック図である。図１に示すように、表示装置１は、画像データ取得部５０、画像処理装置１００、及び表示部６０を備えている。画像データ取得部５０は、表示装置１に対して供給される画像データを取得する。画像データ取得部５０は、例えば、各種の規格に準拠したインターフェースを備えて実現される。表示部６０は、画像処理装置１００が処理した画像データが示す画像を表示する。表示部６０は一例として、液晶パネルやＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）パネル、及びそれらの駆動回路を備えている。また、表示部６０は、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等であってもよい。
（画像処理装置１００）
画像処理装置１００は、図１に示すように、画像データ入力部（入力部）１１０、１つのフレームメモリ１２０、画像比較回路１３０、補正回路１４０、及び画像データ出力部１５０を備えている。なお、画像比較回路１３０と補正回路１４０とを纏めて、補正部と呼称することもある。
画像データ入力部１１０は、画像データ取得部５０が取得した画像データを受け付ける。
（フレームメモリ１２０）
フレームメモリ１２０は、一例として、一枚のメモリチップによって構成されている。
フレームメモリ１２０は、データの書き込み及び読み出しを行うと共に、当該フレームメモリにおける格納領域を制御するメモリ制御部を更に備える構成としてもよい。
フレームメモリ１２０は、画像データ取得部５０が取得した画像データ、及び、補正回路が出力する画像データを格納する。フレームメモリ１２０は、より具体的には、画像データ入力部１１０に入力された現フレームの画像データの少なくとも一部と、当該現フレームよりも前のフレームの画像データであって、補正回路１４０によって補正処理が施された画像データの少なくとも一部が格納される。
一例として、現フレームをフレームＮ（Ｎはフレーム番号を示す非負の整数）と表すと、フレームメモリ１２０には、画像データ入力部１１０に入力されたフレームＮの少なくとも一部と、補正回路１４０による補正処理が施されたフレームＮ−１の少なくとも一部とが格納される。ただし、後述する補正回路１４０による補正処理の内容等に応じて、フレームメモリ１２０には、フレームＮ−１ではなく、フレームＮ−ｋ（ｋは、Ｎ以下の非負整数）が格納される構成としてもよい。換言すれば、フレームメモリ１２０には、前のフレームの画像データとして、現フレームよりも複数フレーム前のフレームの画像データの少なくとも一部を格納する構成としてもよい。
また、上記の例では、フレームメモリ１２０には、現フレームよりも前のフレームの画像データであって、補正回路１４０によって補正処理が施された画像データの少なくとも一部が格納される例を挙げたが、これは本実施形態を限定するものではなく、フレームメモリ１２０には、現フレームよりも前のフレームの画像データであって、補正回路１４０による補正処理が施されていない画像データの少なくとも一部が格納される構成としてもよい。
またフレームメモリ１２０において、現フレームの画像データを格納する領域と、現フレームよりも前のフレームの画像データを格納する領域との境界は可変に構成されている。当該境界の具体的な設定については後述する。
なお、以下の説明では、現フレームよりも１又は複数フレーム前のフレームのことを「過去フレーム」と呼称することもある。
（画像比較回路１３０）
画像比較回路１３０は、フレームメモリ１２０に格納された現フレームの画像データと、フレームメモリ１２０に格納された過去フレームの画像データとを比較し、比較した結果に応じて、過去フレームの画像データを補正回路１４０に供給する。また、画像比較回路１３０は、比較した結果を補正回路１４０に通知する構成としてもよい。
画像比較回路１３０の具体的処理は、本実施形態を限定するものではないが、例えば、画像比較回路１３０は、現フレームの画像データと、過去フレームの画像データとを比較することにより、処理対象の画像が、静止画像なのか、動画像なのかを判定することができる。また、画像比較回路１３０は、処理対象の画像の少なくとも一部に静止画像が含まれているか否か、及び、含まれている場合には、フレーム中のどの領域に静止画像が含まれているか等を判定する構成とすることができる。
画像比較回路１３０による判定処理は、例えば、各フレーム中のブロックに含まれる画素毎に、現フレームの画素値と過去フレームの画素値との差分を算出することにより行うことができる。
（静止画像と判定した場合）
画像比較回路１３０は、一例として、処理対象の画像が静止画像であると判定した場合には、静止画像である旨の判定結果を補正回路１４０に供給する。この場合、画像比較回路１３０は、画像データを補正回路１４０に供給しない。
（動画像と判定した場合）
一方で、画像比較回路１３０は、処理対象の画像が動画像であると判定した場合には、動画像である旨の判定結果を補正回路１４０に供給すると共に、フレームメモリ１２０に格納された過去フレームの画像データを補正回路１４０に供給する。
（補正回路１４０）
補正回路１４０は、フレームメモリ１２０に格納された現フレームの画像データに対する補正処理を、画像比較回路１３０から供給される画像データを参照することによって行う。
（静止画像の場合）
例えば、画像比較回路１３０から対象画像が静止画像である旨の判定結果を受けた場合、補正回路１４０は、フレームメモリ１２０に格納された現フレームの画像データに対して、補正処理を行わない。
（動画像の場合）
一方で、画像比較回路１３０から対象画像が動画像である旨の判定結果を受けた場合、補正回路１４０は、画像比較回路１３０から供給される過去フレームの画像データを参照して、補正処理の一例としてのオーバードライブ（オーバーシュート）処理を、フレームメモリ１２０に格納された現フレームの画像データに対して施す。
ここで、オーバードライブ処理（階調遷移強調処理）とは、現フレームの入力階調が過去フレームの入力階調より高い場合には、入力階調よりも一時的に高い階調を出力したり、現フレームの入力階調が過去フレームの入力階調より低い場合には、入力階調よりも一時的に低い階調を出力したりすることによって液晶の応答速度を向上させる処理のことである。
ただし、本実施形態において、補正回路１４０が行う補正処理は、オーバードライブ処理に限定されるものではない。補正回路１４０は、過去フレームと現フレームとを参照して行う補正であればその他の補正を行うこともできる。
補正回路１４０は、補正処理を施し画像データを、画像データ出力部１５０に供給する。また、補正回路１４０は、補正処理を施した現フレームの画像データの少なくとも一部を、過去フレームの画像データとして、フレームメモリ１２０に格納する。
（画像データ出力部１５０）
画像データ出力部１５０は、補正回路１４０から供給される画像データを、画像処理装置１００の出力データとして出力する。
（フレームメモリ１２０における境界の設定）
上述のように、フレームメモリ１２０における現フレームの画像データを格納する領域と、過去フレームの画像データを格納する領域との境界は可変に構成されている。
上記の境界を適応的に可変とする構成としてもよいし、非適応的に可変とする構成でもよい。適応的に可変とする場合、一例として、フレームメモリにおける格納領域を制御するメモリ制御部が、現フレームの画像データのデータ量と、過去フレームの画像データのデータ量とに応じて、上記２つの領域の境界を可変に制御してもよい。換言すれば、現フレームの画像データを確報するパーティションと、過去フレームの画像データを格納するパーティションとを可変に制御してもよい。
また、上記境界の制御を、表示対象の画像を生成又は表示するアプリケーションに応じて行う構成としてもよい。例えば、表示対象の画像を生成するアプリケーションがゲームのアプリケーションである場合、過去フレームの画像データを格納するメモリ領域が所定の値以上となるように上記公開を設定し、表示対象の画像を生成するアプリケーションが静止画を表示するアプリケーションである場合、過去フレームの画像データを格納するメモリ領域が０となるよう上記境界を変更してもよい。
一方で、非適応的に可変とする構成の場合、ユーザや生産者が上記の境界を適宜設定する構成とすればよい。例えば、表示装置１を、主として静止画像を表示する表示装置として実現する場合、生産者は、過去フレームの画像データを格納するメモリ領域が存在しないよう上記境界を設定してもよい。
このように、フレームメモリ１２０は、現フレームの画像データを格納する領域と、現フレームよりも前のフレームの画像データを格納する領域との境界を可変に設定できるので、フレームメモリ１２０のメモリ領域を有効に活用することができる。
より具体的な例として、フレームメモリ１２０のメモリ領域が全体として、画素数ｎ×２ｍ（ｎ、ｍは非負整数）分存在する場合を考える。
補正回路による補正処理が不要であれば、過去フレームを格納するための領域を０に設定し、現フレームを格納するための領域として、画素数ｎ×２ｍ分の領域を確保すればよい。このような場合、高解像度の現フレームを格納することができる。
一方で、補正回路による補正処理を行う場合には、現フレームを格納するための領域として、画素数ｎ×ｍ分の領域を確保し、過去フレームを格納するための領域として画素数ｎ×ｍ分の領域を確保すればよい。これにより、フレームメモリ１２０を有効に活用しつつ、補正処理を好適に行うことができる。
〔実施形態２〕
本発明の第２の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
本実施形態に係る表示装置１は、図１に示したブロック図と同様の構成を備える。以下では、本実施形態に係るフレームメモリ１２０の具体的な活用の仕方について説明する。
図２は、本実施形態に係る表示装置１の処理対象である対象画像の一例を示す図である。
図２に示すように、本実施形態に係る表示装置１では、一例として対象画像をラスタスキャン順に処理するので、図２に示すように、上下方向という意味では、対象画像は、上から順にスキャンされる。
図２に示す例では、対象画像の下側の領域Ａにおいて、補正回路１４０による補正処理を施すことが好ましい。
より一般的に言えば、補正回路１４０による補正処理の強度が、フレームメモリ１２０に格納される画像データの書き込み時間に依存する場合がある。図２に示す例では、フレームメモリ１２０に格納される画像データのうち、時間的に前半に書き込まれる画像データに対しては補正を行わず、時間的に後半に書き込まれる画像データに対して補正を行うことが好ましい例を示している。
このような場合、フレームメモリ１２０には、過去フレームのデータとして、１フレーム分全てを格納しておく必要はなく、補正回路１４０の補正処理によって参照される一部の画像データを格納しておけばよい。
また、過去フレームのうち、どの程度の領域をフレームメモリ１２０に格納する必要があるのかは、実施形態１でも言及したように、表示対象の画像を生成するアプリケーションにも依存する。本実施形態では、フレームメモリ１２０を制御するメモリ制御部が、上記アプリケーションの種類に応じて、フレームメモリ１２０における現フレームの格納領域と過去フレームの格納領域との境界を適応的に変更する。これにより、フレームメモリ１２０のメモリ領域を有効に活用することができる。
図３は、本実施形態に係るフレームメモリ１２０における境界設定処理を具体的に説明するための図である。図３に示す例では、実施形態１と同様に、フレームメモリ１２０のメモリ領域が全体として、画素数ｎ×２ｍ（ｎ、ｍは非負整数）分存在する場合を考えている。
図３の（ａ）は、フレームメモリ１２０に、過去フレームを格納せず、補正回路１４０でも、現フレームに対する補正処理を行わない例を示している。本例では、現フレームは、フレームメモリ１２０のメモリ領域の全体を用いて格納され、補正回路１４０は、フレームメモリ１２０に格納された現フレームに対して補正処理を行わずに出力するので、当該補正回路１４０が出力する画像データＰＯは、ｎ×２ｍの解像度を有している。
図３の（ｂ）は、フレームメモリ１２０において、現フレーム用のメモリ領域を画素数ｎ×(２ｍ-ｐ)（ｐは非負整数であり、0≦p≦2mを満たす）分確保し、過去フレーム用のメモリ領域を画素数ｎ×ｐ分確保する場合を示している。本例では、補正回路１４０は、現フレームにおけるスキャン順で下流側の画素数ｎ×ｐ分の領域に対して、当該領域に対応する領域であって、過去フレームにおける画素数ｎ×ｐ分の領域を参照して補正処理を施す。このようにして、画素数ｎ×(２ｍ-ｐ)分の現フレームにおいて、スキャン順で下流側の画素数ｎ×ｐ分の領域に補正処理が施された補正後の画像データＰＯが生成される。
図３の（ｃ）は、フレームメモリ１２０において、現フレーム用のメモリ領域を画素数ｎ×(２ｍ-ｍ)分確保し、過去フレーム用のメモリ領域を画素数ｎ×ｍ分確保する場合を示している。本例では、補正回路１４０は、現フレームの全領域である画素数ｎ×ｍ分の領域に対して、過去フレームの全領域である画素数ｎ×ｍ分の領域を参照して補正処理を施す。このようにして、画素数ｎ×ｍ分の現フレームの全領域が補正された補正後の画像データＰＯが生成される。
なお、上記説明では、現フレームにおいて、スキャン順で下流側の領域に補正処理を施す場合を例に挙げたが、これは本実施形態を限定するものではない。例えば、フレームメモリ１２０に、補正回路１４０が出力する画像データのスキャン順で上流部分や中流部分を格納しておき、補正回路１４０は、現フレームにおいて該当する部分に補正処理を行う構成としてもよい。
〔実施形態３〕
本発明の第３の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
図４は、本実施形態に係る表示装置２の構成を示すブロック図である。図２に示すように、表示装置２は、画像データ取得部５０、画像処理装置２００、及び表示部６０を備えている。
（画像処理装置２００）
画像処理装置２００は、図１に示した画像処理装置１００が備える各構成に加え、符号化回路１６０及び復号化回路１７０を備えている。
符号化回路１６０は、補正回路１４０が出力した画像データに対して符号化処理を行うことによってデータ量を圧縮し、圧縮された画像データを過去フレームとしてフレームメモリ１２０に格納する。
換言すれば、符号化回路１６０は、補正回路１４０が出力した過去フレームに対して符号化処理を行い、フレームメモリ１２０は、当該符号化処理が施された画像データを、過去フレームとして格納する。
符号化回路１６０による具体的な符号化処理は本実施形態を限定するものではないが、例えば、ＢＴＣ（Ｂｌｏｃｋ Ｔｒｕｎｃａｔｉｏｎ Ｃｏｄｉｎｇ）符号化処理を適用することができる。また、上記のような符号化処理に加えて、間引き処理を併用してもよい。
復号化回路１７０は、フレームメモリ１２０に格納された過去フレームの圧縮データに対して、上記符号化処理に対応する復号化処理を施すことによって復号後の画像データを生成する。過去フレームの当該復号後の画像データは、画像比較回路１３０に供給される。
画像処理装置２００におけるその他の構成は、画像処理装置１００と同様であるので説明を省略する。
上記のように構成された画像処理装置２００によれば、補正後の画像データを、参照用の過去フレームとしてフレームメモリ１２０に格納する前に、当該画像データに対して圧縮処理を施すので、フレームメモリ１２０のメモリ領域をより有効に活用することができる。
なお、フレームメモリ１２０に過去フレームとして格納される画像データに対して、上述のような符号化及び復号処理を適用することにより、一般的には多少の画像劣化が生じる場合があるが、フレームメモリ１２０に過去フレームとして格納される画像データは、補正回路１４０による参照用のデータであるため、このような画像劣化が生じたとしても、最終的に補正回路１４０が出力する画像データへの影響は限定的である。
例えば、過去フレームのデータ量を１／２や１／３に圧縮する符号化及び復号化処理を用いたとしても、補正回路１４０が出力する画像データの表示品位は好適に保たれる。
図５は、本実施形態に係るフレームメモリ１２０における境界設定処理を具体的に説明するための図である。図５に示す例でも、上述の実施形態と同様に、フレームメモリ１２０のメモリ領域が全体として、画素数ｎ×２ｍ（ｎ、ｍは非負整数）分存在する場合を考えている。
図５の（ａ）は、フレームメモリ１２０に、過去フレームを格納せず、補正回路１４０でも、現フレームに対する補正処理を行わない例を示している。本例では、現フレームは、フレームメモリ１２０のメモリ領域の全体を用いて格納され、補正回路１４０は、フレームメモリ１２０に格納された現フレームに対して補正処理を行わずに出力するので、当該補正回路１４０が出力する画像データＰＯは、ｎ×２ｍの解像度を有している。
図５の（ｂ）は、フレームメモリ１２０において、現フレーム用のメモリ領域を画素数ｎ×(２ｍ-ｍ／２)分確保し、過去フレーム用のメモリ領域を画素数ｎ×ｍ／２分確保する場合を示している。本例では、符号化回路１６０が、画像データのデータ量を１／３に圧縮したうえで、フレームメモリ１２０に格納する。このため、フレームメモリ１２０における過去フレーム用の画素数ｎ×ｍ／２分のメモリ領域は、復号化された画像データとしては、画素数ｎ×３ｍ／２分に対応する。
補正回路１４０は、現フレームの全領域である画素数ｎ×３ｍ／２分の領域に対して、過去フレームの全領域である画素数ｎ×(２ｍ-ｍ／２)＝ｎ×３ｍ／２分の領域を参照して補正処理を施す。このようにして、画素数ｎ×３ｍ／２分の現フレームの全領域が補正された補正後の画像データＰＯが生成される。
したがって、より一層の高解像度性と好適な補正処理とを実現できる。また、画像処理装置２００の回路規模の増大を抑制し、コストも抑制できる。
〔実施形態４〕
本発明の第４の実施形態について、以下に説明する。本実施形態は、実施形態２と実施形態３とを組み合わせた実施形態である。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
本実施形態に係る表示装置２は、図４に示したブロック図と同様の構成を備える。以下では、本実施形態に係るフレームメモリ１２０の具体的な活用の仕方について説明する。
図６は、本実施形態に係るフレームメモリ１２０における境界設定処理を具体的に説明するための図である。図６に示す例でも、上述の実施形態と同様に、フレームメモリ１２０のメモリ領域が全体として、画素数ｎ×２ｍ（ｎ、ｍは非負整数）分存在する場合を考えている。
図６は、フレームメモリ１２０において、現フレーム用のメモリ領域を画素数ｎ×(２ｍ-ｐ／３)（ｐは非負整数であり、0≦p≦2mを満たす）分確保し、過去フレーム用のメモリ領域を画素数ｎ×ｐ／３分確保する場合を示している。本例では、本例では、符号化回路１６０が、画像データのデータ量を１／３に圧縮したうえで、フレームメモリ１２０に格納する。このため、フレームメモリ１２０における過去フレーム用の画素数ｎ×ｐ／３分のメモリ領域は、復号化された画像データとしては、画素数ｎ×ｐ分に対応する。
補正回路１４０は、現フレームにおけるスキャン順で下流側の画素数ｎ×ｐ分の領域に対して、当該領域に対応する領域であって、過去フレームにおける画素数ｎ×ｐ分の領域を参照して補正処理を施す。このようにして、画素数ｎ×(２ｍ-ｐ／３)分の現フレームにおいて、スキャン順で下流側の画素数ｎ×ｐ分の領域に補正処理が施された補正後の画像データＰＯが生成される。
したがって、より一層の高解像度性と好適な補正処理とを実現できる。また、画像処理装置２００の回路規模の増大を抑制し、コストも抑制できる。
〔ソフトウェアによる実現例〕
画像処理装置１００、２００の制御ブロック（特に画像比較回路１３０および補正回路１４０）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ソフトウェアによって実現してもよい。
後者の場合、画像処理装置１００、２００は、各機能を実現するソフトウェアであるプログラムの命令を実行するコンピュータを備えている。このコンピュータは、例えば少なくとも１つのプロセッサ（制御装置）を備えていると共に、上記プログラムを記憶したコンピュータ読み取り可能な少なくとも１つの記録媒体を備えている。そして、上記コンピュータにおいて、上記プロセッサが上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記プロセッサとしては、例えばＣＰＵ（Central Processing Unit）を用いることができる。上記記録媒体としては、「一時的でない有形の媒体」、例えば、ＲＯＭ（Read Only Memory）等の他、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムを展開するＲＡＭ（Random Access Memory）などをさらに備えていてもよい。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明の一態様は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。
〔まとめ〕
本発明の態様１に係る画像処理装置は、入力画像データを受け付ける入力部（画像データ入力部１１０）と、前記入力部が受け付けた入力画像データのうち、現フレームの画像データを格納する一のフレームメモリ（１２０）と、前記現フレームの画像に関する補正を行う補正部（画像比較回路１３０、補正回路１４０）と、を備えており、前記補正部は、前記現フレームよりも前のフレームを参照して、前記現フレームに関する補正を行い、前記一のフレームメモリには、前記前のフレームの画像データも格納される構成である。
上記の構成によれば、コストアップを抑制しつつ、好適な補正処理を行うことができる。
本発明の態様２に係る画像処理装置は、上記の態様１において、前記フレームメモリにおいて、前記現フレームの画像データを格納する領域と、前記前のフレームの画像データを格納する領域との境界は可変である構成としてもよい。
上記の構成によれば、フレームメモリのメモリ領域を有効に活用することができる。
本発明の態様３に係る画像処理装置は、上記の態様２において、前記フレームメモリにおける前記境界を、前記入力画像データを生成又は表示するアプリケーションに応じて変更するメモリ制御部を更に備えている構成としてもよい。
上記の構成によれば、アプリケーションに応じてフレームメモリのメモリ領域を有効に活用することができる。
本発明の態様４に係る画像処理装置は、上記の態様１から３の何れか１項において、前記補正部は、前記現フレームに対する補正として、オーバードライブ処理を行う構成としてもよい。
上記の構成によれば、フレームメモリのメモリ領域を有効に活用しつつ、オーバードライブ処理を好適に行うことができる。
本発明の態様５に係る画像処理装置は、上記の態様１から４の何れか１項において、符号化部（符号化回路１６０）と復号化部（復号化回路１７０）とを更に備え、前記符号化部は、前記前のフレームの画像データを符号化し、前記フレームメモリは、前記符号化部によって符号化された前記前のフレームの画像データを格納し、前記復号化部は、前記フレームメモリに格納された画像データを復号し、前記補正部は、前記復号化部によって復号化された前記前のフレームの画像データを参照する構成としてもよい。
上記の構成によれば、フレームメモリのメモリ領域をより有効に活用することができる。
本発明の態様６に係る表示装置は、上記の態様１から５の何れか１項において、請求項１から５の何れか１項に記載の画像処理装置と、前記補正部によって補正された画像データを表示する表示部（６０）とを備えている構成としてもよい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
１、２ 表示装置
５０ 画像データ取得部
６０ 表示部
１００、２００ 画像処理装置
１１０ 画像データ入力部
１２０ フレームメモリ
１３０ 画像比較回路
１４０ 補正回路
１５０ 画像データ出力部
１６０ 符号化回路
１７０ 復号化回路

Claims (6)

  1. 入力画像データを受け付ける入力部と、
    前記入力部が受け付けた入力画像データのうち、現フレームの画像データを格納する一のフレームメモリと、
    前記現フレームの画像に関する補正を行う補正部と、
    を備えており、
    前記補正部は、前記現フレームよりも前のフレームを参照して、前記現フレームに関する補正を行い、
    前記一のフレームメモリには、前記前のフレームの画像データも格納される
    ことを特徴とする画像処理装置。
  2. 前記フレームメモリにおいて、前記現フレームの画像データを格納する領域と、前記前のフレームの画像データを格納する領域との境界は可変である
    ことを特徴とする請求項１に記載の画像処理装置。
  3. 前記フレームメモリにおける前記境界を、前記入力画像データを生成又は表示するアプリケーションに応じて変更するメモリ制御部を更に備えている
    ことを特徴とする請求項２に記載の画像処理装置。
  4. 前記補正部は、前記現フレームに対する補正として、オーバードライブ処理を行うことを特徴とする請求項１から３の何れか１項に記載の画像処理装置。
  5. 符号化部と復号化部とを更に備え、
    前記符号化部は、前記前のフレームの画像データを符号化し、
    前記フレームメモリは、前記符号化部によって符号化された前記前のフレームの画像データを格納し、
    前記復号化部は、前記フレームメモリに格納された画像データを復号したうえで、前記補正部に供給する
    ことを特徴とする請求項１から４の何れか１項に記載の画像処理装置。
  6. 請求項１から５の何れか１項に記載の画像処理装置と、
    前記補正部によって補正された画像データを表示する表示部と
    を備えていることを特徴とする表示装置。
JP2018071590A 2018-04-03 2018-04-03 画像処理装置、及び表示装置 Pending JP2019184670A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018071590A JP2019184670A (ja) 2018-04-03 2018-04-03 画像処理装置、及び表示装置
US16/370,597 US20190304059A1 (en) 2018-04-03 2019-03-29 Image processing device and display device
CN201910259604.0A CN110351452A (zh) 2018-04-03 2019-04-02 图像处理装置及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018071590A JP2019184670A (ja) 2018-04-03 2018-04-03 画像処理装置、及び表示装置

Publications (1)

Publication Number Publication Date
JP2019184670A true JP2019184670A (ja) 2019-10-24

Family

ID=68057055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018071590A Pending JP2019184670A (ja) 2018-04-03 2018-04-03 画像処理装置、及び表示装置

Country Status (3)

Country Link
US (1) US20190304059A1 (ja)
JP (1) JP2019184670A (ja)
CN (1) CN110351452A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11087721B2 (en) * 2018-11-28 2021-08-10 Samsung Electronics Co., Ltd. Display driver, circuit sharing frame buffer, mobile device, and operating method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048219A (ja) * 2002-07-10 2004-02-12 Hitachi Ltd 電子透かし情報の挿入方法
JP3594589B2 (ja) * 2003-03-27 2004-12-02 三菱電機株式会社 液晶駆動用画像処理回路、液晶表示装置、および液晶駆動用画像処理方法
JP4683384B2 (ja) * 2004-09-22 2011-05-18 株式会社ソニー・コンピュータエンタテインメント メモリ制御方法、グラフィックプロセッサおよび情報処理装置
TWI357037B (en) * 2006-04-28 2012-01-21 Himax Tech Inc Flat display and driving method thereof
CN101083065A (zh) * 2006-05-30 2007-12-05 株式会社东芝 液晶显示装置及其驱动方法
JP5095181B2 (ja) * 2006-11-17 2012-12-12 シャープ株式会社 画像処理装置、液晶表示装置および画像処理装置の制御方法
KR100800493B1 (ko) * 2007-02-09 2008-02-04 삼성전자주식회사 임베디드 메모리 장치를 이용한 액정 표시 장치의 응답속도 보상 시스템 및 영상 프레임 데이터 제어 방법
JP2010066384A (ja) * 2008-09-09 2010-03-25 Kawasaki Microelectronics Inc 画像処理装置
WO2011021319A1 (ja) * 2009-08-21 2011-02-24 日本電気株式会社 動画像符号化装置
CN102176204B (zh) * 2011-01-26 2013-05-15 北京邮电大学 一种输入和输出数据的设备
JP2014178739A (ja) * 2013-03-13 2014-09-25 Sony Corp 画像処理装置及び画像処理方法、並びにプログラム
GB2524467B (en) * 2014-02-07 2020-05-27 Advanced Risc Mach Ltd Method of and apparatus for generating an overdrive frame for a display
US10283031B2 (en) * 2015-04-02 2019-05-07 Apple Inc. Electronic device with image processor to reduce color motion blur
KR20180074409A (ko) * 2016-12-23 2018-07-03 삼성전자주식회사 디스플레이 장치 및 이의 제어 방법

Also Published As

Publication number Publication date
CN110351452A (zh) 2019-10-18
US20190304059A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
JP3620521B2 (ja) 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法
CN106030652B (zh) 提供输出面的方法、系统和合成显示控制器及计算机介质
US20180130395A1 (en) Electronic apparatus, display driver and method for generating display data of display panel
US20180048914A1 (en) Image processing method and related apparatus
EP3188483A1 (en) Video receiving method and receiver decoding and recompressing video for storage
JP2017204811A5 (ja)
TWI413974B (zh) 顯示器消除殘影的方法
JP2019184670A (ja) 画像処理装置、及び表示装置
CN116862814B (zh) 图像处理方法、图像处理设备及计算机可读存储介质
JP2004253879A (ja) 立体画像表示装置
KR102304892B1 (ko) 이미지 프레임의 시퀀스를 코딩하는 방법 및 그 시스템
JP5095181B2 (ja) 画像処理装置、液晶表示装置および画像処理装置の制御方法
CN111383202B (zh) 显示装置及其图像处理方法
CN112527223A (zh) 显示设备中的应力补偿的方法和系统
US11721253B2 (en) Demura processing for a display panel having multiple regions with different pixel densities
KR20110066371A (ko) 액정 표시 장치
CN111787331B (zh) 显示数据的压缩方法、压缩装置及显示装置
JP2011077970A (ja) 画像処理装置、画像表示システム、電子機器及び画像処理方法
US7162092B2 (en) System and method for processing image data
JP3716855B2 (ja) 画像処理装置及び画像処理方法
US20100164981A1 (en) Data compression method and apparatus for image display based on overdrive processing
JP2011124866A (ja) 符号化装置および表示制御装置
TWI410136B (zh) 資料壓縮方法與影像處理系統及應用其之顯示器
JP2006254432A (ja) デジタル画像データを処理するデジタル画像データ処理方法
EP4345804A1 (en) Image processing device, operating method thereof, and display system including image processing device