KR20220080314A - 디스플레이 패널의 영상 출력을 위한 프레임 버퍼를 포함하는 영상 표시 장치 및 이의 제어 방법 - Google Patents

Abstract

본 발명에 따른 프레임 버퍼의 제어 방법은, 프레임 버퍼(120)에 상기 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 픽셀 저장 공간들을 할당하는 단계; 입력 영상에 포함된 픽셀 데이터를 상기 디스플레이 패널 상에서 표시하고자 하는 영역에 매핑되는 상기 픽셀 저장 공간들에 저장하는 단계; 및 상기 프레임 버퍼의 제어에 따라, 상기 픽셀 저장 공간들에 저장된 픽셀 데이터들을 각 픽셀 저장 공간에 1:1 매핑되는 디스플레이 패널의 각 픽셀 위치로 출력하여, 표시하는 단계를 포함한다.

Description

디스플레이 패널의 영상 출력을 위한 프레임 버퍼를 포함하는 영상 표시 장치 및 이의 제어 방법{Video display device including a frame buffer structure for outputting video of a display panel and control method thereof}

본 발명은 입력된 영상을 디스플레이 패널로 출력시키기 위한 영상 표시 장치에서, 디스플레이 패널의 픽셀 해상도와 상기 입력된 영상의 픽셀 해상도가 다른 경우 이를 표시하기 위한 방법에 관한 것이다.

영상을 입력 받아 디스플레이 패널(Display Panel)에 표시하기 위한 영상 표시 장치는 일반적으로 프레임 버퍼(Frame Buffer), 프레임 버퍼 제어부(Frame Buffer Control Unit), 디스플레이 패널을 포함하도록 구성될 수 있다.

영상은 픽셀 형태로 프레임 버퍼에 저장되고, 프레임 버퍼 제어부는 디스플레이 패널의 재생 속도에 맞추어 프레임 버퍼로부터 영상 픽셀을 읽어 디스플레이 패널로 출력시킨다. 디스플레이 패널은 입력 받은 픽셀을 화면에 표시한다.

영상의 픽셀 해상도(Pixel Resolution)와 디스플레이 패널의 픽셀 해상도가 다른 경우, 영상을 디스플레이 패널의 다양한 위치에 표시하는 것이 가능하다.

도 1은 3,840×2,160 크기의 영상을 4개의 패널로 구성된 4,096×2,240 크기의 디스플레이 패널에 표시하는 방법의 예시를 나타내고, 도 2는 3,840×2,160 크기의 영상을 4개의 패널로 구성된 4,096×2,240 디스플레이 패널의 41번째 Line의 101번째 Pixel 위치부터 영상 픽셀을 표시하는 예시를 나타낸다.

디스플레이 패널에서 영상이 위치하지 않는 영역에는 검은색(Black) 또는 흰색(White) 픽셀을 표시할 수 있고, 도 2에서는 예시로 검은색(또는 흰색) 픽셀을 출력한다.

기존의 방법은 입력 영상을 프레임 버퍼에 차례로 저장한 후, 프레임 버퍼 제어기가 영상이 위치하지 않는 영역에서는 검은색 픽셀을 출력시키고, 영상이 위치하는 영역에서는 프레임 버퍼에 저장된 해당 위치의 영상 픽셀을 출력시킨다.

디스플레이 패널에 표시되는 영상의 위치가 고정되어 있고 디스플레이 패널이 1개인 경우, 프레임 버퍼 제어부를 비교적 간단하게 설계할 수 있으나, 영상의 위치를 가변적으로 바꾸거나 디스플레이 패널이 여러 개의 패널들로 구성될 경우, 프레임 버퍼 제어부의 설계(또는 프레임 버퍼 제어부의 연산)가 복잡해지는 문제점이 있다.

본 발명의 목적은, 영상의 픽셀 해상도가 디스플레이 패널의 픽셀 해상도와 다른 경우, 프레임 버퍼 제어기가 복잡해지는 문제를 해소하기 위한 프레임 버퍼 구조와 이의 제어 방법을 제공하는 데 있다.

본 발명의 전술한 목적들 및 그 이외의 목적과 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부된 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해진다.

상술한 목적을 달성하기 위한 본 발명의 일면에 따른 프레임 버퍼의 제어 방법은, 프레임 버퍼에 상기 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 픽셀 저장 공간들을 할당하는 단계; 입력 영상에 포함된 픽셀 데이터를 상기 디스플레이 패널 상에서 표시하고자 하는 영역에 매핑되는 상기 픽셀 저장 공간들에 저장하는 단계; 및 상기 프레임 버퍼의 제어에 따라, 상기 픽셀 저장 공간들에 저장된 픽셀 데이터들을 각 픽셀 저장 공간에 1:1 매핑되는 디스플레이 패널의 각 픽셀 위치로 출력하여, 표시하는 단계를 포함한다.

본 발명의 다른 일면에 따른 영상 표시 장치는, 입력 영상에 포함된 픽셀 데이터들을 저장하는 픽셀 저장 공간들이 할당된 프레임 버퍼; 및 상기 프레임 버퍼를 저장된 상기 입력 영상에 포함된 픽셀 데이터들을 디스플레이 패널로 출력하도록 제어하는 프레임 버퍼 제어부를 포함하고, 상기 프레임 버퍼에는 상기 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 상기 픽셀 저장 공간들이 할당된 것을 특징으로 한다.

본 발명에 따르면, 디스플레이 패널에 영상을 표시하기 위한 프레임 버퍼의 구조 및 제어 방법(읽기/쓰기)을 개선하여 영상을 표시하는 위치를 쉽게 조정할 수 있고, 프레임 버퍼 제어부의 구현(설계) 복잡도를 줄일 수 있다.

도 1은 3,840×2,160 크기의 영상을 4개의 패널로 구성된 4,096×2,240 크기의 디스플레이 패널에 표시하는 방법의 예시를 나타내는 도면이다.
도 2는 3,840×2,160 크기의 영상을 4개의 패널로 구성된 4,096×2,240 디스플레이 패널의 41번째 Line의 101번째 Pixel 위치부터 영상 픽셀을 표시하는 예시를 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 영상 표시 장치의 기본적인 구성을 나타내는 블록도이다.
도 4는 도 3에 도시한 프레임 버퍼 구조 및 프레임 버퍼의 제어 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 프레임 버퍼의 제어 방법을 설명하기 위한 흐름도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

종래기술은 영상 크기만큼 프레임 버퍼의 픽셀 저장 공간을 할당하고, 영상이 입력되면 프레임 버퍼에 차례로 저장한다. 프레임 버퍼 제어부는 영상이 위치하지 않은 영역에는 검은색 픽셀을 출력시키고, 영상이 위치하는 영역에는 프레임 버퍼에 저장된 픽셀을 출력시킨다.

반면, 본 발명은 프레임 버퍼를 디스플레이 패널의 픽셀들과 1:1로 대응되도록 픽셀 저장 공간을 할당하고, 검은색(또는 흰색) 픽셀로 초기화 한다. 영상이 입력되면, 영상이 표시될 위치에 해당되는 저장 공간에 픽셀을 저장한다. 프레임 제어기는 프레임 버퍼에 저장된 픽셀들을 차례로 읽어서 출력시키면, 디스플레이 패널의 원하는 위치에 영상을 출력시킬 수 있다.

이하, 도면을 참조하여 본 발명의 바람직한 실시 예에 대해 상세히 설명하기로 한다.

도 3은 본 발명의 실시 예에 따른 도 3은 본 발명의 실시 예에 따른 영상 표시 장치의 기본적인 구성을 나타내는 블록도이다.

도 3을 참조하면, 본 발명의 실시 예에 따른 영상 표시 장치(100)는 영상 입력부(110), 프레임 버퍼(120), 프레임 버퍼 제어부(130) 및 디스플레이 패널(140)을 포함한다.

영상 입력부(110)는 외부로부터 입력된 입력 영상을 프레임 버퍼(120)로 전달한다.

프레임 버퍼(120)는 영상 입력부(110)를 통해 전달된 영상을 프레임 단위로 저장하며, '프레임 버퍼 메모리'로 불릴 수도 있다.

프레임 버퍼 제어부(130)는 디스플레이 패널(140)의 재생 속도에 맞추어 프레임 버퍼(120)로부터 디스플레이 패널(140)로의 영상 픽셀의 출력을 제어한다.

디스플레이 패널(140)은 프레임 버퍼(120)로부터 입력된 영상 픽셀을 표시한다. 이때, 디스플레이 패널(140)은 복수의 패널을 포함하도록 구성될 수 있으며, 예를 들면, 도 3에 도시된 바와 같이 4개의 패널들(패널0, 패널1, 패널2, 패널3)로 구성된 디스플레이 패널(140)을 포함하도록 구성될 수 있다. 그러나 이에 한정하지 않고, 더 많은 패널들 또는 더 적은 패널들로 구성될 수도 있다.

도 4는 도 3에 도시한 프레임 버퍼 구조 및 프레임 버퍼의 제어 방법을 설명하기 위한 도면으로, 3,840 × 2,160 크기의 영상을 4개의 패널로 구성된 4,096 × 2,240 크기 디스플레이 패널의 41번째 Line의 101번째 Pixel 위치부터 영상 픽셀을 표시하는 예시를 나타낸다.

도 4를 참조하면, 프레임 버퍼(120)에는 디스플레이 패널(140)의 각 픽셀들과 1:1로 대응되도록 픽셀 저장 공간이 할당된다. 예를 들어, 프레임 버퍼(120) 내에서 첫 번째 픽셀(Pixel 1)이 저장된 저장 공간은 디스플레이 패널(140)의 Line 1의 첫 번째 픽셀(패널 0의 Line 1의 첫 번째 픽셀)에 해당된다.

프레임 버퍼(120) 내에서 2049번째 픽셀이 저장되는 저장 공간은 디스플레이 패널(140)의 Line 1의 2049번째 픽셀(패널 1의 Line 1의 첫 번째 픽셀)에 해당된다.

프레임 버퍼(120) 내에서 40*4096+101번째 픽셀이 저장되는 저장 공간은 디스플레이 패널(140)의 Line 41의 101번째 픽셀(패널 0의 Line 41의 101번째 픽셀)에 해당된다.

프레임 버퍼(120) 내에서 40*4096+2049째 픽셀이 저장되는 저장 공간은 디스플레이 패널(140)의 Line 41의 2049번째 픽셀(패널 1의 Line 41의 2049번째 픽셀)에 해당된다.

본 발명의 실시 예에 따른 프레임 버퍼의 제어 방법은 우선 프레임 버퍼(120)를 디스플레이 패널(140)에 검은색 또는 흰색이 출력되도록 초기화 시킨다.

이후, 영상이 입력되면, 프레임 버퍼(120)는 디스플레이 패널(140)에 표시될 위치에 대응되는 프레임 버퍼(120)의 픽셀 저장 공간들에 영상의 픽셀 데이터들을 각각 저장한다. 예를 들어, 입력 영상의 첫 번째 픽셀은 (40*4096+101) 번째 픽셀 저장 공간에 저장한다. 입력 영상의 픽셀이 모두 저장되면, 프레임 버퍼 제어부(130)는 프레임 버퍼(120)의 패널 0, 패널 1, 패널 2, 패널 3의 Line 1의 첫 번째 픽셀부터 마지막 픽셀까지 차례로 읽어서 출력시킨다. 예를 들어, 패널 0, 패널 1, 패널2, 패널3의 첫 번째 픽셀은 각각 프레임 버퍼의 픽셀 1, 픽셀 2049, 픽셀 (1120*4096+1), 픽셀 (1120*4096+2048)에 해당되고, 패널 0, 패널 1, 패널 2, 패널 3의 두 번째 픽셀은 각각 프레임 버퍼의 픽셀 2, 픽셀 2050, 픽셀 (1120*4096+2), 픽셀 (1120*4096+2049)에 해당된다.

입력 영상이 표시될 디스플레이 패널의 위치가 바뀌는 경우, 프레임 버퍼 초기화 과정부터 다시 반복하여 실행된다.

3,840 × 2,160 크기의 영상이, 도 4에 도시된 바와 같이, 4개의 패널들(패널 0, 패널 1, 패널 2 및 패널 3)로 구성된 4,096 × 2,240 크기의 디스플레이 패널(140)의 중앙 영역에 표시되는 경우를 가정하면, 프레임 버퍼(120) 내에서 첫 번째 픽셀(Pixel 1)이 저장된 저장 공간(패널 0의 Line 1의 첫 번째 픽셀)과 2049번째 픽셀이 저장되는 저장 공간(패널 1의 Line 1의 첫 번째 픽셀)에는 3,840 × 2,160 크기의 영상에 대응하는 실제 픽셀 데이터가 저장되는 것이 아니라 검은색 또는 흰색에 대응하는 널 데이터(null data)가 저장된다. 즉, 종래의 프레임 버퍼에는 실제 영상을 구성하는 픽셀 데이터들의 저장 공간만 할당되지만, 본 발명에서 실제 영상을 구성하는 픽셀 데이터들 외에 검은색 또는 흰색에 대응하는 널 데이터(null data)들(또는 더미(dummy) 픽셀 데이터)의 저장 공간도 할당되는 점에서 차이가 있다.

요약하면, 본 발명의 실시 예에 따른 프레임 버퍼(120)에는 디스플레이 패널(140)의 각 픽셀들과 1:1로 대응되도록 픽셀 저장 공간이 할당되는 점에서 종래의 프레임 버퍼 구조와 차이가 있다.

또한, 디스플레이 패널(140)의 각 픽셀들과 1:1로 대응되도록 할당되는 픽셀 저장 공간은 검은색 또는 흰색에 대응하는 널 데이터(null data)의 저장 공간과 실제 영상에 포함된 픽셀 데이터의 저장 공간을 포함하는 점에서 종래의 프레임 버퍼 구조와 차이가 있다.

또한, 본 발명의 실시 예에 따른 프레임 버퍼(120)에 할당되는 저장 공간의 개수는 4개의 패널들로 구성된 디스플레이 패널(140)의 전체 크기에 따라 결정된다. 예를 들면, 디스플레이 패널(140)의 크기(해상도)가 4,096 × 2,240인 경우, 프레임 버퍼(120)에 할당되는 저장 공간의 개수는 4,096 × 2,240이다.

이처럼 본 발명에 따른 프레임 버퍼(120)에는 디스플레이 패널(140)의 각 픽셀들과 1:1로 대응되도록 픽셀 저장 공간이 할당되기 때문에, 프레임 버퍼 제어부(130)는 프레임 버퍼(120)에 저장된 픽셀 데이터를 읽어오는 과정에서 복잡한 계산 없이(복잡한 읽기/쓰기 과정 없이), 픽셀 저장 공간의 할당 순서대로 픽셀 데이터를 출력시키기만 하면되는 단순 제어 방식으로 프레임 버퍼에 대한 읽기/쓰기 과정을 수행하므로, 프레임 버퍼 제어부의 구현(설계) 복잡도를 줄일 수 있다.

도 5는 본 발명의 실시 예에 따른 프레임 버퍼의 제어 방법을 설명하기 위한 흐름도이다.

도 5를 참조하면, 먼저, S510에서, 프레임 버퍼(120)에 디스플레이 패널(140)의 각 픽셀위치와 1:1로 매핑되도록 픽셀 저장 공간들을 할당하는 과정이 수행된다. 도면에 도시하지는 않았으나, 이러한 할당 과정은 프로세서(CPU, GPU)에 의해 수행될 수 있다.

일 실시 예에서, 디스플레이 패널(140)이 제1 디스플레이 패널(예, 패널 0)과 제2 디스플레이 패널(예, 패널 1)을 포함하도록 구성된 경우, 상기 S510은 프레임 버퍼(120)에 제1 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 제1 픽셀 저장 공간들을 할당하는 과정과 프레임 버퍼(120)에 제2 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 제2 픽셀 저장 공간들을 할당하는 과정을 포함할 수 있다.

다른 실시 예에서, 상기 S510은 디스플레이 패널(140)의 각 픽셀위치와 1:1로 매핑되도록 더미 픽셀 데이터가 저장되는 더미(dummy) 픽셀 저장 공간들을 할당하는 과정을 더 포함할 수 있다. 여기서, 더미 픽셀 데이터는 실제 입력 영상에 포함된 실제 픽셀 데이터가 아니라 검은색 또는 흰색에 대응하는 널 데이터(null data)일 수 있다. 또는 더미 픽셀 데이터는 디스플레이 패널(140) 상에서 실제 영상이 표시되고 남은 영역에 표시되는 데이터일 수 있다.

또 다른 실시 예에서, 디스플레이 패널(140)이 제1 디스플레이 패널(예, 패널 0)과 제2 디스플레이 패널(예, 패널 1)을 포함하도록 구성된 경우, 상기 S510은 디스플레이 패널(140)의 각 픽셀위치와 1:1로 매핑되도록 제1 더미 픽셀 데이터가 저장되는 제1 더미 픽셀 저장 공간들을 할당하는 과정과 디스플레이 패널(140)의 각 픽셀위치와 1:1로 매핑되도록 제2 더미 픽셀 데이터가 저장되는 제2 더미 픽셀 저장 공간들을 할당하는 과정을 포함할 수 있다.

한편, S510은 프레임 버퍼(120)에 디스플레이 패널(140)의 각 픽셀위치와 1:1로 매핑되도록 픽셀 저장 공간들을 할당하는 것이므로, 프레임 버퍼(120)에 할당되는 픽셀 저장 공간들(더미 픽셀 저장 공간을 포함)의 개수는 디스플레이 패널(140)을 구성하는 픽셀들의 개수와 동일하다. 여기서, 디스플레이 패널(140)이 제1 디스플레이 패널과 제2 디스플레이 패널을 포함하도록 구성된 경우, 디스플레이 패널(140)의 픽셀들의 개수는 제1 디스플레이 패널의 픽셀들의 개수와 제2 디스플레이 패널의 픽셀들의 개수의 합산한 것이다.

이어, S520에서, 전단계의 픽셀 저장 공간들의 할당 과정이 완료되면, 영상 입력부(110)를 통해 입력된 입력 영상에 포함된 픽셀 데이터를 상기 디스플레이 패널 상에서 표시하고자 하는 영역에 매핑되는 상기 픽셀 저장 공간들에 저장하는 과정이 수행된다.

이어, S530에서, 프레임 버퍼 제어부(130)의 제어에 따라, 상기 프레임 버퍼(120)에 할당된 상기 픽셀 저장 공간들에 저장된 픽셀 데이터들을 각 픽셀 저장 공간에 1:1 매핑되는 디스플레이 패널의 각 픽셀 위치로 순차적으로 출력하는 과정이 수행된다. 이때, 디스플레이 패널이 제1 및 제2 디스플레이 패널을 포함하도록 구성된 경우, 상기 픽셀 저장 공간들에 저장된 픽셀 데이터들은 제1 및 제2 디스플레이 패널로 동시 출력된다.

이어, S540에서, 디스플레이 패널은 프레임 버퍼로부터 입력된 픽셀 데이터들을 표시한다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

Claims (8)

1. 프레임 버퍼, 상기 프레임 버퍼의 출력을 제어하는 프레임 버퍼 제어부 및 디스플레이 패널을 포함하는 영상 표시 장치에서, 상기 프레임 버퍼의 제어 방법에서,
   프레임 버퍼(120)에 상기 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 픽셀 저장 공간들을 할당하는 단계;
   입력 영상에 포함된 픽셀 데이터를 상기 디스플레이 패널 상에서 표시하고자 하는 영역에 매핑되는 상기 픽셀 저장 공간들에 저장하는 단계; 및
   상기 프레임 버퍼의 제어에 따라, 상기 픽셀 저장 공간들에 저장된 픽셀 데이터들을 각 픽셀 저장 공간에 1:1 매핑되는 디스플레이 패널의 각 픽셀 위치로 출력하여, 표시하는 단계
   를 포함하는 프레임 버퍼의 제어 방법.
2. 제1항에서,
   상기 디스플레이 패널이 제1 디스플레이 패널과 제2 디스플레이 패널을 포함하는 경우, 상기 할당하는 단계는,
   상기 프레임 버퍼에 상기 제1 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 제1 픽셀 저장 공간들을 할당하는 단계; 및
   상기 프레임 버퍼에 상기 제2 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 제2 픽셀 저장 공간들을 할당하는 단계
   를 포함하는 것인 프레임 버퍼의 제어 방법.
3. 제1항에서,
   상기 할당하는 단계는,
   디스플레이 패널(140)의 각 픽셀위치와 1:1로 매핑되도록 더미(dummy) 픽셀 데이터가 저장되는 더미(dummy) 픽셀 저장 공간들을 할당하는 단계를 더 포함하는 것인 프레임 버퍼의 제어 방법.
4. 제1항에서,
   상기 디스플레이 패널이 제1 디스플레이 패널과 제2 디스플레이 패널을 포함하는 경우, 상기 할당하는 단계는,
   상기 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 제1 더미 픽셀 데이터(null data)가 저장되는 제1 더미 픽셀 저장 공간들을 할당하는 단계; 및
   상기 디스플레이 패널(140)의 각 픽셀위치와 1:1로 매핑되도록 제2 더미 픽셀 데이터가 저장되는 제2 더미 픽셀 저장 공간들을 할당하는 단계
   를 더 포함하는 것인 프레임 버퍼의 제어 방법.
5. 입력 영상에 포함된 픽셀 데이터들을 저장하는 픽셀 저장 공간들이 할당된 프레임 버퍼; 및
   상기 프레임 버퍼를 저장된 상기 입력 영상에 포함된 픽셀 데이터들을 디스플레이 패널로 출력하도록 제어하는 프레임 버퍼 제어부를 포함하고,
   상기 프레임 버퍼에는 상기 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 상기 픽셀 저장 공간들이 할당된 것인 영상 표시 장치.
6. 제5항에서,
   상기 프레임 버퍼에는 상기 디스플레이 패널의 각 픽셀위치와 1:1로 매핑되도록 더미 픽셀 데이터가 저장되는 더미 픽셀 저장 공간들이 더 할당된 것인 영상 표시 장치.
7. 제5항에서,
   상기 입력 영상의 크기와 상기 디스플레이 패널의 크기보다 작은 것인 영상 표시 장치.
8. 제5항에서,
   상기 디스플레이 패널은 복수의 패널을 포함하는 것인 영상 표시 장치.

Images