KR100563792B1 - 제어기-구동기, 표시 장치 및 표시 방법 - Google Patents

제어기-구동기, 표시 장치 및 표시 방법 Download PDF

Info

Publication number
KR100563792B1
KR100563792B1 KR1020030071911A KR20030071911A KR100563792B1 KR 100563792 B1 KR100563792 B1 KR 100563792B1 KR 1020030071911 A KR1020030071911 A KR 1020030071911A KR 20030071911 A KR20030071911 A KR 20030071911A KR 100563792 B1 KR100563792 B1 KR 100563792B1
Authority
KR
South Korea
Prior art keywords
image data
bits
display
memory
mode
Prior art date
Application number
KR1020030071911A
Other languages
English (en)
Other versions
KR20040034478A (ko
Inventor
노세다까시
시오다준유
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20040034478A publication Critical patent/KR20040034478A/ko
Application granted granted Critical
Publication of KR100563792B1 publication Critical patent/KR100563792B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 메모리의 기억 용량의 부가 또는 소비 전력의 증가 없이, 스크롤 또는 다른 기능을 할 수 있는 제어기-구동기, 제어기-구동기 구동 방법, 및 화상 데이터 처리 방법에 관한 것이다. 1 프레임분의 용량 (H 화소 x V 화소 x 비트수) 의 용량을 갖는 내장 표시 메모리는 화상 유형에 따라 복수의 메모리로 분할된다. 그 후, 제 1 표시 메모리 (7a) 에 기억되어 있는 상위 비트 및 다음 프레임의 상위 비트, 또는 하위 비트는, 판독 전에 메모리 제어 회로 (6) 에 의해 제어되는 제 1 선택기 (8) 내지 제 3 선택기 (10) 을 사용하여 제 2 표시 메모리 (7b) 에 기억된다. 이에 따라, 1 프레임분의 고레벨 화상 데이터는 스크롤 기능이 사용되지 않는 경우 표시될 수 있고, 복수 프레임의 화상 데이터가 스크롤 기능이 사용되는 경우 화상 묘화부 (1) 에 액세스 없이 표시될 수 있어, 소비 전력을 감소시킨다.
제어기-구동기 구동 방법, 표시 메모리

Description

제어기-구동기, 표시 장치 및 표시 방법 {CONTROLLER-DRIVER, DISPLAY DEVICE, AND DISPLAY METHOD}
도 1 은 본 발명의 제 1 실시형태에 따른 제어기-구동기를 포함하는 표시 장치의 구성을 도시하는 도면.
도 2 은 본 발명의 제 1 실시형태에 따른 제어기-구동기를 사용하는 화상 데이터 표시 절차를 도시하는 흐름도.
도 3 은 본 발명의 제 1 실시형태에 따른 제어기-구동기에서 화상 데이터의 흐름 (스크롤 기능이 사용되지 않는 경우) 을 도시하는 도면.
도 4 은 본 발명의 제 1 실시형태에 따른 제어기-구동기에서 화상 데이터의 흐름 (스크롤 기능이 사용되는 경우) 을 도시하는 도면.
도 5 은 본 발명의 제 1 실시형태에 따른 제어기-구동기의 선택기 출력을 도시하는 도면.
도 6 은 본 발명의 제 1 실시형태에 따른 제어기-구동기의 다른 구성을 도시하는 도면.
도 7 은 본 발명의 제 2 실시형태에 따른 제어기-구동기를 포함하는 표시 장치의 구성을 도시하는 도면.
도 8 은 디더회로의 구성을 도시하는 도면.
도 9 은 본 발명의 제 2 실시형태에 따른 제어기-구동기의 선택기 출력을 도시하는 도면.
도 10 은 본 발명의 제 2 실시형태에 따른 제어기-구동기의 효과를 설명하기 위한 도면.
도 11 은 본 발명의 제 2 실시형태에 따른 제어기-구동기를 포함하는 표시 장치의 다른 구성을 도시하는 도면.
도 12 은 본 발명의 제 3 실시형태에 따른 제어기-구동기에서 화상 데이터 흐름 (스크롤 기능이 사용되지 않는 경우) 을 도시하는 도면.
도 13 은 본 발명의 제 3 실시형태에 따른 제어기-구동기에서 화상 데이터 흐름 (스크롤 기능이 사용되는 경우) 을 도시하는 도면.
도 14A 및 도 14B 은 본 발명의 제 3 실시형태에 따른 데이터 라인 구동 회로의 구성을 도시하는 도면.
도 15 은 본 발명의 제 3 실시형태에 따른 데이터 라인 구동 회로에 대한 각 스위치의 타이밍을 도시하는 타이밍도.
도 16 은 본 발명의 제 4 실시형태에 따른 제어기-구동기를 포함하는 표시 장치의 구성을 도시하는 도면.
도 17 은 본 발명의 제 4 실시형태에 따른 제어기-구동기에서 화상 데이터 흐름 (보정 기능이 사용되지 않는 경우) 을 도시하는 도면.
도 18A 및 도 18B 은 본 발명의 제 4 실시형태에 따른 제어기-구동기에서 화상 데이터 흐름 (교정 기능이 사용되는 경우) 을 도시하는 도면.
도 19 은 본 발명의 제 4 실시형태에 따른 제어기-구동기의 선택기 출력을 도시하는 도면.
도 20 은 본 발명의 제 5 실시형태에 따른 제어기-구동기의 구성을 도시하는 도면.
도 21 은 오버드라이브 절차를 설명하는 도면.
도 22 은 본 발명의 제 6 실시형태에 따른 제어기-구동기를 포함하는 표시 장치의 구성을 도시하는 도면.
도 23 은 본 발명의 제 6 실시형태에 따른 제어기-구동기의 칩 배치와 표시부 사이의 배열 관계를 도시하는 도면.
도 24 은 본 발명의 제 6 실시형태에 따른 제어기-구동기에서 화상 데이터 흐름 (주 표시 화면만이 사용되는 경우) 을 도시하는 도면.
도 25 은 본 발명의 제 6 실시형태에 따른 제어기-구동기에서 화상 데이터 흐름 (동일한 화상 데이터가 주 표시 화면과 배면 표시 화면에 출력되는 경우) 을 도시하는 도면.
도 26 은 본 발명의 제 6 실시형태에 따른 제어기-구동기에서 화상 데이터 흐름 (상이한 화상 데이터가 주 표시 화면과 배면 표시 화면에 출력되는 경우) 을 도시하는 도면.
도 27 은 본 발명의 제 6 실시형태에 따라서 제어기-구동기에서 화상 데이터 흐름 (배면 표시 화면만이 사용되는 경우) 을 도시하는 도면.
도 28 은 본 발명의 제 6 실시형태에 따라서 제어기-구동기를 사용하는 표시 화면의 예 (주 표시 화면만이 사용되는 경우) 을 도시하는 도면.
도 29 은 본 발명의 제 6 실시형태에 따라서 제어기-구동기를 사용하는 표시 화면의 예 (동일한 화상 데이터가 주 표시 화면과 배면 표시 화면에 출력되는 경우) 을 도시하는 도면.
도 30 은 본 발명의 제 6 실시형태에 따라서 제어기-구동기를 사용하는 표시 화면의 예 (상이한 화상 데이터가 주 표시 화면과 배면 표시 화면에 출력되는 경우) 을 도시하는 도면.
도 31 은 본 발명의 제 6 실시형태에 따라서 제어기-구동기를 사용하는 표시 화면의 예 (배면 표시 화면만이 사용되는 경우) 를 도시하는 도면.
도 32 은 종래의 배면 화면 표시를 갖는 휴대 전화기의 개략 구성을 도시하는 도면.
도 33 은 종래의 제어기-구동기의 구성을 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 화상 묘화부 2, 20, 20a, 20b : 제어기-구동기
3 : 표시부 3a : 주 표시부
3b : 배면 표시부 4 : 계조 전압 발생 회로
5 : 게이트 라인 구동 회로 5a : 제 1 게이트 라인 구동 회로
5b : 제 2 게이트 라인 구동 회로 6, 21 : 메모리 제어 회로
7a - 7h, 23 : 표시 메모리 8 : 제 1 선택기
9 : 제 2 선택기 10 : 제 3 선택기
11, 22 : 타이밍 제어 회로 12, 24 : 래치 회로
12a : 제 1 래치 회로 12b : 제 2 래치 회로
13, 25 : 데이터 라인 구동 회로 13a : 제 1 데이터 라인 구동 회로
13b : 제 2 데이터 라인 구동 회로 14 : 디더 회로
16 : 보정 회로 15 : 제 4 선택기
17 : 제 5 선택기 19 : LUT
본 발명은 휴대 전화기나 PDA (개인 휴대 정보 단말기) 와 같은 이동 단말 기기 또는 장치상의 표시 화면을 제어하는 제어기 구동기 (제어기-구동기로 나타냄), 표시 장치, 및 표시 방법에 관한 것이다.
최근에, 휴대 전화기 및 PDA 등의 휴대 단말 기기의 고성능화 고기능화에 따라, 각종 유형의 정보가 화면상에 표시 되었다. 예를 들어, 각종 유형의 휴대 전화기에는 전화 통신 기능에 부가하여 이메일 기능, 웹 브라우징 기능, 사진 촬영 기능, 이동 표시 기능 등이 제공된다. 휴대 전화기의 화면상에 텍스트 데이터 뿐만 아니라 데이터 크기가 큰 화상 데이터가 표시된다.
도 33 을 참조하여, 종래의 휴대 전화기 등에 사용되는 메모리 내장 제어기-구동기를 구비하는 표시 장치를 설명한다. 종래의 표시 장치는 CPU 등의 화상 묘화부 (1), 화상 묘화부로부터 화상 데이터를 수신하고 그것을 표시 데이터로서 출력하는 제어기-구동기 (20), 데이터 라인 및 게이트 라인에 의해 구획되는 화소가 매트릭스상에 배열된 표시부 (3), 계조 표시를 위한 전압을 발생하는 계조 전압 발생 회로 (4), 및 표시부 (3) 의 게이트 라인을 구동하는 게이트 라인 구동 회로 (5) 를 구비하며, 제어기-구동기 (20) 는 화상 데이터를 기억하는 표시 메모리 (23), 1 라인 분의 화상 데이터를 일시적으로 보유하는 래치 회로 (24), 표시부 (3) 의 데이터 라인을 구동하는 데이터 라인 구동 회로 (25), 표시 메모리 제어 신호에 의해 표시 메모리의 판독/기입 동작을 제어하는 메모리 제어 회로 (21), 메모리 제어 회로 (21) 를 제어하는 타이밍 제어 회로 (22), 래치 회로 (24), 및 타이밍 제어 신호에 따른 게이트 라인 구동 회로 (5) 를 구비한다.
상기 구성을 갖는 메모리 내장 제어기-구동기 (20) 에서, 표시 메모리 (23) 는 일반적으로 1 프레임분의 화상 데이터를 기억하는 용량을 갖는다. 화면이 전환되지 않는 경우, 제어기-구동기는 화상 묘화부 (1) 로부터의 화상 데이터 전송을 중단하며, 표시 메모리 (23) 에 기억된 화상 데이터를 표시부 (3) 에 출력한다. 화면이 전환되는 경우, 제어기-구동기는 순차적으로 화상 묘화부 (1) 로부터 전송된 화상 데이터를 표시 메모리 (23) 에 기억하여, 그것을 표시부 (3) 에 출력한다. 여기서, 휴대 전화기 등의 휴대용 단말 기기는 전체적인 장치의 소형화의 필요성으로부터 제한된 표시부 (3) 크기와 제한된 화소 수를 갖는다. 그러므로, 표시부 (3) 의 화소 수를 초과하는 화상 파일이나 이메일 등을 수신하는 경우, 표시부 (3) 상에 모든 데이터를 표시하는 것이 불가능하여, 전체 수신된 정보를 표시하기 위해 순차적으로 전환되어야 한다.
그러나, 일본 특허 공개 공보 평 9-281950 에 설명한 바와 같이, 화면 전환 표시 방법은 이메일에 의해 긴 메시지가 전송되는 경우 사용자가 즉각적으로 그 메시지를 이해할 수 없다는 문제점을 갖는다. 그러므로, 메시지 데이터를 비트맵으로서 표시 메모리에 기억하며, 스크롤에 대응하도록 표시 메모리의 내용이 시프트되는 방법이 사용된다. 표시 화면을 스크롤 시키는 방법을 사용하는 경우, 1 프레임분의 화상 데이터가 화면이 스크롤될 때마다 표시 메모리 (23) 에 기억되어, 고전력 소비가 필요하게 된다. 이에, 상기 공보에서, 화상 묘화부 (1) 로부터 변경된 화소의 화상 데이터를 전송함으로써, 전력소비를 감소시킨다.
또한, 표시부 (3) 의 화소 수를 초과하는 화상 파일이나 이메일을 표시하는 방법으로서, 표시 메모리 (23) 의 기억 용량을 증가시키는 방법도 있다. 예를 들어, 일본 특허 공개 공보 평 7-295937 에서는, 표시 메모리 내에 표시부상에 표시될 수 있는 데이터의 영역보다도 넓은 영역에 표시 데이터를 기억시키고, 스크롤링 거리 및 방향을 검출할 수 있는 마우스 볼을 제공하여, 연산 처리부에 의해 스크롤링 정보를 판독함으로써, 스크롤링의 조작성을 개선시키는 방법을 개시하고 있다.
그러나, 일본 특허 공개 공보 평 9-281950 에 개시된 바와 같이, 종래의 메모리 내장 제어기-구동기로 스크롤 기능을 사용하는 경우, 내장 표시 메모리의 기억 용량이 1 프레임분이 되어, 스크롤할 때마다 새롭게 표시하는 화상 데이터를 CPU 로부터 전송할 필요가 있기 때문에, 소비 전력의 증가를 야기한다. 소비 전력의 증가는 휴대 단말기에 상당한 문제점이 된다. 사용 가능 시간을 유지하 기 위해서는 대형화할 필요가 있고, 이에 따라서 소형화 및 경량화 휴대 단말기의 특징을 손상시키게 된다.
또한, 스크롤 기능을 사용하는 경우, 제어기-구동기 (20) 에 내장된 표시 메모리 (23) 의 기억 용량을 증가시킴으로써, 화상 묘화부 (1) 로부터의 화상 데이터 전송이 억제될 수 있다. 그러나, 일본 특허 공개 공보 평 7-295937 에 개시된 바와 같이, 표시 영역보다 넓은 영역의 표시 데이터가 화상 메모리 (표시 메모리) 에 기억되고, 화상 메모리상의 표시 위치가 스크롤링시 시프트되는 방법에서, 표시 메모리의 기억 용량을 증가시킴으로써, 칩 영역이 증가되며, 소형화를 방해한다. 또한, 칩 비용의 증가는 장치 비용을 증가시키는 문제점을 초래한다.
본 발명은 상술한 문제점의 관점에서 제공된다. 제어기-구동기, 표시 장치, 및 표시 방법을 제공하는 것이 본 발명의 주요 목적이다.
본 발명이 적용 가능한 제어기-구동기는 1 화면 분을 표시하기에 충분한 화상 데이터의 양을 기억하는 기억 용량을 갖는 메모리 영역을 구비한다. 각각의 화상 데이터는 복수 비트로 구성된다. 본 발명에 따른 제어기-구동기는, 선택적으로 제 1 모드 및 제 2 모드에서 동작가능하며, 전체적인 복수 비트의 화상 데이터를 제 1 모드의 메모리 영역에 기억시키고, 일부 복수 비트의 화상 데이터를 제 2 모드의 메모리 영역에 기억시켜, 메모리 영역의 빈 영역을 잔존시킨다.
상술한 제어기-구동기에서, 복수 비트에 의해 형성된 일부 화상 데이터는 계조 레벨 수로 나타내는 복수 비트 중에서 소정의 상위 비트 수에 의해 지정된다.
제 2 모드에서, 상술한 제어기-구동기에는 상기 참고된 복수 비트의 화상 데이터와 상이한 화상 데이터가 주어지며, 상이한 화상 데이터중 원하는 상위 비트 또는 비트들은 메모리 영역의 빈 영역내에 기억된다.
제 2 모드에서, 상술한 제어기-구동기에는 비트수 변환과 소정의 비트수로 감색 (color decrease) 처리된 복수 비트의 화상 데이터가 제공된다. 비트수 변환과 감색 처리된 복수 비트는 복수 비트에 의해 형성된 화상 데이터의 일부로서 사용된다.
제 2 모드에서, 상술한 제어기-구동기에는, 비트수 변환과 원하는 비트로 감색 처리된 복수 비트의 화상 데이터와, 원하는 비트로 상이한 화상 데이터를 변환 및 감색시킴으로써 얻어지는 복수 비트의 화상 데이터가 제공된다.
제어기-구동기에서, 상이한 화상 데이터는 연속적인 화면의 현재 화면에 인접한 화상 데이터에 의해 지정되거나, 복수 비트에 의해 형성된 화상 데이터의 일부로서 기억되어 있는 화상 데이터에 관련된 소정의 처리를 실행함으로써 얻어진다.
제어기-구동기는, 복수 비트의 입력 화상 데이터의 비트수 변환과 소정의 비트를 복수 비트의 일부로 생성하기는 소정의 비트로의 감색 처리를 실행하는 제 2 모드에서 동작 가능한 감색 처리 회로를 포함한다.
제어기-구동기의 감색 회로는 디더 처리를 실행하는 디더 회로로 구성된다.
제어기-구동기는 복수 비트의 일부분으로서 처리된 화상 데이터를 생성하며 복수 비트의 입력 화상 데이터에 관하여 소정의 처리를 실행하거나 복수 비트의 일부분으로서 생성하는 감색 회로로부터의 입력 데이터 출력에 관하여 소정의 처리를 수행하는 제 1 모드에서 동작 가능한 처리 회로를 포함한다.
제어기-구동기에서, 메모리 영역에 기억되어 있는 복수 비트와 복수 입력 비트의 일부분에 관하여, 또는 감색 회로로부터의 화상 데이터 출력에 관하여 소정의 처리를 실행하는 제 2 모드에서 동작가능하고, 복수 비트의 일부분인 처리된 화상 데이터를 빈 영역에 기억시킨다.
제어기-구동기에서, 메모리 영역은 복수 비트에 의해 주어진 화상 데이터의 계조 레벨을 제공하는 비트수와 동일한 복수의 서브분할 메모리 영역으로 분할된다. 제 1 모드는 메모리 영역을 분할하는 분할 수에 따라서 원하는 비트 수중 매 비트마다 복수 비트의 화상 데이터를 분할하여 전체 화상 데이터를 기억하기 위한 것이다. 제 2 모드는 복수 비트에 의해 형성된 화상 데이터의 일부분을 기억시키기 위해서 분할된 메모리 영들중 한 영역을 선택하기 위한 것이다.
제어기-구동기에서, 메모리 영역은 제 1 분할 메모리 영역과 제 2 분할 메모리 영역으로 분할된다. 복수 비트에 의해 형성된 화상 데이터는 계조 레벨과 연관된 복수 비트와 관련하여 상위 및 하위 비트로 동일하게 분할된다. 제 1 모드에서, 분할된 화상 데이터의 상위 비트는 제 1 분할 메모리 영역에 기억되고, 분할된 화상 데이터의 하위 비트의 비트는 제 2 분할 메모리 영역에 기억된다. 제 2 모드에서, 복수 비트에 의해 형성된 화상 데이터의 상위 비트는 복수 비트에 의해 형성된 화상 데이터의 일부분으로서 제 1 분할 메모리 영역에 또는 제 2 분할 메모리 영역에 선택적으로 기억된다.
제어기-구동기에서, 메모리 영역은 계조 레벨의 수를 나타내는 비트 수와 동일한 복수의 분할 메모리 영역으로 분할된다. 제 1 모드에서, 복수 비트의 화상 데이터는 계조 레벨의 수를 나타내는 복수 비트에 관하여 복수의 서브 분할된 메모리 영역으로 매 하나의 비트마다 분할되고, 매 하나의 비트로 분할된 화상 데이터 전체는 서브분할된 메모리 영역 각각에 개별적으로 기억된다. 제 2 모드에서, 계조 레벨의 수를 나타내는 최상위 비트는 서브분할된 메모리 영역에 복수비트의 일부분으로서 기억된다.
제어기-구동기에서, 메모리 제어 회로는 2개의 표시 회로를 제어하도록 동작가능하고, 메모리 영역에 기억되어 있는 복수 비트 전체는 표시 화면중 하나에 표시되는 제 1 모드에서 사용되며 메모리 영역에 기억되어 있는 복수 비트의 일부분은 하나 이상의 표시 화면상에 표시되는 제 2 모드에서 사용된다.
제어기-구동기에서, 메모리 제어 회로는 서브분할된 메모리 영역에 기억되고 표시될 화상 데이터로서 사용되는 화상 데이터 전체를 판독하는 제 1 모드에서 동작가능하다. 제 2 모드에서, 메모리 제어 회로는 서브분할된 메모리 영역중 하나에 기억되고 표시될 상위 비트의 화상 데이터로서 사용되는 화상 데이터를 판독한다. 표시될 하위 비트의 화상 데이터는 판독 데이터와 동일한 데이터, 판독 데이터의 일부분 및 소정의 데이터 중 선택된 하나에 의해 형성된다.
제어기-구동기에서, 제 2 모드는 서브분할된 메모리 영역중 선택된 하나에 기억되어 있는 화상 데이터에 따라서 표시 화면을 온 상태와 오프 상태로 하는 바 이너리 구동 동작을 실행한다.
제어기-구동기는 복수 비트의 입력 화상 데이터를 메모리 영역의 메모리 용량과 비교하여 제 1 및 제 2 모드를 제어하는 제 1 판정 회로를 구비한다.
제어기-구동기는 복수 비트의 입력 화상 데이터에 소정의 처리를 할지를 판정하는 제 1 및 제 2 모드를 제어하는 제 2 판정 회로를 더 구비한다.
제어기-구동기는 외부 회로로부터 주어진 모드 선택 신호에 기초하여 제 1 및 제 2 모드를 제어하여 지정될 수 있다.
제어기-구동기의 메모리 제어 회로는 제 2 모드의 비트 수 선택 신호에 기초하여 복수 비트의 일부분의 비트폭을 제어한다.
제어기-구동기에서, 메모리 영역은 H(화소)×V(화소)×n(비트) 에 의해 정의된 1 화면에 대한 화상 데이터의 데이터 량과 동등한 메모리 용량의 메모리에 의해 지정될 수 있다.
위로부터, 입력 화상 데이터는 제 1 모드에서 전부 기억되고, 빈 영역은 제 2 모드에서 메모리 영역에 형성될 수 있다. 빈 영역은 복수의 화상 데이터를 기억하는 데 사용되거나 소정 처리에 대한 작업 영역으로서 사용될 수 있다. 화상 데이터가 빈 영역에 기억될 때, 스크롤 기능은 예를 들어 표시 화면상에 구현될 수 있다. 이 경우, 스크롤 기능이 사용되지 않는 경우, 메모리 영역이 1 화면에 대하여 필요한 화상 데이터 전체를 기억시키는데 사용된다. 기억되어 있는 화상 데이터는 높은 계조 레벨의 1 화면에 재생 및 표시될 수 있다. 한편, 스크롤 기능이 사용될 때, 화상 데이터의 계조 레벨의 수를 나타내는 비트 수가 감 소될 수 있다. 이는 1 개의 스크롤 화면에 대한 화상 데이터보다 큰 화상 데이터를 기억하고, 스크롤 방식으로 기억된 화상 데이터를 표시하는 것이 가능하다. 이 구조로, 복수의 스크롤 화상은 매 스크롤 동작마다 화상 렌더링 장치로부터 화상 표현 장치 (image rendering device) 로부터 화상 데이터를 수신하지 않고 표시될 수 있다.
일 예로서, 본 발명은 주 표시 화면과 서브 표시 화면 같은 2가지 종류의 표시 화면을 갖는 이동 전화기나 셀 전화기에 응용가능하다. 이 경우에, 주 표시 화면에 대한 데이터와 서브 표시 화면에 대한 데이터 양쪽이 메모리 영역에 기억되고, 하나에서 다른 하나로 전환 되도록 제어된다. 이 구조로, 제어기-구동기와 서브 표시 화면에 대한 추가적인 메모리를 증가시키지 않고 주 표시 화면과 서브 표시 화면에 대한 2가지 종류의 정보를 표시하는 것이 가능하다. 다른 예는, 소정 처리 전후에 메모리 영역에 화상 데이터를 기억하고, 사용중인 하나에서 다른 하나로 양쪽 데이터를 스위칭하는 것이다. 예를 들어, 투명 또는 반투명 표시 화면이 표시 화면으로서 사용될 때, 메모리 영역은 감마 (Y) 특성이 변화하기 전후에 화상 데이터를 기억한다. 이 구조로, 백 라이트의 존재 유무에 관한 그들을 특성을 변화시키는 것이 가능하다. 빈 영역을 작업 영역으로 사용하는 예로서, 빈 영역은 그래픽 처리에서 소정의 계산을 위한 영역으로서 사용된다.
본 발명에 따른 반도체 집적회로는 제어기-구동기가 1 개의 칩에 의해 형성되는 것을 특징으로 한다.
본 발명에 따른 다른 반도체 집적회로는 제어기-구동기가 표시부를 포함하는 표시 패널상에 탑재되는 것을 특징으로 한다.
따라서, 반도체 집적 회로에 의해 형성된 제어기-구동기는 복수의 칩 대신에 1 개 칩에 의해 구성될 수도 있거나, 표시 부분과 일체화될 수 있다.
본 발명의 다른 양태에 따라서, 표시 장치는, 1 화면분을 충분하게 표시하기 위해서 복수 비트의 화상 데이터를 기억하는 메모리 또는 기억 용량을 갖는 메모리 영역, 및 제 1 모드의 메모리 영역에 전체적인 복수 비트를 기억하도록 동작가능하고, 메모리 영역에 빈 영역을 잔존시키기 위해서 제 2 모드의 메모리 영역에 부분적인 복수 비트를 기억하도록 동작가능한 메모리 제어 회로를 구비하는 것을 특징으로 한다. 표시 장치에 따라서, 제 1 모드는 메모리 영역에 전체적인 입력 화상 데이터를 기억시키는데 효과적이며, 제 2 모드는 메모리 영역에 빈 영역을 잔존시키는데 효과적이다.
본 발명의 다른 양태에 따른 본 방법은, 1 화면분을 충분하게 표시하기 위해서 복수 비트의 화상 데이터를 기억하는 기억 용량을 갖는 메모리 영역을 구비하는 제어기-구동기에서 표시 방법에 적용가능하다. 특히, 표시 방법은, 제 1 모드의 메모리 영역에 전체적인 복수 비트를 기억하도록 동작가능하고, 메모리 영역에 빈 영역을 잔존시키기 위해서 제 2 모드의 메모리 영역에 부분적인 복수 비트를 기억하도록 동작가능한 메모리 제어 회로를 구비하는 것을 특징으로 한다. 따라서, 표시 방법은 제 1 모드에서 전체적인 입력 화상 데이터를 기억시키고 제 2 모드에서 메모리 영역에 빈 영역을 잔존시킴으로써 특정된다.
본 발명의 바람직한 실시형태에 따른 제어기-구동기에서, 1 프레임분 (H 화소수 (H : 수평 방향에 따른 화소) x V 화소 (V : 수직 방향에 따른 화소수) x n 비트 (n ; 계조 레벨수를 나타내는 비트수)) 의 기억 용량을 갖는 표시 메모리 영역 (종종, 표시 메모리라 칭함) 이 화상의 종류를 참조하여 복수의 메모리 (분할 또는 서브-분할된 메모리 영역이라 칭함) 로 분할된다. 메모리 제어 회로에 의해 제어되는 선택기를 사용하여, 표시 메모리 영역은 비트 분할된 화상 데이터를 분할된 표시 메모리에 기억하며, 데이터를 선택 및 판독한다. 이에 따라서, 스크롤 기능이 사용되지 않는 경우, 1 프레임분의 고-레벨 화상 데이터를 표시하는 것이 가능하며, 스크롤 기능을 사용하는 경우, 화상 묘화부에 액세스하지 않고 프레임의 분할수의 화상 데이터를 표시하는 것이 가능하여, 소비 전력을 감소시킬 수 있다.
또한, 분할된 표시 메모리의 일부가, 예를 들어, 보정된 화상 데이터를 기억하는 메모리 영역, 그래픽 기능을 사용하는 묘화 메모리 영역, 액정의 응답 속도를 개선시키는 오버드라이브 처리를 수행하는 오버드라이브 데이터를 기억하는 메모리 영역, 2-화면 표시에 대한 배면 표시 메모리 영역으로서 사용되어, 새로운 표시 메모리 영역을 부가시키지 않고 휴대 단말 기기로 사용되는 각종 기능을 달성할 수 있다.
[실시형태]
본 발명의 바람직한 실시형태는 첨부한 도면을 참조하여 이하에서 상세히 설명한다.
[제 1 실시형태]
우선, 도 1 내지 도 6 을 참조하여, 이하에서 본 발명의 제 1 실시형태에 따른 제어기-구동기, 표시 장치, 및 표시 방법을 설명한다. 도 1 을 참조하면, 제 1 실시형태에 따른 제어기-구동기를 구비하는 표시 장치의 구성에 대한 도면을 도시한다. 도 2 을 참조하면, 제어기-구동기를 사용하는 화상 데이터 표시 절차의 흐름도를 도시한다. 도 3 및 도 4 을 참조하면, 스크롤 기능이 사용되는 경우 대한 화상 데이터 흐름과, 스크롤 기능이 사용되지 않는 경우에 대한 화상 데이터 흐름에 대한 화상 데이터 흐름을 설명하는 도면을 도시한다. 도 5 을 참조하면, 선택기 상태의 도면을 도시한다. 또한, 본 실시형태에 따른 제어기-구동기의 다른 구성에 대한 도면을 도시한다.
우선, 도 1 을 참조하여, 이하에서는 제어기-구동기를 구비하는 표시 장치의 구성을 설명한다. 본 명세서에서 설명되는 표시 장치는 임의의 표시 장치에 적용가능하며, 소형화 및 저 전력 소비를 요구하는 휴대 전화기 또는 PDA 와 같은 휴대 단말 기기에서 사용하기에 특히 바람직하다. 본 구성은 표시되는 데이터가 8 비트로 구성되어 있는 예이지만, 데이터의 비트수는 8 비트에 제한되지 않고, 2 비트 이상의 데이터에 대해 적용가능하다.
도 1 에 도시된 바와 같이, 본 실시형태에 따른 표시 장치는, CPU 와 같은 화상 묘화부 (1), 화상 묘화부 (1) 로부터 8-비트 화상 데이터를 수신하고 그것을 표시 데이터로서 출력하는 제어기-구동기 (2), 데이터 라인 및 게이트 라인에 의해 구획되는 화소가 매트릭스로 배열되는 표시부 (3), 및 8-비트 계조 표시에 대한 전 압을 발생시키는 계조 전압 발생 회로 (4), 및 표시부 (3) 의 게이트 라인을 구동하는 게이트 라인 구동 회로 (5) 를 구비하며, 제어기-구동기 (2) 는, 화상 데이터를 기억하는 2 개의 표시 메모리(제 1 표시 메모리 (7a) 및 제 2 표시 메모리 (7b)), 표시 메모리의 입-출력 데이터를 선택하는 3 개의 선택기 (제 1 선택기 (8), 제 2 선택기 (9), 및 제 3 선택기 (10)), 표시 메모리 제어 신호로 표시 메모리를 제어하고 메모리 분할 신호와 메모리 판독 선택 신호로 선택기를 제어하는 메모리 제어 회로 (6), 제 2 선택기 (9) 와 제 3 선택기 (10) 에 의해 선택된 화상 데이터의 1 라인을 보유하는 래치 회로 (12), 타이밍 제어 신호로 메모리 제어 회로 (6), 래치 회로 (12), 및 게이트 라인 구동 회로 (5) 를 제어하는 타이밍 제어 회로 (11), 및 래치 회로 (12) 로부터의 화상 데이터에 따른 계조 전압에 의해 표시부 (3) 의 데이터 라인을 구동하는 데이터 라인 구동 회로 (13) 를 구비한다. 설명을 간략히 하기 위해, 도면에서는 표시 메모리를 분할하고 있지만, 표시 메모리가 물리적으로 항상 분할될 필요가 있는 것은 아니다. 단지 요구되는 것은, 각 영역이 독립적으로 제어가능하도록 기억 영역이 분할되는 것이다.
여기서, 도 33 에 도시된 종래의 제어기-구동기 (20) 의 구성에서, 1 프레임분 (H 화소 x V 화소 x 8 비트) 의 기억 용량을 갖는 표시 메모리 (23) 는 1 개의 블록으로 구성되며, 8-비트 화상 데이터는 메모리 제어 회로 (21) 의 표시 메모리 제어 신호에 따라서 화소 단위로 재기입된다. 그러나, 본 실시형태의 제어기-구동기 (2) 에서, 표시 메모리는 각각 H 화소 x V 화소 x 4 비트 크기의 기억 용량을 갖는 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 로 분할되며, 비트 분할 된 (이하의 설명에서, 상위 4 비트와 하위 4 비트) 화상 데이터는 각 표시 메모리의 표시 메모리 제어 신호에 의해 지정된 어드레스에 기억된다. 표시 메모리 제어 신호는 표시 메모리로부터 판독 동작을 가능하게 하는 판독 신호, 표시 메모리로 기입 동작을 가능하게 하는 기입 신호, 및 표시 화면 개시 위치 어드레스 신호를 포함한다. 이들 신호는 각각 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 를 제어하는데 사용된다.
특히, 제 1 표시 메모리 (7a) 에는 화상 묘화부 (1) 로부터 송신되는 화상 데이터의 상위 4 비트를 기억시키며, 제 2 표시 메모리 (7b) 에는 메모리 분할 신호에 따라서 제어되는 제 1 선택기 (8) 에 의해 선택된 현재 프레임의 하위 4 비트 또는 다음 프레임의 상위 4 비트를 기억시킨다. 후속 또는 다음 프레임은 현재 프레임과 상이한 화상 데이터를 전송한다.
또한, 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 또는 제 2 표시 메모리 (7b) 로부터 기억되는 상위 4 비트를 선택하며, 제 3 선택기 (10) 는 제 1 표시 메모리 (7a) 또는 제 2 표시 메모리 (7b) 로부터 래치 회로 (12) 에 기억되는 하위 4 비트를 선택한다. 화상 데이터는 이하의 설명에서 화소 단위로 처리되지만, 선택기를 1 라인에 제공하여 일괄적으로 화상 데이터를 처리할 수 있다.
도 2 내지 도 4 을 참조하여, 본 실시형태의 화상 묘화부 (1) 및 제어기-구동기 (2) 를 사용하여 화상을 표시하는 동작을 설명한다. 우선, 단계 S101 에서, 화상 묘화부 (1) 는 수신된 화상 데이터 파일의 크기를 확인한다. 단계 S102 에서, 화상 데이터가 1 프레임으로 표시될 수 있는 크기를 갖는지 여부를 판정한다. 데이터가 1 프레임으로 표시될 수 있는 경우, 스크롤 기능이 사용되지 않는 것으로 판정하여, 단계 S103 의 처리를 수행한다. 복수의 프레임 (본 실시형태에서는 2 프레임) 이 필요한 경우, 스크롤 기능이 사용되는 것으로 판정하여, 단계 106 의 처리를 수행한다.
도 3 에 도시된 바와 같이, 스크롤 기능이 사용되지 않는 경우, 화상 데이터의 하위 4 비트는 메모리 분할 신호에 따라 제어되는 제 1 선택기 (8) 에 의해 선택된다. 이에 따라, 제 1 표시 메모리 (7a) 에는 1 프레임분의 화상 데이터의 상위 4 비트 (도 3 의 "1100") 을 기억시키고, 제 2 표시 메모리 (7b) 에는 1 프레임분의 화상 데이터의 하위 4 비트 (제 1 표시 메모리 (7a) 에 기억된 화상 데이터의 하위 4 비트 : 도 3 의 "1111") 를 기억시킨다 (단계 S103).
또한, 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 에 기억된 화상 데이터를 선택하며, 제 3 선택기 (10) 는 제 2 표시 메모리 (7b) 에 기억된 화상 데이터를 선택한다 (도 3 에서 실선으로 나타냄). 그 후, 제 1 표시 메모리로부터 판독된 상기 화상 데이터의 상위 4 비트와 제 2 표시 메모리 (7b) 로부터 판독된 상기 화상 데이터의 하위 4 비트는 각각 래치 회로 (12) 의 상위 4 비트와 하위 4 비트로 전송된다. 따라서, 원래의 화상 데이터와 동일한 데이터 "11001111" 가 래치 회로 (12) 에서 복원된다 (단계 S104). 데이터는 동시에 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 로 기입되며, 동시에 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 로부터 판독된다. 각 각의 표시 화면상의 개시 위치는 제 1 표시 메모리 (7a) 또는 제 2 표시 메모리 (7b) 의 제 1 행 어드레스 (도 3 의 메모리 영역 상부의 세선에 의해 둘러싸인 영역) 가 된다.
그 후, 타이밍 제어 회로 (11) 로부터의 타이밍 제어 신호에 응답하여, 래치 회로 (12) 는 1 라인분의 데이터를 보유하고 그것을 데이터 라인 구동 회로 (13) 으로 전송하며, 데이터 라인 구동 회로 (13) 는 계조 전압 발생 회로 (4) 로부터의 전압을 사용함으로써 발생된 계조 전압으로 표시부 (3) 의 데이터 라인을 제어하여, 표시부 (3) 는 8-비트 화상을 표시한다 (단계 S105).
반면, 도 4 에 도시된 바와 같이, 스크롤 기능이 사용되는 경우, 메모리 분할 신호에 따라 제어되는 제 1 선택기 (8) 는 현재 프레임의 하위 4 비트 화상 데이터 대신에 다음 프레임의 상위 4 비트 화상 데이터를 선택한다. 따라서, 제 1 표시 메모리 (7a) 에는 2 개의 프레임 중 제 1 프레임에 있는 상위 4 비트의 화상 데이터를 기억시키고, 제 2 표시 메모리 (7b) 에는 2 개의 프레임 중 다음 프레임에 있는 상위 4 비트의 화상 데이터를 기억시킨다 (단계 106).
표시부 (3) 에 의해 표시된 화상 데이터가 제 1 표시 메모리 (7a) 에 존재하는 경우, 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 와 제 3 선택기 (10) 는 각각 제 1 표시 메모리 (7a) 에 기억되어 있는 대응하는 화상 데이터를 선택한다. 각각의 데이터는 래치 회로 (12) 의 상위 4 비트와 하위 4 비트에 전송된다 (단계 S107). 이것에 의해, 표시부 (3) 는 4 비트 화상을 표시한다 (후술하는 이유에 의해서, 하위 4 비트에 상위 4 비트와 동일한 데이터가 기입되지만, 하위 4 비트는 실제 화상 데이터와 상이하기 때문에, 4-비트 화상으로 표시된다)(단계 S108).
다음에, 도시되지 않은 스크롤부로부터 스크롤 지시를 수신하면, 단계 S109 에서 데이터 판독 선두 위치는 변경된다. 동작시에, 표시부 (3) 에 의해 표시된 화상 데이터는 제 2 표시 메모리 (7b) 에 기억된 다음 프레임을 포함한다. 그러므로, 도 4(a) 에 도시된 바와 같이, 제 1 표시 메모리 (7a) 에 기억되어 있는 데이터가 우선 표시되는 경우, 제 2 선택기 (9) 와 제 3 선택기 (10) 는 상술한 바와 같이 동일한 방법으로 제 1 표시 메모리 (7a) 의 데이터를 선택하여, 그 데이터를 래치 회로 (12) 의 상위 4 비트와 하위 4 비트에 전송한다. 도 4(b) 에 도시된 바와 같이, 제 2 표시 메모리 (7b) 에 기억되어 있는 화상 데이터가 후속하여 표시되는 경우, 제 2 선택기 (9) 와 제 3 선택기 (10) 는 제 2 표시 메모리 (7b) 의 데이터를 선택하여, 그 데이터를 래치 회로 (12) 의 상위 4 비트와 하위 4 비트로 전송한다 (단계 S110). 이에 따라서, 표시부 (3) 에는 스크롤 후의 4-비트 화상을 표시한다 (여기서도, 하위 4 비트에는 상위 4 비트와 동일한 데이터가 전송되지만, 하위 4 비트는 실제 화상 데이터와 상이하기 때문에, 4-비트 화상으로서 표시된다) (단계 S111).
제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 로의 기입 동작은 개별적으로 수행되며, 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 로부터의 판독 동작도 개별적으로 수행되며, 여기서 표시 화면상의 개시 위치는 표시 화면 개시 위치 어드레스 신호에 따라서 제어된다. 그러므로, 표시 메모리에는 2 프레임 분의 화상 데이터를 기억시킨다. 따라서, 스크롤 기능이 사용된다 하더라도, 표시 화면상의 개시 위치만이 변경하며, 화상 데이터가 변경하지 않는 한, 제 1 표시 메모리 및 제 2 표시 메모리 (7a 및 7b) 에 기억되어 있는 데이터를 사용함으로써 화상을 표시하는 것이 가능하다. 그러므로, 화상 묘화부 (1) 로부터의 화상 데이터 전송은 중단될 수 있고, 이에 따라 소비 전력을 감소시킬 수 있다.
도 5 을 참조하면, 제어 신호 (메모리 분할 신호 및 메모리 판독 선택 신호) 와 선택기로부터의 데이터 출력 사이의 관계표를 도시한다. 메모리 분할 신호는 메모리 제어 회로 (6) 으로부터 전송되는 제 1 선택기 (8) 에 대한 제어 신호이다. 제 1 선택기 (8) 은 OFF 상태에서 하위 4 비트의 화상 데이터를 선택하는 반면, ON 상태에서 다음 프레임의 상위 4 비트를 선택한다. 메모리 판독 선택 신호는 메모리 제어 회로 (6) 로부터 전송되는 제 2 선택기 (9) 와 제 3 선택기 (10) 에 대한 제어 신호이다. 선택기는 메모리 분할 신호와 결합에 따라 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 의 화상 데이터를 선택한다.
도 3 은 메모리 분할 신호가 OFF 이고 메모리 판독 선택 신호가 ON 인 상태를 도시한다. 이러한 상태에서, 하위 4 비트의 화상 데이터는 제 2 표시 메모리 (7b) 에 입력되며, 제 1 표시 메모리 (7a) 의 상위 4 비트와 제 2 표시 메모리 (7b) 의 하위 4 비트는 각각 제 2 선택기 (9) 와 제 3 선택기 (10) 로부터 래치 회로 (12) 로 전송된다. 도 4(a) 은 메모리 분할 신호가 ON 이고 메모리 판독 선택 신호 OFF 인 상태를 도시한다. 이 상태에서, 다음 프레임의 상위 4 비트는 제 2 표시 메모리 (7b) 에 입력되며, 제 1 표시 메모리 (7a) 의 상위 4 비트는 제 2 선택기 (9) 와 제 3 선택기 (10) 로부터 래치 회로 (12) 로 전송된다. 도 4 (b) 은 메모리 분할 신호가 ON 이고 메모리 판독 선택 신호가 ON 인 상태를 도시한다. 이 상태에서, 제 2 표시 메모리 (7b) 의 다음 프레임의 상위 4 비트는 제 2 선택기 (9) 와 제 3 선택기 (10) 로부터 래치 회로 (12) 로 전송된다.
여기에서, 4 비트 화상을 표시하기 위해서, "0000" 또는 "1111" 와 같은 고정치가 하위 4 비트에 주어질 수 있다. 그러나, 예를 들어, "0000" 이 하위 4 비트에 부가되는 경우, 화상 데이터의 가능치는 "00000000" 내지 "11110000" 의 범위가 되며, "1111" 이 하위 4 비트에 부가되는 경우, 가능치는 "00001111" 내지 "11111111" 의 범위가 된다. 그러므로, 전자에서 1 로 설정된 모든 데이터 비트와 후자에서 0 으로 설정된 모든 데이터 비트를 갖는 것이 불가능하기 때문에, 완전한 백 또는 흑이 표시될 수 없다. 그러므로, 본 실시형태에서, 도 4 에 도시된 바와 같이, 4 비트 표시에 대해 상위 4 비트와 같은 값을 하위 4 비트에 주어, "00000000" 내지 "11111111" 의 표시를 달성하며, 이에 따라 상위 4 비트만이 사용되는 경우, 완전한 흑백 표시가 가능할 수 있다.
4-비트 표시만을 사용하여, 고정치가 하위 4 비트에 주어지는 경우, 도 6 에 도시된 바와 같이, 제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 또는 제 2 표시 메모리 (7b) 를 표시하고 제 3 선택기 (10) 는 제 2 표시 메모리 (7b) 또는 소정의 고정치를 선택하는 배열일 수 있다.
이와 같이, 1 프레임분의 화상 데이터의 기억 용량을 갖는 표시 메모리는 분할되며, 일방의 표시 메모리에는 상위 4 비트의 화상 데이터를 기억시키고, 타방의 표시 메모리에는, 제 1 선택기 (8) 를 사용하여, 스크롤 기능이 사용되지 않는 경우에는 하위 4 비트를, 또는 스크롤 기능이 사용되는 경우에는 다음 프레임의 상위 4 비트를 기억시키며, 제 2 선택기 (9) 와 제 3 선택기 (10) 는 분할된 표시 메모리로부터 판독된 데이터를 선택하여, 그 데이터를 래치 회로 (12) 로 전송함으로써, 표시 메모리의 부가나 소비 전력의 증가 없이 스크롤 기능이 사용될 수 있으며, 원래의 고레벨 화상 데이터가 스크롤링을 요구하지 않는 화상 데이터에 기인하여 표시될 수 있다.
또한, 4-비트 표시에 있어서, 고정치를 하위 4 비트에 부가하지 않고, 상위 4 비트와 동일한 값을 부가함으로써, 가능한 화상 데이터의 범위가 확장되어, 흑백 표시가 달성되며, 따라서 표시 품질의 열화를 방지한다.
[제 2 실시형태]
이하에서, 도 7 내지 도 11 을 참조하여 본 발명의 제 2 실시형태에 따른, 제어기-구동기, 제어기-구동기의 구동 방법, 및 화상 데이터 처리 방법을 설명한다. 도 7 을 참조하면, 제 2 실시형태에 따른 제어기-구동기를 구비하는 표시 장치의 구성의 도면을 도시한다. 도 8 을 참조하면, 디더 회로의 구성에 대한 도면을 도시한다. 도 9 을 참조하면, 선택기 상태에 대한 도면을 도시한다. 도 10 을 참조하면, 본 실시형태의 효과를 설명하는 도면을 도시한다. 또한, 도 11 을 참조하면, 본 실시형태에 따른 다른 제어기-구동기의 구성에 대한 도면을 도시한다.
도 7 에 도시된 바와 같이, 본 실시형태의 제어기-구동기 (2) 는 도 1 에 도 시된 제 1 실시형태의 구성에 부가하여 표시 메모리의 화상 데이터에 대한 입력단에 디더 회로 (14) 와 제 4 선택기를 더 구비한다. 따라서, 스크롤 기능이 사용되는 경우, 디더 처리 (유사 계조 표현) 가 표시 메모리에 기억되어 있는 화상 데이터상에 행해져, 하위 비트의 잘라버림 (truncation) 에 의해 야기될 수도 있는 가짜 윤곽 및 가장 색의 발생을 방지한다.
디더 처리는, 화상 비트면 수가 감소되는 경우, 원래의 화상 데이터의 유사 계조 표시를 수행하는 기술이다. 도 8 은 디더 회로 (14) 의 구성을 도시한다. 디더 회로 (14) 는 매트릭스치 결정부 (14a), 디더 매트릭스치 기억부 (14b), 덧셈기 (14c) 를 구비한다. 디더 회로 (14) 는 8 비트의 원래의 화상 데이터와 입력 화상의 좌표 데이터 (x 좌표 및 좌표) 를 수신한다. 덧셈기 (14c) 는 유일하게 좌표 데이터로부터 결정되는 디더 매트릭스치를 화상 데이터에 부가하며, 그 데이터는 양자화된다 (여기서, 하위 4 비트가 삭제되는 화상 데이터가 출력된다). 디더 처리의 실행은, 화상 데이터의 값이 점차적으로 변경하는 경우, 화상 비트면 수를 감소시킴으로서 야기되는 가짜 윤곽 및 가짜 색을 방지한다. 그러나, 도 8 에는 생략되어 있지만, 디더 처리에서 화상 데이터 오버플로우를 야기하지 않도록, 덧셈기 (14c) 는 제어되어야 한다.
본 실시형태에서, 디더 처리의 실행을 위해서, 제 4 선택기 (15) 는 제 1 표시 메모리 (7a) 의 입력단에 제공된다. 그 후, 화상 데이터의 상위 4 비트 또는 디더 처리된 (dither-processed) 상위 4 비트는 제 4 선택기 (15) 에 입력되며, 화상 데이터의 하위 4 비트 또는 다음 프레임의 디더 처리된 상위 4 비트는 제 1 선택기 (8) 에 입력된다. 이에 따라, 스크롤 기능이 사용되는 경우, 디더 처리된 데이터는 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 에 기억된다. 이에 비추어, 제 2 표시 메모리 (7b) 에 기억되어 있는 다음 프레임의 호상 데이터는 제 1 표시 메모리 (7a) 에 기억되어 있는 현재 프레임의 화상 데이터와 상이함을 알 수 있다.
도 9 을 참조하면, 제어 신호와 선택기로부터 출력된 각각의 데이터 사이의 관계에 대한 도면을 도시한다. 스크롤 기능이 사용되지 않는 상태는 OFF 상태의 메모리 분할 신호와 ON 상태의 메모리 판독 선택 신호에 대응한다. 이 상태에서, 상위 4 비트는 제 4 선택기 (15) 에 의해 제 1 표시 메모리 (7a) 에 입력되며, 하위 4 비트는 제 1 선택기 (8) 에 의해 제 2 표시 메모리 (7b) 에 입력되며, 제 1 표시 메모리 (7a) 의 상위 4 비트는 제 2 선택기 (9) 로부터 래치 회로 (12) 로 전송되며, 제 2 표시 메모리 (7b) 의 하위 4 비트는 제 3 선택기 (10) 로부터 래치 회로 (12) 로 전송되어, 원래의 8 비트 화상 데이터가 표시된다.
스크롤 기능이 사용되고 이전 프레임이 표시되는 상태는, ON 상태의 메모리 분할 신호와 OFF 상태의 메모리 판독 선택 신호에 대응한다. 이 상태에서, 디더 처리된 상위 4 비트는 제 4 선택기 (15) 에 의해 제 1 표시 메모리 (7a) 에 입력되며, 다음 프레임의 디더 처리된 상위 4 비트는 제 1 선택기 (8) 에 의해 제 2 표시 메모리 (7b) 에 입력되고, 제 1 표시 메모리 (7a) 의 디더 처리된 상위 4 비트는 제 2 선택기 (9) 로부터 제 3 선택기 (10) 로 전송된다. 다음 프레임이 표시되는 상태는 ON 상태의 메모리 분할 신호와 ON 상태의 메모리 판독 선택 신호 에 대응한다. 이 상태에서, 제 2 선택기 (9) 와 제 3 선택기 (10) 는 제 2 표시 메모리 (7b) 의 디더 처리된 상위 4 비트를 전송하여, 디더 처리된 유사 8 비트 화상이 표시된다.
도 10 을 참조하면, 8 비트 표시 화상, 4 비트 표시 화상 (제 1 실시형태의 표시 화면 : 스크롤 기능이 사용되는 경우), 및 유사 8 비트 표시 화상 (본 실시형태의 표시 화면 : 스크롤 기능이 사용되는 경우) 의 비교에 대한 도면을 도시한다. 도 10 에 도시된 바와 같이, 스크롤 기능이 제 1 실시형태의 구성에서 사용되는 경우, 상위 4 비트와 동일한 값이 화상 데이터의 하위 4 비트에 주어지므로, 화상 데이터는 계조가 점차적으로 변경하는 영역에서 동일한 값을 갖기 때문에, 가짜 윤곽이 발생된다. 반면, 본 실시형태에서, 디더 처리의 실행은 도시된 바와 같이 가짜 윤곽의 발생을 방지한다.
상기 구성에서, 디더 회로 (14) 가 항상 구동하여 디더 처리된 화상 데이터가 제 1 선태기 (8) 와 제 4 선택기 (15) 에 입력되지만, 소비 전력을 감소시키기 위해서, 도 11 에 도시된 바와 같이, 메모리 제어 회로 (6) 의 메모리 분할 신호에 따라 제어되는 제 5 선택기 (17) 가 디더 회로 (14) 의 전단에 제공되어, 스크롤 기능이 사용되지 않는 경우, 디더 회로 (14) 의 동작을 중단시키는, 다른 구성을 사용하는 것도 가능하다.
[제 3 실시형태]
도 12 내지 도 15 을 참조하여, 본 발명의 제 3 실시형태에 따른, 제어기-구동기, 및 표시 방법을 설명한다. 도 12 및 도 13 은, 제 3 실시형태에 따라서 스크롤 기능이 제어기-구동기에서 사용되는 경우와 사용되지 않는 경우에 대한 화상 데이터 흐름을 도시한 도면이다. 도 14 은 데이터 라인 구동 회로의 출력부의 구성을 도시한 도면이다. 도 15 은 스위치 동작의 타이밍 차트를 도시한 도면이다.
제 1 실시형태 및 제 2 실시형태는 표시 메모리를 2 개의 메모리로 분할하는 예로써 설명하고 있지만, 표시 메모리의 분할 수는 2 로 제한되는 것은 아니며, 화상 데이터의 비트수까지의 임의의 값으로 설정될 수 있다. 예를 들어, 도 12 및 도 13 에 도시된 바와 같이, 각 비트에 표시 메모리를 제공하는 것이 가능하다. 이 경우, 8 비트 화상 데이터를 가정하면, 표시 메모리는 8 개의 메모리 (제 1 표시 메모리 (7a) 내지 제 8 표시 메모리 (7h) 로 분할되며, 제 1 선택기 (8b 내지 8h) 는 제 2 표시 메모리 (7b) 내지 제 8 표시 메모리 (7h) 의 입력단에 제공된다. 또한, 제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 내지 제 8 표시 메모리 (7h) 와 래치 회로 (12) 사이에 제공된다.
상기 구성을 갖는 제어기-구동기 (2) 에서 스크롤 기능이 사용되지 않는 경우, 화상 데이터는 각 비트에 대해 도 12 의 실선으로 나타낸 바와 같이 흐른다. 메모리 분할 신호에 따라 제어되는 제 1 선택기 (8b 내지 8h) 는 화상 묘화부 (1) 로부터 전송되는 화상 데이터 (도 12 의 "11001111") 가 상위 비트로부터 제 1 표시 메모리 (7a) 내지 제 8 화상 메모리 (7h) 로 기억되도록 한다. 그 후, 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 를 선택한다. 그 후, 제 1 표시 메모리 (7a) 의 데이터는 래치 회로 (12) 의 최상 위 비트에 기입되며, 제 2 표시 메모리 (7b) 내지 제 8 표시 메모리 (7h) 의 대응 데이터는 하위 비트에 기입되어, 원래의 8 비트 화상 데이터가 복원된다.
스크롤 기능이 사용되는 경우, 화상 데이터는 각 비트에 대해 도 13 의 실선으로 나타낸 바와 같이 흐른다. 메모리 분할 신호에 따라 제어되는 제 1 선택기 (8b 내지 8h) 는 제 1 프레임의 최상위 비트가 제 1 표시 메모리 (7a) 로 기억되도록 야기하며, 각 화상 데이터의 최상위 비트가 제 2 표시 메모리 (7b) 내지 제 8 표시 메모리 (7h) 로 기억되도록 야기한다. 그 후, 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 는 순차적으로 제 1 표시 메모리 (7a) 내지 제 8 표시 메모리 (7h) 를 선택한다 (도 13 은 제 2 프레임이 표시되고 제 2 선택기 (9) 가 제 2 표시 메모리 (7b) 를 선택하는 상태를 도시). 제 2 프레임 내지 제 8 프레임은 제 1 프레임과 상이한 화상 데이터를 전송한다.
제 1 표시 메모리 (7a) 내지 제 8 표시 메모리 (7h) 의 데이터중 하나는 래치 회로 (12) 의 최상위 비트에 기입되며, 이에 따라 대응하는 프레임의 이진 데이터를 표시한다.
이러한 배열로, 이메일 또는 다른 이진 정보 (흑백 화상) 가 8 화면분의 표시 메모리에 기억될 수 있다. 이에 따라, 이메일이 수신되는 경우라도, 스크롤 기능이 사용되는 경우 표시 메모리에 기억되어 있는 데이터만으로 표시될 수 있고, 화상 묘화부 (1) 로부터 데이터 전송을 중단하여, 소비 전력을 감소시킬 수 있다.
스크롤 기능이 사용되는 경우, 래치 회로 (12) 에 기억되어 있는 최상위 비트에 집중하여, 이진 방법으로 데이터 라인 구동 회로 (13) 를 구동하는 것이 가능하다. 좀 더 상세히 설명하면, 데이터가 복수 비트로 표시되는 경우, 데이터 라인 구동 회로 (13) 에서 증폭기로 신호를 증폭해야 하지만, 1 비트로 구동되는 경우, 데이터 라인 구동 회로 (13) 는 스위치로 ON-OFF 제어에 의해 구동될 수 있다.
예를 들어, 도 14 에 도시된 바와 같이, 데이터 라인에 접속된 경로에는, 디코더 (13a), 출력 증폭기 (13b), 및 SW3 로 구성된 증폭기 회로와, SW4 및 SW5 로 구성된 스위칭 회로가 제공되며, 사용될 회로는 동작에 대해 구동 모드 스위칭 신호에 따라 전환시킴으로써 선택된다. 좀 더 상세히 설명하면, 도 15 에 도시된 바와 같이, 출력 증폭기 (13b) 를 구동하는 통상 모드에서, 구동 모드 스위칭 신호를 하이로 설정하여 디코더 (13a) 및 출력 증폭기 (13b) 에 전원을 공급하도록 SW1 및 SW2 는 ON 상태로 하고 SW4 및 SW5 는 OFF 상태로 함으로써, 8 비트 화상 데이터가 출력 증폭기 (13b) 에서 증폭되며, SW3 을 통해 데이터 라인에 출력된다. 이진 모드의 구동에 있어서, 구동 모드 스위칭 신호를 로우로 설정하여 디코더 (13a) 및 출력 증폭기 (13b) 에 전원 공급을 중단하도록 SW1 및 SW2 는 OFF 상태로 하고, 최상위 비트의 신호에 따라 SW4 및 SW5 을 ON 또는 OFF 로 함으로써, 1 비트 신호가 데이터 라인에 출력된다.
데이터 라인 구동 회로 (13) 의 배열로, 이메일 또는 다른 이진 정보를 표시하는 경우, 디코더 (13a) 및 출력 증폭기 (13b) 에 전원의 공급을 중단하는 것이 가능하며, 이에 따라서 소비 전력의 감소를 가능하게 한다.
본 발명은 표시 메모리를 제어하는 화상 유형에 따라 표시 메모리를 복수의 표시 메모리로 분할하는 특징이 있다. 그러므로, 예를 들어, 8 비트 화상 데이터에 있어서, 제 1 내지 제 4 표시 메모리 (7a 내지 7d) 에 1 프레임분의 4 비트 화상 데이터를 기억시키고, 제 5 내지 제 8 표시 메모리 (7e 내지 7h) 에 다음 프레임분의 4 비트 화상 데이터를 기억시키는 것이 가능하다. 따라서, 본 발명에 따른 구성은 제 1 실시형태 또는 제 2 실시형태 및 본 실시형태의 결합일 수 있다.
표시 메모리에서, 4 개의 연속 화면에 대해 2 개의 상위 비트의 화상 데이터가 기억되고, 1 화면에 대해 2 개의 상위 비트의 화상 데이터와 함께 4 개의 연속 화면에 대해 3 개의 상위 비트의 화상 데이터가 기억될 수도 있다.
표시 메모리에서, 2 개의 상위 비트의 화상 데이터는 4 개의 연속적인 화면에 기억될 수도 있고, 3 개의 상위 비트의 화상 데이터는 1 화면분에 대한 2 개의 상위 비트의 화상 데이터와 함께 2 개의 연속적인 화면에 기억될 수도 있다. 또한, CPU 은 표시 메모리에 기억되어 있는 화상 데이터의 화면수를 결정하는 제어 신호, 및 표시 메모리에 기억되어 있는 화상 데이터의 계조 레벨의 수를 제공하는 비트수를 결정하는 제어 신호를 제공할 수도 있다.
[제 4 실시형태]
도 16 내지 도 19 을 참조하여, 본 발명의 제 4 실시형태에 따른, 제어기-구동기, 표시 장치, 및 표시 방법을 설명한다. 도 16 은 제 4 실시형태에 따른 제어기-구동기를 구비하는 표시 장치의 구성에 대한 도면이다. 도 17 및 도 18 은 보정 기능이 사용되는 경우와 사용되지 않는 경우에 대한 화상 데이터 흐름을 도시한다. 도 9 은 선택기 출력 상태에 대한 도면이다.
제 1 실시형태 내지 제 3 실시형태는 본 발명의 표시 메모리 분할 제어로 스크롤 기능을 수행하는 경우에 대해서 설명하고 있지만, 스크롤 기능 이외의 기능들을 수행하는 것이 가능하다. 그러므로, 본 실시형태는 스크롤 기능 이외의 기능에 대한 예로서 화상 보정 기능을 수행하는 경우에 대해 설명한다.
도 16 에 도시된 바와 같이, 본 실시형태의 제어기-구동기 (2) 는, 화상 데이터를 보정하는 보정 회로 (16)(예를 들어, 감마 보정, 휘도 보정, 및 콘트라스트 강조) 가 제 2 실시형태의 구성에 부가하여 제 1 선택기 (8) 의 입력단에 설치되어, 보정 회로 (16) 가 화상 묘화부 (1) 로부터의 보정 처리 신호에 따라 제어되는 것을 특징으로 한다. 이하에서는 디더 회로 (14) 를 사용하는 디더 처리와 보정 회로 (16) 를 사용하는 보정 처리 양자를 사용하는 경우에 대해서 설명하고 있지만, 도 1 에 도시된 제 1 실시형태의 구성에 본 실시형태의 특징인 보정 회로 (16) 를 부가하는 구성을 사용할 수 있다.
도 17 및 도 18 을 참조하여, 상기 구성을 갖는 제어기-구동기 (2) 의 동작에 대해서 설명한다. 도 17 에 도시된 바와 같이, 보정 기능이 사용되지 않는 경우, 제 1 표시 메모리 (7a) 에는 메모리 분할 신호에 따라 제어되는 제 4 선택기 (15) 에 의해 디더 처리되지 않았던 화상 데이터의 상위 4 비트 (도 17 의 "1100") 를 기억시키고, 제 2 표시 메모리 (7b) 는 제 1 선택기 (8) 에 의해 보정되지 않았던 화상 데이터의 하위 4 비트 (도 17 의 "1111") 를 기억시킨다. 그 후, 제 1 표시 메모리 (7a) 의 데이터와 제 2 표시 메모리 (7b) 의 데이터는 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 와 제 3 선택기 (10) 각각에 의해 래치 회로 (12) 에 전송되고, 그들은 원래의 8 비트 화상 데이터로서 표시부 (3) 상에 표시된다.
반면, 도 18 (a) 에 도시된 바와 같이, 디더 기능이 사용되는 경우, 제 1 표시 메모리 (7a) 에는 메모리 분할 신호에 따라 제어되는 제 4 선택기 (15) 에 의해 디더 처리된 화상 데이터 (상위 4 비트 : 캐리가 본 실시형태에서 디더 처리된 화상 데이터 "11001111" 에 의해 야기되는 화상 데이터 "1101") 를 기억시키고, 제 2 표시 메모리 (7b) 에는, 화상 데이터가 디더 회로 (14) 로부터 보정 회로 (16) 로 전송되고, 보정 회로 (16) 에 의해 감마 보정, 휘도 보정, 및 콘트라스트 강조와 같은 화상 품질 보정 처리가 이루어진 후, 제 1 선택기 (8) 에 의해 보정된 화상 데이터 (상위 4 비트 : 본 실시형태에서 디더 처리된 데이터 "1101" 에 보정된 "1110") 를 기억시킨다. 제 2 표시 메모리 (7b) 에서의 보정 후에 기억되는 화상 데이터는 디더 처리 후에 제 1 표시 메모리 (7a) 에 기억되는 화상 데이터와 상이하다.
그 후, 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 와 제 3 선택기 (10) 는 표시 메모리 (7a) 의 데이터를 래치 회로 (12) 에 전송하며, 그 후 그 데이터는 디더 처리된 화상 데이터로서 표시부 (3) 상에 표시된다.
도 18 (b) 에 도시된 바와 같이, 보정 기능이 사용되는 경우, 제 1 표시 메모리 (7a) 에는 디더 처리된 화상 데이터를 기억시키고, 제 2 표시 메모리 (7b) 에는 제 1 선택기 (8) 에 의해 보정된 화상 데이터를 기억시킨다. 그 후, 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 와 제 3 선택기 (10) 는 제 2 표 시 메모리 (7b) 의 데이터를 래치 회로 (12) 에 전송하며, 그 후 그 데이터는 보정된 4-비트 화상 데이터로서 표시부 (3) 상에 표시된다.
도 19 은 제어 신호와 선택기로부터 출력된 데이터 사이의 관계에 대한 표를 도시한다. 디더 기능과 보정 기능이 사용되지 않는 상태는 오프 상태의 메모리 분할 신호와 온 상태의 메모리 판독 선택 신호에 대응하며, 화상 데이터의 상위 4 비트는 제 4 선택기 (15) 에 의해 제 1 표시 메모리 (7a) 에 입력되며, 화상 데이터의 하위 4 비트는 제 1 선택기 (8) 에 의해 제 2 표시 메모리 (7b) 에 입력되며, 제 1 표시 메모리 (7a) 의 상위 4 비트와 제 2 표시 메모리 (7b) 의 하위 4 비트는 각각 제 2 선택기 (9) 와 제 3 선택기 (10) 로부터 전송된다. 그 후, 그들이 래치 회로 (12) 에서 결합되어, 원래의 8 비트 화상 데이터가 표시된다.
디더 기능이 사용되고 보정 기능이 사용되지 않는 상태는 온 상태의 메모리 분할 신호와 오프 상태의 메모리 판독 선택 신호에 대응하며, 디더 처리된 화상 데이터의 상위 4 비트는 제 4 선택기 (15) 에 의해 제 1 표시 메모리 (7a) 에 입력되며, 보정된 화상 데이터의 상위 4 비트는 제 1 선택기 (8) 에 의해 제 2 표시 메모리 (7b) 에 입력되며, 제 1 표시 메모리 (7a) 의 디더 처리된 화상 데이터의 상위 4 비트는 제 2 선택기 (9) 와 제 3 선택기 (10) 로부터 전송된다. 보정 기능이 사용되는 상태는 온 상태의 메모리 분할 신호와 온 상태의 메모리 판독 선택 신호에 대응하며, 제 2 표시 메모리 (7b) 의 보정된 화상 데이터의 상위 4 비트는 제 2 선택기 (9) 와 제 3 선택기 (10) 로부터 전송된다.
이 기능을 사용하는 예로서는, 반투과형 LCD 패널을 구비하는 휴대 장치에 대한 응용을 생각할 수 있다. 반투과형 LCD 패널은 백라이트가 점등일 때 표시에 대한 투과형 LCD 패널로서 작용하며, 백라이트가 비점등일 때 외부광을 사용함으로써 표시에 대한 고반사형 LCD 로서 작용한다. 그러나, 감마 특성은 백라이트가 점등 또는 비점등인지 여부에 의존한다. 그러므로, 예를 들어, 감마 특성이 투과형 LCD 패널의 광학 특성에 맞추기 위해 조정되는 경우, 백라이트가 비점등일 때 열악한 표시의 문제점을 야기한다. 그러므로, 제 1 표시 메모리 (7a) 에는 투과형 LCD 패널에 대한 화상 데이터가 기억되도록 하며, 제 2 표시 메모리 (7b) 에는 고반사형 LCD 패널의 특성에 적합하도록 감마 보정된 화상 데이터를 기억되도록 하며, 제 1 내지 제 4 선택기가 백라이트의 점등 또는 비점등하는 단계에서 제어되도록 하여, 표시부 (3) 에 출력되는 화상 데이터를 전환시키도록 설정한다. 제어기-구동기 (2) 의 구성에서, 양호한 표시는 백라이트의 점등 비점등 여부에 독립적으로 달성된다. 상기 사용 형태는 단지 예시적인 것이다. 그러므로, 화상 데이터의 상이한 유형이 제 1 표시 메모리 (7a) 및 제 2 표시 메모리 (7b) 에 기억되어, 데이터가 적시 선택되고 표시되는 임의의 형태에 적용가능하다.
[제 5 실시형태]
이하에서는, 도 20 및 도 21 을 참조하여 본 발명의 제 5 실시형태에 따른 제어기-구동기, 표시 장치, 및 표시 방법을 설명한다. 도 20 은 제 5 실시형태에 따른 제어기-구동기를 구비하는 표시 장치의 구성을 도시한다. 도 21 은 오버드라이브 동작을 설명하는 도면이다.
도 20 에 도시된 바와 같이, 제 2 실시형태의 구성에 부가하여, 본 실시형태 의 제어기-구동기 (2) 는, 제 1 선택기 (8) 의 전단에 참조표 (lockup table; LUT) 가 제공되어, 제 2 표시 메모리 (7b) 에는 이전 프레임의 데이터와 다음 프레임의 데이터와 비교하여 LUT (19) 의해 보정된 오버드라이브 데이터를 기억시키는 것을 특징으로 한다. 이하에서는, 디더 처리를 행하는 디더 회로가 제공되는 구성을 설명하고 있지만, LUT (19) 가 도 1 에 도시된 제 1 실시형태의 구성에 제공되는 구성을 사용할 수 있다.
일반적으로, 오버드라이브 동작은 도 21 을 참조하여 설명한다. 도 21 의 가로축은 프레임을 나타내며, 세로축은 상대적인 투과율을 나타낸다. LCD 에서, 액정 분자는 2 개의 대향 기판 또는 하나의 기판의 전극들 사이의 부분에 전압을 인가함으로써 회전되며, 회전에 따라 광투과 상태가 변경되어, 표시를 제어한다. 그러나, 액정은, 스프레딩, 뒤틀기 및 굽힘, 액정셀의 두께, 유전율 등과 같은 변형에 대한 탄성 계수에 의해 결정되는 응답 속도에 따라 구동된다. 그러므로, 인가 전압이 전환되더라도, 투과율은 즉각 변경하지 않고, 도 21 에 도시된 가는 실선으로 나타낸 소정의 시정수에서 점차적으로 변경한다. 액정 특성은 액정 분자의 응답이 고속으로 화면이 전환하는 데이터를 표시할 때 인가된 전압을 추종하는 것을 방지하여, 표시 품질의 저하를 초래한다. 따라서, 상이한 계조 데이터를 갖는 표시에 있어서, 표시하고자 하는 화상 데이터의 계조 전압보다 높거나 낮은 전압 (도 21 의 일점 쇄선에 의해 나타낸 더 높은 전압) 을 인가함으로써 도 21 의 점선에 의해 나타낸 바와 같이 구동되어, 응답 속도는 증가되고, 투과율은 굵은 실선에 의해 나타낸 바와 같이 변경될 수 있다.
그러므로, 본 실시형태에서, 상기 오버드라이브 동작을 수행하기 위해서, 제 1 표시 메모리 (7a0 로의 메모리 분할 신호에 따라 제어되는 제 4 선택기에 의해 디더 처리된 이전 프레임의 화상 데이터, 제 1 표시 메모리 (7a) 에 기억되어 있는 이전 프레임의 화상 데이터, 및 디더 회로 (14) 로부터 전송된 현재 프레임의 화상 데이터는 LUT (19) 에 입력되며, 그들은 LUT (19) 에 기억되어 있는 데이터를 참조하여 오버드라이브 데이터로 변환되고, 그 변환된 데이터는 메모리 분할 신호에 따라 제어되는 제 1 선택기 (8) 에 의해 제 2 표시 메모리 (7b) 에 기억된다. 제 2 표시 메모리 (7b) 에 기억되어 있는 오버드라이브에 대한 데이터 (오버드라이브 데이터) 는 디더 처리 후에 제 1 표시 메모리 (7b) 에 기억되어 있는 이전 프레임의 화상 데이터와 상이하다.
그러므로, 제 2 표시 메모리 (7b) 의 데이터는 메모리 판독 선택 신호에 따라 제어되는 제 2 선택기 (9) 와 제 3 선택기 (10) 를 사용함으로써 래치 회로 (12) 에 전송되며, 그것은 표시부 (3) 에 표시된다. 이와 같이, 제 1 표시 메모리 (7a) 는 오버드라이브 동작에 대한 작업용 메모리로서 사용되고, 표시부 (3) 는 제 2 표시 메모리 (7b) 로부터 오버드라이브에 대해 변환된 화상 데이터의 출력을 수신하여, 표시 메모리의 부가없이 액정 응답 속도를 개선시키는 오버드라이브 동작을 가능하게 한다. 정지 화상에 있어서, 원래의 화상 데이터, 즉 8 비트 화상 데이터는, 제 1 실시형태 또는 제 2 실시형태에서 스크롤 기능이 사용되지 않는 경우와 동일한 방법으로 표시된다.
[제 6 실시형태]
이하에서는, 도 22 내지 도 32 을 참조하여, 본 발명의 제 6 실시형태에 따른 제어기-구동기, 표시 장치, 및 표시 방법을 설명한다. 도 22 은 제 6 실시형태에 따른 제어기-구동기를 구비하는 표시 장치의 구성을 도시한다. 도 23 은 제어기-구동기의 칩 및 표시부의 칩 배치와 표시부 사이의 배열 관계를 도시한 도면이다. 도 24 내지 도 27 은, 주 표시 화면이 사용되는 경우, 배면 표시 화면이 사용되는 경우 (동일한 화상 데이터가 주 표시 화면 및 배면 표시 화면에 출력됨), 배면 표시 화면이 사용되는 경우 (상이한 화상 데이터가 주 표시 화면 및 배면 표시 화면에 출력됨), 및 배면 표시 화면만이 사용되는 경우의 화상 데이터 흐름을 도시한다. 도 28 내지 도 31 은 각각의 표시 화면의 예를 도시한다. 도 32 은 종래의 배면 화면 표시를 구비하는 휴대 전화기의 개략 구성을 도시한다.
전체적인 장치의 소형화와 큰 표시 화면을 달성하기 위해서, 폴더형 휴대 전화기가 주류를 이루고 있다. 그러나, 폴더형 휴대 전화기는, 표시 화면이 통상적으로 감춰진 상태로 되어 있고, 사용자는 휴대 전화기가 접힌 상태일 때 표시를 검사할 수 없기 때문에, 착신할 때마다 들어올려야 할 필요가 있는 사용상 부적당하다. 그러한 문제를 해결하기 위해서, 주 표시 화면에 부가하여 배면 표시 화면을 갖는 휴대 전화기가 제어되었다 (예를 들어, 일본 특허공개 공보 제 2002-141993 호). 예를 들어, 도 32 에 도시된 바와 같이, 배면 표시 화면을 구비하는 휴대 전화기는 H 화소 x V 화소 x 8 비트의 주 표시부 (3a) 에 부가하여 H 화소 x V 화소 x 4 비트의 배면 표시부 (3b) 를 구비하여, 사용자는 배면 표시부 (3b) 로 휴대 전화기를 개폐하지 않고 착신 전화나 이메일을 검사할 수 있다. 그러 나, 배면 표시 화면을 구비하는 종래의 휴대 전화기는 배면 표시부 (3b) 를 구동하기 위해 주 표시부 (3a) 를 구동하는 회로 이외에 제어기-구동기 (20b) 를 요구하여, 비용, 소비 전력, 및 구동기 설치 영역을 증가시키는 문제점을 야기한다.
그러므로, 본 실시형태에서, 주 표시부 (3a) 및 배면 표시부 (3b) 는, 배면 표시 유닛이 휴대 전화기에 제공될 때 발생되는 상기 문제점을 방지하기 위해 1 칩 제어기-구동기 (2) 에 의해 구동된다. 특히, 도 22 에 도시된 바와 같이, 주 표시부 (3a) 를 구동하는 제어기-구동기 (2) 는, 도 1 에 도시된 제 1 실시형태 또는 도 7 의 제 2 실시형태의 구성에 부가하여, 배면 표시부 (3b) 에 대한 제 2 래치 회로 (12b), 제 2 데이터 라인 구동 회로 (13b), 화상 묘화부 (1) 로부터 입력되는 배면 화면 제어 신호에 따라 제어되는 SW1 을 구비한다.
도 23 은 제어기-구동기 (2) 의 칩 배치와 표시부 사이의 배열 관계를 도시한다. 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 는 거의 칩의 중앙에 배열된다. 주 표시부 출력 패드 (26a) 를 갖는 제 1 래치 회로 (12a) 와 배면 표시부 출력 패드 (26b) 를 갖는 제 2 래치 회로 (12b) 는 표시 메모리에 대해 대칭 위치에 배치된다. 주 표시부 (3a) 의 표시 메모리로부터의 화상 데이터 판독과 배면 표시부 (3b) 의 표시 메모리로부터의 화상 데이터 판독은 표시 메모리에 대해 대칭적으로 수행된다. 그러므로, 배면 표시부 (3b) 상에 표시되는 화면은 좌우 반전된 x 어드레스를 갖는다. 또한, 이면으로부터의 배면 표시 화면의 시야는 주 표시 화면과 동일한 방향으로 표시된다. 표시 메모리 및 래치 회로는 도 23 의 구성에 제한되지 않지만, 표시 메모리와 제 1 래치 회로 (12a) 사이의 배 선 길이가 표시 메모리와 제 2 래치 회로 (12b) 사이의 배선 길이와 거의 동일하게 될 수 있는 이점이 있다.
이하에서는, 도 24 내지 도 27 을 참조하여, 적절하게 2 개의 표시 화면에 대한 화상 데이터 흐름을 설명한다.
도 24 은 주 표시 화면만이 사용되는 경우 (배면 표시 화면 : 표시되지 않음) 에 대한 화상 데이터 흐름을 도시한다. 제 4 선택기 (15) 는 주 표시 화면에 대한 화상 데이터의 상위 4 비트를 선택하여, 화상 데이터의 상위 4 비트는 제 1 표시 메모리 (7a) 에 기억된다. 제 1 선택기 (8) 는 주 표시 화면에 대한 화상 데이터의 하위 4 비트를 선택하여, 화상 데이터의 하위 4 비트 (제 1 메모리 (7a) 에 기억되어 있는 화상 데이터의 상위 4 비트) 는 제 2 표시 메모리 (7b) 에 기억된다. 제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 로부터 출력 데이터 (화상 데이터의 상위 4 비트)를 선택하며, 제 3 선택기 (10) 는 제 2 표시 메모리 (7b) 로부터 출력 데이터 (화상 데이터의 하위 4 비트) 를 선택한다. 그 후, 제 1 래치 회로 (12a) 는 순차적으로 8 비트 화상 데이터를 기억하며, 주 표시부 (3a) 는 8 비트 화상 데이터를 표시한다.
이 때, SW1 은 배면 화면 제어 신호에 따라 OFF 가 되어, 배면 표시부 (3b) 상에는 어떠한 것도 표시되지 않는다. 배면 표시부 (3b) 를 구동시키기 위한 제 2 데이터 라인 구동 회로 (13b), 제 2 게이트 라인 구동 회로 (5b), 및 제 2 래치 회로 (12b) 에 대한 전원을 중단함으로써, 전력 소비가 감소된다. 도 28 은 표시 메모리에 기억되어 있는 화상과 표시 화면 사이의 관계를 통상적으로 도시하 는 도면이다. 도시된 바와 같이, 주 표시 화면은 제 1 표시 메모리 (7a) 와 제 2 표시 메모리 (7b) 에 기억되어 있는 화상 데이터의 결합으로 원래의 8 비트 화상 데이터를 표시한다.
도 25 은 배면 표시 (또는 서브-표시) 화면이 사용되는 경우 (동일한 화상 데이터가 주 표시 화면과 배면 표시 화면에 출력되는 경우) 에 대한 화상 데이터 흐름을 도시한다. 제 4 선택기 (15) 는 디더 회로 (14) 에 의해 디더 처리된 주 표시 화면에 대한 화상 데이터의 상위 4 비트를 선택하여, 제 1 표시 메모리 (7a) 에는 디더 처리된 화상 데이터의 상위 4 비트를 기억시킨다. 제 4 선택기 (15) 와 동일한 방법으로, 제 1 선택기 (8) 는 주 표시 화면에 대한 디더 처리된 화상 데이터의 상위 4 비트를 선택하여, 제 2 표시 메모리 (7b) 에는 좌우 반전된 상태의 디더 처리된 화상 데이터의 상위 4 비트를 기억시킨다. 제 2 표시 메모리 (7b) 에 기억되어 있는 배면 표시 화면에 대한 화상 데이터는 제 1 표시 메모리 (7a) 에 기억되어 있는 주 표시 화면에 대한 화상 메모리와 상이하다.
제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 로부터의 출력 데이터 (디더 처리된 화상 데이터의 상위 4 비트) 를 선택한다. 또한, 그와 동시에, 제 3 선택기 (10) 는 제 1 표시 메모리 (7a) 로부터의 출력 데이터 (디더 처리된 화상 데이터의 상위 4 비트) 를 선택한다. 제 1 래치 회로 (12a) 는 상위 4 비트와 하위 4 비트를 기억시키는 영역의 제 1 표시 메모리 (7a) 에 기억되어 있는 4 비트 화상 데이터를 순차적으로 기억시키고, 주 표시부 (3a) 는 4 비트 디더 처리된 화상 (유사 8 비트 표시) 을 표시한다.
SW1 은 배면 화면 제어 신호에 따라 ON 되어, 제 2 표시 메모리 (7b) 로부터의 출력 데이터 (디더 처리된 화상 데이터의 상위 4 비트 : 제 1 표시 메모리 (7a) 의 좌우 반전된 화상 데이터) 는 배면 표시부 (3b) 의 제 2 래치 회로 (12b) 에 순차적으로 기억되며, 배면 표시부 (3b) 는 주 표시부 (3a) 상에 표시된 화상과 동일한 4 비트 디더 처리된 화상 (유사 8 비트 표시) 을 표시한다. 상기 제어의 실행에 의해, 주 표시 화면의 이면상에 배면 표시 화면과 동일한 표시가 이루어질 수 있다. 도 29 은 표시 메모리에 기억되어 있는 화상 데이터와 표시 화면 사이의 관계를 모식적으로 도시한 도면이다. 도시된 바와 같이, 주 표시 화면은 제 1 표시 메모리 (7a) 에 기억되어 있는 화상 데이터를 표시하며, 배면 표시 화면은 제 2 표시 메모리 (7b) 에 기억되고 좌우 반전된 판독 화상 데이터를 표시하여, 배면 표시 화면을 이면측에서 보는 것에 의해 양쪽 화면상에 동일한 화상 데이터가 표시되도록 한다.
도 26 은 배면 표시 화면이 사용되는 경우 (상이한 화상 데이터가 주 표시 화면과 배면 표시 화면상에 출력되는 경우) 에 대한 화상 데이터 흐름을 도시한다. 제 4 선택기 (15) 는 주 표시 화면에 대한 디더 처리된 화상 데이터의 상위 4 비트를 선택하여, 제 1 표시 메모리 (7a) 에는 주 표시 화면에 대한 디더 처리된 화상 데이터의 상위 4 비트를 기억시킨다. 제 1 선택기 (8) 는 배면 표시 화면에 대한 디더 처리된 화상 데이터의 상위 4 비트를 선택하여, 제 2 표시 메모리 (7b) 에는 좌우 반전된 상태에서 배면 표시 회면에 대한 디더 처리된 화상 데이터의 상위 4 비트를 기억시킨다. 제 2 표시 메모리 (7b) 에 기억되어 있는 배면 표시 화 면에 대한 화상 데이터는 제 1 표시 메모리 (7a) 에 기억되어 있는 주 표시 화면에 대한 화상 데이터와 상이하다.
제 2 선택기 (9) 는 제 1 표시 메모리 (7a) 로부터의 출력 데이터 (디더 처리된 화상 데이터의 상위 4 비트)를 선택하며, 제 3 선택기 (10) 는 제 1 표시 메모리 (7a) 로부터의 출력 데이터 (주 표시 화면에 대한 디더 처리된 화상 데이터의 상위 4 비트) 를 선택한다. 제 1 래치 회로 (12a) 는 상위 4 비트와 하위 4 비트를 기억시키는 영역의 제 1 표시 메모리 (7a) 에 기억되어 있는 4 비트 화상 데이터를 순차적으로 기억시키며, 주 표시부 (3a) 에는 4 비트 디더 처리된 화상 데이터 (유사 8 비트 표시) 를 표시한다.
SW1 은 배면 화면 제어 신호에 따라 ON 되어, 제 2 표시 메모리 (7b) 로부터의 출력 데이터 (배면 표시 화면상에 디더 처리되고 좌우 반전된 화상 데이터의 상위 4 비트) 는 배면 표시부 (3b) 의 제 2 래치 회로 (12b) 에 기억되며, 배면 표시부 (3b) 에는 주 표시부 (3a) 상에 표시되는 화상과 상이한 배면 표시에 대한 디더 처리된 화상 데이터로부터의 4 비트 화상 (유사 8 비트 표시) 를 표시한다. 상기 제어의 실행에 의해, 상이한 화면이 주 표시 화면과 배면 표시 화면상에 표시될 수 있다. 도 30 은 표시 메모리에 기억되어 있는 화상 데이터와 표시 화면 사이의 관계를 도시한 도면이다.
도 27 은 배면 표시 화면만이 사용되는 (주 표시 화면 : 표시되지 않음) 경우에 대한 화상 데이터 흐름을 도시한 도면이다. 제 4 선택기 (15) 와 제 1 선택기 (8) 는 배면 표시 화면에 대한 디더 처리된 화상 데이터의 상위 4 비트를 선 택하여, 제 2 표시 메모리 (7b) 에는 좌우 반전된 상태에서 배면 표시 화면에 대한 디더 처리된 화상 데이터의 4 비트를 기억시킨다. 이 때, 제 1 표시 메모리 (7a) 에는 표시 메모리 제어 신호에 따른 기입 동작의 중단에 의해 화상 데이터를 기억시키는 것이 금지된다.
또한, SW1 은 배면 화면 제어 신호에 따라 ON 이 되어, 제 2 표시 메모리 (7b) 로부터의 출력 데이터 (배면 표시 화면상에 디더 처리되고 좌우 반전된 화상 데이터의 상위 4 비트) 는 배면 표시부 (3b) 의 제 2 래치 회로 (12b) 에 순차적으로 기억되며, 배면 표시부 (3b) 는 디더 처리된 배면 표시 화상 데이터로부터 4 비트 화상 (유사 8 비트 표시) 을 표시한다. 주 표시부 (3a) 를 구동시키는 제 1 데이터 라인 구동 회로 (13a), 제 1 게이트 라인 구동 회로 (5a), 및 제 1 래치 회로 (12a) 에 전원을 중단시킴으로써, 소비 전력을 감소시킨다. 상기 제어의 실행에 의해, 주 표시부상에 표시함이 없이 배면 표시 화면상에만 표시할 수 있다. 도 31 은 표시 메모리에 기억되어 있는 화상 데이터와 표시 화면 사이의 관계를 모식적으로 도시한 도면이다.
이와 같이, 복수의 분할 표시 메모리는, 주 표시 화면과 배면 표시 화면의 2 화면 표시에 대한 배열에서, 주 표시 화면에 대한 메모리 영역과 배면 표시 화면에 대한 메모리 영역으로서 사용되어, 임의의 표시 메모리의 부가없이 2 화면 표시를 달성한다. 또한, 래치 회로와 다른 소자는 표시 메모리에 대해 대칭적으로 배치되어, 거의 동일한 배선 길이를 달성하며, 주 표시 화면과 배면 표시 화면의 표시 품질을 균등하게 유지한다.
상술한 바와 같이, 본 발명에 따른 제어기-구동기, 제어기-구동기의 구동 방법, 및 화상 데이터의 처리 방법은 하기의 효과를 갖는다.
본 발명의 제 1 효과는 화상 묘화부 (CPU) 로부터 제어기-구동기로 화상 데이터의 전송없이 스크롤될 수 있다는 것이다.
그 이유는, 1 프레임분의 표시 메모리가 복수 비트 단위로 분할 및 제어되어, 스크롤 기능이 사용되지 않는 경우, 종래의 방법과 동일하게 화상 데이터가 비트 분할되어 표시 메모리에 기억되는 반면, 스크롤 기능이 사용되는 경우, 복수 프레임분의 화상 데이터가 표시 메모리에 기억될 수 있고, 스크롤링에 대응하도록, 요구되는 화상 데이터가 표시 메모리로부터 판독되고 표시될 수 있기 때문이다.
본 발명의 제 2 효과는 보정된 화상을 표시할 수 있고, 표시 메모리의 부가없이 오버드라이브 처리를 수행할 수 있다는 것이다.
그 이유는, 분할된 표시 메모리가 처리된 화상 데이터에 대한 기억 영역 또는 처리 단계의 작업 메모리 영역으로서 사용되어, 통상의 화상 표시와 같이, 보정된 데이터 또는 LUT 을 참조한 변환된 화상 데이터를 표시할 수 있기 때문이다.
본 발명의 제 3 효과는, 2 개의 표시 화면을 갖는 구성에서, 비용, 소비 전력, 및 설치 영역의 증가를 방지할 수 있다는 것이다.
그 이유는, 표시 메모리가 배면 표시 또는 서브-표시화면에 대한 데이터 기억 영역으로서 사용되어, 배면 표시 화면에 전용되는 내장 메모리에 제어기-구동기를 제공할 필요성이 없기 때문이다. 또한, 제어하기 위해 표시 메모리를 2 개 로 분할하는 경우, 래치 회로 및 다른 소자는 표시 메모리에 대해 대칭적으로 배치되어, 균등한 배선 길이와 2 개의 화면에 대한 균등한 표시 품질을 가능하게 한다.
이러한 구성으로, 제어기-구동기에 내장된 표시 메모리의 메모리 용량을 증가시키지 않고 제어기-구동기의 상이한 데이터를 처리할 수 있다. 이것은, 스크롤 동작과 소비 전력이 억제된 화상 품질의 저하를 동시에 실현하는 것이 가능함을 나타낸다. 또한, 보정 처리와 오버드라이브 처리가 쉽게 달성될 수 있다.
본 발명은 수개의 실시형태와 결합하여 상세히 설명하고 있지만, 각종 방법으로 본 발명을 실시할 수 있음을 쉽게 이해한다. 예를 들어, 본 발명에 따른 제어기-구동기는 1 개의 칩 또는 복수의 칩에 의해 구현될 수도 있다. 예를 들어, 도 1 에 도시된 게이트 라인 구동 회로 (5), 제어기-구동기 (2), 계조 레벨 전압 발생 회로 (4) 가 1 개의 칩 내에 형성되는 경우, 칩 비용을 감소시키고 COG (chip-on-glass) 상에의 구현 비용을 감소시킬 수 있다. 또한, CPU 가 1 개의 칩내에 내장되는 경우, 전력 소비는 배선 로드가 감소될 수 있기 때문에 감소될 것으로 기대된다.
본 발명은 SOG-LCD (System On Glass-Liquid Crystal Display) 와 같은 제어기-구동기 및 표시부의 구조를 채용할 수도 있고, 유리 기판상에 통합되어, 집적 회로 기능 및 표시 기능을 갖는다. 이 구조는 제어기-구동기의 구현 비용없이 가능하여, 비용을 감소시키는데 더욱 효과적이다.
유사 계조 레벨 표시를 실현하기 위해, 실시형태 2 에서 감색 회로의 예로서 디더 처리 회로를 설명하였지만, 오차 및 차 스프레드 처리가 감색시키는데 실행될 수도 있다. 실시형태 2 에서, 제어기-구동기가 디더 회로에 내장된다. 그러나, 디더 처리와 같은 감색 처리가 제어기-구동기의 외부에서 실행될 수도 있고, 예를 들어 CPU 에서 실행될 수도 있다. 특히, 감색 처리가 제어기-구동기 외부에서 실행되는 경우, 제어기-구동기는 예를 들어 감색 처리되기 쉬운 2 개의 연속적인 화면 (즉, 제 1 화면 및 제 2 화면) 에 대한 데이터가 제공된다. 이것은 제어기-구동기에 병렬 또는 직렬의 제 1 화면 및 제 2 화면의 화상 데이터를 제공하는 것을 가능하게 한다. 예를 들어, 감색 처리된 4 비트의 화상 데이터가 8 비트 버스에 제공되는 경우, 2 개의 화면에 대한 화상 데이터는 병렬로 전송될 수도 있다. 이 경우, 동시 기입 동작이 제 1 표시 메모리 및 제 2 표시 메모리에 실행될 수 있어, 화상 데이터가 고속으로 CPU 로부터 제어기-구동기로 전송될 수 있다.
도 2 에서, 입력 화상 데이터가 계조 레벨의 수를 감소시키는지 여부를 판정한다. 결국, 판정 회로의 예는 스크롤 기능이 실행되는지 여부를 판정하는 것이다. 그러나, 상술한 판정은, 제어기-구동기의 메모리 용량과 입력 화상 데이터의 양을 비교하거나, 화상 데이터상에 원하는 처리가 필요한지 여부를 검출함으로써 이루어질 수 있다.
또한, 제어기-구동기에 따라서 제어기-구동기에 사용되는 메모리 영역은 1 화면에 대한 화상 데이터를 기억하기에 충분한 메모리 용량을 가질 수도 있다. 예를 들어, 본 발명은 1.2 화면에 대한 메모리 용량을 갖는 메모리 영역에 적용가능하다.
적어도, 계조 레벨의 수가 50% 만큼 또는 50% 로 감소할 때, 2 개의 화면에 대한 화상 데이터는 메모리 영역에 절반 수의 계조 레벨로 기억될 수 있다. 마찬가지로, 계조 레벨이 40% 만큼 감소될 때는, 50% 까지 감소에 대한 저하 레벨의 수와 비교할 때 계조 레벨이 감소될지라도, 3 개의 연속적인 화면에 대해 데이터를 기억하는 것이 가능하다. 또한, 계조 레벨의 수가 60% 까지 감소될 때, 2 개의 연속적인 화면에 대한 화상 데이터는 50% 까지의 감소와 비교할 때 높은 계조 레벨로 기억될 수 있다.
또한, 제어기-구동기에 내장된 표시 메모리가 H 화소 x V 화소 x n 비트로 정의된 1 개의 화면에 필요한 데이터 양과 균등한 메모리 용량을 갖는 경우, 어떠한 잉여 메모리 용량도 표시 메모리에 남지 않는다. 이것은 표시 제어가 가장 효과적으로 수행될 수 있다는 것을 의미한다.

Claims (20)

1 화면분을 표시하기에 충분한 화상 데이터 양을 기억하는 기억 용량을 갖는 메모리 영역으로서, 상기 화상 데이터 각각이 복수 비트로 구성되는, 메모리 영역 ; 및
제 1 모드에서, 복수 비트의 화상 데이터 전체를 상기 메모리 영역내로 기억시키고, 제 2 모드에서, 상기 복수 비트의 화상 데이터 일부를 상기 메모리 영역내로 기억시켜, 상기 메모리 영역내에 빈 영역을 남기는 메모리 제어 회로를 구비하는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
복수 비트로 형성되는 화상 데이터의 일부는, 계조 레벨 수를 표시하는 복수 비트 중에서 소정 개수의 상위 비트인 것을 특징으로 하는 표시 구동기.
제 2 항에 있어서,
상기 메모리 영역은 상기 복수 비트에 의해 주어진 화상 데이터의 계조 레벨을 제공하는 비트수와 동일한 개수인 복수의 서브분할된 메모리 영역으로 분할되며,
제 1 모드에서, 화상 데이터는 계조 레벨의 수에 대응하는 복수 비트에 대하여 하나의 비트마다 분할되고, 그 하나의 비트마다 분할된 화상 데이터 전체는 복수의 서브분할된 메모리 영역에 기억되며,
제 2 모드에서, 화상 데이터의 계조 레벨의 수를 형성하는 복수 비트중 최상위 비트는 서브분할된 메모리 영역중 선택된 영역으로 화상 데이터의 일부로서 기억되는 것을 특징으로 하는 표시 구동기.
제 3 항에 있어서,
제 2 모드에서, 서브분할된 메모리 영역중 선택된 영역에 기억되어 있는 화상 데이터에 대응하여, 표시 화면이 이진 구동 동작에 의해 on 또는 off 로 구동되는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
제 2 모드에서, 상기 복수 비트의 화상 데이터와 상이한 화상 데이터가 입력되며, 상이한 화상 데이터의 계조 레벨 수내의 원하는 상위 비트 또는 비트들이 메모리 영역의 빈 영역내에 기억되는 것을 특징으로 하는 표시 구동기.
제 5 항에 있어서,
상기 복수 비트의 화상 데이터와 상이한 화상 데이터는, 연속적인 화면의 현재 화면 다음의 화상 데이터, 또는 복수 비트에 의해 형성되는 화상 데이터의 일부로서 메모리 영역에 기억되어 있는 화상 데이터에 감색 처리를 가함으로써 얻어지는 화상 데이터에 의해 지정되는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
제 2 모드에서, 소정의 비트 수로 변환되고 감색 (color decrease) 처리된 상기 복수 비트의 화상 데이터가 입력되며,
소정의 비트 수로 변환되고 감색 처리된 상기 복수 비트의 화상 데이터가 복수 비트에 의해 형성된 화상 데이터의 일부로서 사용되는 것을 특징으로 하는 표시 구동기.
제 7 항에 있어서,
제 2 모드에서, 소정의 비트 수로 변환되고 감색 처리된 복수 비트의 화상 데이터가, 상기 복수 비트의 화상 데이터와 상이한 화상 데이터를 원하는 비트 수로 변환시키고 동일한 감색 처리를 함으로써 얻어지는 상기 복수 비트의 화상 데이터와 병렬로 입력되는 것을 특징으로 하는 표시 구동기.
제 8 항에 있어서,
제 2 모드에서, 복수 비트 일부로서 감색된 비트를 생성하기 위해서, 상기 복수 비트의 입력 화상 데이터를 소정의 비트 수로 변환시키고, 감색 처리를 하는 감색 회로를 구비하는 것을 특징으로 하는 표시 구동기.
제 9 항에 있어서,
감색 회로는 디더 처리를 실행하는 디더 회로에 의해 구성되는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
제 2 모드에서, 상기 복수 비트 일부를 출력하기 위해서, 입력된 상기 복수 비트의 화상 데이터를 감색 처리에 제공하거나, 감색 회로로부터 주어진 화상 데이터를 보정 처리에 제공하는 처리 회로를 구비하는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
제 2 모드에서, 메모리 영역에 기억되어 있는 복수 비트 일부로서 입력되는 복수 비트의 화상 데이터를 빈 영역에 기억시키거나, 감색 회로로부터 출력되고 보정 처리가 된 화상 데이터를 복수 비트 일부로서 빈 영역에 기억시키는 처리 회로를 구비하는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
메모리 영역은 분할 수에 따라 서브분할된 복수의 메모리 영역으로 분할되며,
제 1 모드에서, 복수 비트에 의해 형성된 화상 데이터는 분할 수에 대응하는 수에 의해 원하는 수로 분할되며, 원하는 비트수로 분할된 전체 화상 데이터는 서브분할된 복수의 메모리 영역에 기억되며,
제 2 모드에서, 서브분할된 메모리 영역중 어느 하나가 복수 비트에 의해 형성된 화상 데이터의 일부를 기억하도록 선택되는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
메모리 영역은 제 1 분할 메모리 영역과 제 2 분할 메모리 영역으로 분할되며,
제 1 모드에서,
복수 비트에 의해 형성된 화상 데이터가 계조 레벨 수를 나타내는 복수 비트수에 대해 상하위 비트로 동일하게 분할되며,
분할된 복수 비트중 화상 데이터의 상위 비트는 제 1 분할 메모리 영역에 기억되고, 분할된 복수 비트중 화상 데이터의 하위 비트는 제 2 분할 메모리 영역에 기억되며,
제 2 모드에서,
복수 비트에 의해 형성된 화상 데이터의 상위 비트는 복수 비트에 의해 형성된 화상 데이터의 일부로서 사용되며, 제 1 분할 메모리 영역 또는 제 2 분할 메모리 영역에 선택적으로 기억되는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
2 개의 표시 화면을 제어하는 경우에, 제 1 모드에서, 메모리 제어 회로는 2 개의 표시 화면 중 하나에 표시하기 위해서 메모리 영역에 기억되어 있는 전체 복수 비트를 사용하며,
제 2 모드에서, 메모리 제어 회로는 표시 화면 중 하나 이상에 표시하기 위해서 메모리 영역에 기억되어 있는 일부 복수 비트를 사용하는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
제 1 모드에서, 메모리 제어 회로는 표시용 화상 데이터로서 분할된 메모리 영역에 기억되어 있는 전체 화상 데이터를 판독하며,
제 2 모드에서, 메모리 제어 회로는, 표시용 화상 데이터의 상위 비트로서 분할된 메모리 영역중 어느 하나에 기억되어 있는 화상 데이터를 판독하며, 또한, 표시용 화상 데이터의 하위 비트로서 판독 데이터, 판독 데이터의 일부, 또는 소정의 원하는 데이터와 동일한 데이터를 사용하는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
복수 비트의 입력 화상 데이터와 메모리 영역의 메모리 용량을 비교함으로써, 제 1 모드와 제 2 모드를 제어하는 화상 묘화부를 더 포함하는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
복수 비트의 화상 데이터에 감색 처리를 할지 여부를 판정함으로써, 제 1 모드와 제 2 모드를 제어하는 화상 묘화부를 더 포함하는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
제 1 모드와 제 2 모드는 외부 회로로부터 주어진 모드 선택 신호에 의해 제어되는 것을 특징으로 하는 표시 구동기.
제 1 항에 있어서,
제 2 표시 모드에서, 메모리 제어 회로는 비트수 선택 신호에 응답하여 복수 비트 일부의 비트폭을 제어하는 것을 특징으로 하는 표시 구동기.
KR1020030071911A 2002-10-15 2003-10-15 제어기-구동기, 표시 장치 및 표시 방법 KR100563792B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002299845 2002-10-15
JPJP-P-2002-00299845 2002-10-15
JP2003350636A JP2004157526A (ja) 2002-10-15 2003-10-09 コントローラ・ドライバ、表示装置及び表示方法
JPJP-P-2003-00350636 2003-10-09

Publications (2)

Publication Number Publication Date
KR20040034478A KR20040034478A (ko) 2004-04-28
KR100563792B1 true KR100563792B1 (ko) 2006-03-27

Family

ID=32044685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071911A KR100563792B1 (ko) 2002-10-15 2003-10-15 제어기-구동기, 표시 장치 및 표시 방법

Country Status (6)

Country Link
US (1) US7206003B2 (ko)
EP (1) EP1411492B1 (ko)
JP (1) JP2004157526A (ko)
KR (1) KR100563792B1 (ko)
CN (1) CN100541597C (ko)
TW (1) TWI259421B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159440B2 (en) 2003-06-30 2012-04-17 Advanced Micro Devices, Inc. Controller driver and display apparatus using the same
JP4381888B2 (ja) * 2004-05-24 2009-12-09 富士通株式会社 液晶表示装置およびテレビジョン受像機
KR20060014213A (ko) * 2004-08-10 2006-02-15 엘지.필립스 엘시디 주식회사 유기 전기 발광 소자의 구동 회로 및 이를 이용한 구동 방법
EP1628282A1 (en) * 2004-08-20 2006-02-22 Dialog Semiconductor GmbH Display controller with DRAM graphics memory
JP4683384B2 (ja) * 2004-09-22 2011-05-18 株式会社ソニー・コンピュータエンタテインメント メモリ制御方法、グラフィックプロセッサおよび情報処理装置
JP2006106120A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 映像表示装置及び映像信号処理装置
JP4974507B2 (ja) * 2004-10-29 2012-07-11 株式会社半導体エネルギー研究所 表示装置
TWI258109B (en) * 2004-11-03 2006-07-11 Realtek Semiconductor Corp Method and apparatus for non-linear dithering of images
JP5086524B2 (ja) * 2005-01-13 2012-11-28 ルネサスエレクトロニクス株式会社 コントローラ・ドライバ及びそれを用いた液晶表示装置
KR100666603B1 (ko) * 2005-03-24 2007-01-09 삼성전자주식회사 멀티 디스플레이 구동 회로 및 멀티 디스플레이 구동회로의 동작 방법
JP2007033864A (ja) * 2005-07-27 2007-02-08 Mitsubishi Electric Corp 画像処理回路及び画像処理方法
KR101253243B1 (ko) 2005-08-31 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US7847793B2 (en) * 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
KR20080042433A (ko) * 2006-11-10 2008-05-15 삼성전자주식회사 표시 장치 및 그 구동 장치
KR100800493B1 (ko) 2007-02-09 2008-02-04 삼성전자주식회사 임베디드 메모리 장치를 이용한 액정 표시 장치의 응답속도 보상 시스템 및 영상 프레임 데이터 제어 방법
TWI386887B (zh) * 2007-08-31 2013-02-21 Tpo Displays Corp 顯示裝置及電子系統
CN101540144B (zh) * 2008-03-18 2011-06-15 安凯(广州)微电子技术有限公司 双屏lcd刷新方法、装置及系统
JP5185697B2 (ja) * 2008-05-28 2013-04-17 ルネサスエレクトロニクス株式会社 表示装置、表示パネルドライバ、表示パネルの駆動方法、及び表示パネルドライバへの画像データ供給方法
TWI399732B (zh) * 2008-08-13 2013-06-21 Sitronix Technology Corp And a control chip for a color order type liquid crystal display device
KR101023130B1 (ko) * 2009-01-08 2011-03-24 삼성모바일디스플레이주식회사 표시 장치 및 그의 구동 방법
KR101040902B1 (ko) * 2009-01-23 2011-06-16 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치 및 그 구동방법
TWI404035B (zh) * 2009-06-03 2013-08-01 Univ Nat Taiwan Normal 具有影像狀態記憶特性之顯示器驅動電路以及方法
KR200457896Y1 (ko) * 2009-08-12 2012-01-12 (주)희성 신발 깔창
CN102708837B (zh) * 2009-09-29 2014-07-09 盛群半导体股份有限公司 亮度补偿装置及方法
CN102792364B (zh) * 2010-06-01 2015-05-06 夏普株式会社 显示装置
US9268367B2 (en) * 2010-10-13 2016-02-23 Microsoft Technology Licensing, Llc Use of low-power display on device
US9183799B2 (en) 2011-05-24 2015-11-10 Apple Inc. Additional application of voltage during a write sequence
US9099026B2 (en) 2012-09-27 2015-08-04 Lapis Semiconductor Co., Ltd. Source driver IC chip
US9514510B2 (en) 2013-03-29 2016-12-06 Mediatek Inc. Method and apparatus for arranging pixels of picture in storage units each having storage size not divisible by pixel size
JP2017083768A (ja) 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ 表示装置の駆動回路及び表示装置
JP6343369B1 (ja) * 2017-05-24 2018-06-13 山佐株式会社 遊技機
JP6662402B2 (ja) * 2018-03-19 2020-03-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN109215556A (zh) * 2018-10-12 2019-01-15 中国科学院微电子研究所 列驱动器、显示装置及驱动方法
CN112259048B (zh) * 2020-10-26 2021-08-06 杭州国芯科技股份有限公司 一种自适应Gamma曲线调节方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137367B2 (ja) * 1990-08-09 2001-02-19 株式会社東芝 カラーパネル表示制御システム及びコンピュータシステム
JP3026591B2 (ja) * 1990-09-14 2000-03-27 大日本印刷株式会社 簡易ダブルバッファ表示装置
JPH05165425A (ja) * 1991-12-17 1993-07-02 Rhythm Watch Co Ltd 液晶表示板制御装置
US5390293A (en) * 1992-08-19 1995-02-14 Hitachi, Ltd. Information processing equipment capable of multicolor display
JPH0695617A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 液晶表示装置及び表示コントローラ
US5488385A (en) * 1994-03-03 1996-01-30 Trident Microsystems, Inc. Multiple concurrent display system
JP3270241B2 (ja) 1994-04-25 2002-04-02 日本電気株式会社 携帯型情報処理装置
JPH087077A (ja) * 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd 画像処理装置
JPH0944130A (ja) 1995-07-28 1997-02-14 Sony Corp 映像装置
JP3263592B2 (ja) 1996-04-11 2002-03-04 株式会社日立国際電気 無線携帯端末
JP3492083B2 (ja) * 1996-05-17 2004-02-03 キヤノン株式会社 画像表示装置
JPH09325653A (ja) * 1996-06-06 1997-12-16 Canon Inc 画像出力装置及びその方法
JPH10124024A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 情報処理装置の表示制御装置
US6288722B1 (en) 1996-10-17 2001-09-11 International Business Machines Corporation Frame buffer reconfiguration during graphics processing based upon image attributes
US6903733B1 (en) * 1997-11-24 2005-06-07 Pixelworks, Inc. Ultra-high bandwidth multi-port memory system for image scaling applications
US6008794A (en) * 1998-02-10 1999-12-28 S3 Incorporated Flat-panel display controller with improved dithering and frame rate control
JP2000235173A (ja) * 1998-02-23 2000-08-29 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器
US6288698B1 (en) * 1998-10-07 2001-09-11 S3 Graphics Co., Ltd. Apparatus and method for gray-scale and brightness display control
US6801213B2 (en) * 2000-04-14 2004-10-05 Brillian Corporation System and method for superframe dithering in a liquid crystal display
JP4980508B2 (ja) * 2000-04-24 2012-07-18 エーユー オプトロニクス コーポレイション 液晶表示装置、モノクローム液晶表示装置、コントローラ、および画像変換方法
JP2002141993A (ja) 2000-08-24 2002-05-17 Nec Saitama Ltd 折り畳み型携帯電話機及びその着信時の背面液晶表示方法
JP2002251173A (ja) * 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法および画像データの伝送方法

Also Published As

Publication number Publication date
JP2004157526A (ja) 2004-06-03
CN100541597C (zh) 2009-09-16
US20040080521A1 (en) 2004-04-29
CN1617218A (zh) 2005-05-18
EP1411492B1 (en) 2010-12-29
TW200421224A (en) 2004-10-16
TWI259421B (en) 2006-08-01
KR20040034478A (ko) 2004-04-28
US7206003B2 (en) 2007-04-17
EP1411492A1 (en) 2004-04-21

Similar Documents

Publication Publication Date Title
KR100563792B1 (ko) 제어기-구동기, 표시 장치 및 표시 방법
US7142221B2 (en) Display drive control device and electric device including display device
US8106897B2 (en) Display drive control device and electric device including display device
US7019726B2 (en) Power consumption of display apparatus during still image display mode
US6778163B2 (en) Liquid crystal display device, driving circuit, driving method, and electronic apparatus
JP5100312B2 (ja) 液晶表示装置及びｌｃｄドライバ
US8866707B2 (en) Display device, and apparatus using the display device having a polygonal pixel electrode
US20020196221A1 (en) Liquid crystal display device
US20060152501A1 (en) Controller driver, liquid crystal display apparatus using the same, and liquid crystal driving method
JP4114655B2 (ja) 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器
EP1411490A1 (en) Image display apparatus and electronic apparatus
US20200388213A1 (en) Pixel drive compensation (pdc) power saving via condition-based thresholding
US8009180B2 (en) Display apparatus containing controller driver with correcting circuit and method of driving display panel
KR100218985B1 (ko) 액정 표시 장치
JP2006133551A (ja) カラー表示装置及びその駆動回路
JP2002268601A (ja) 携帯端末装置
JP2007219205A (ja) 電気光学装置および電子機器
US20090251450A1 (en) Liquid crystal display device and liquid crystal display device drive method
JP2008145893A (ja) 表示メモリ、表示装置および携帯型電子情報機器
JPS63109497A (ja) 画像表示装置
JP2005326790A (ja) 液晶表示装置、該液晶表示装置に用いられる駆動方法、及び該液晶表示装置を備えた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee