JPH10124024A - 情報処理装置の表示制御装置 - Google Patents

Abstract

(57)【要約】 【課題】ディスプレイを２台用いることによる解像度の
増大にも関わらずデータ転送速度を上げることなく表示
制御が行える表示制御装置を提供する。 【解決手段】マルチモードでは、各ディスプレイ１２
７、１２８に転送するデータ量をそれぞれ１／２に削減
した１ドット分の削減色データを１組のデータとして合
成し、表示メモリ１０７に格納する。表示コントローラ
１０５内の内部パレット１１０では表示メモリから読み
出したデータをそのまま出力し、バスコントローラ１１
９で各ディスプレイに対応するデータに分離して外部パ
レット回路１２２へ転送し、対応するパレット１２３、
１２４で表示データに変換して各ディスプレイに送る。
シングルモードでは、データ削減を行わない色データを
表示メモリに格納し、読み出した色データはバスコント
ローラ１１９でデータ分離を行うことなくパレット１２
３を介してＬＣＤ１２７にのみ表示を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置の表
示制御に関する。

【０００２】

【従来の技術】従来の情報処理装置に用いられる表示制
御システムとしては、例えば「最新パソコン技術大系’
９５」Ｐ８８〜Ｐ８９（日経ＢＰ社）に記載されている
情報処理装置がある。そこで、従来の情報処理装置の表
示制御システムについて、図１８を用いて説明する。

【０００３】図１８は、従来の情報処理装置の構成図で
ある。

【０００４】１８０１はＣＰＵであり、１８０２はメイ
ンメモリである。１８０３はメインメモリ１８０２に格
納されているデバイスドライバであり、１８０４はシス
テムバスである。１８０５は表示コントローラであり、
１８０６は制御回路であり、１８０７は表示メモリであ
る。１８０８はバスであり、アドレス及びデータを転送
する。１８０９は信号バスであり、メモリ制御信号を転
送する。１８１０はパレットであり、制御回路１８０６
から転送される色データを、対応する表示データに変換
する。１８１１はバスであり、パレットアドレス及びパ
レットデータを転送する。１８１２は信号バスであり、
パレット制御信号を転送する。１８１３は信号バスであ
り、液晶ディスプレイ（以下ＬＣＤと略す）制御信号を
転送する。１８１４はデータバスであり、パレット１８
１０で変換された表示データを転送する。１８１５はＬ
ＣＤである。

【０００５】尚、本従来例では、表示コントローラはＸ
ＧＡ対応であり、ＬＣＤ１８１５の解像度は１０２４ド
ット×７６８ラインである。また、色数は１６色（１ド
ット当たり４ビット）とし、パレット１８１０は４ビッ
トの色データを、対応するＲ、Ｇ、Ｂ各２ビットの表示
データに変換する。

【０００６】従来の情報処理装置の表示制御を行う表示
制御システムは、図１８に示すように、ＣＰＵ１８０
１、メインメモリ１８０２、表示制御を行うＸＧＡ対応
の表示コントローラ１８０５、ＬＣＤ１８１５で構成さ
れている。表示コントローラ１８０５は、制御回路１８
０６、表示メモリ１８０７、パレット１８１０で構成さ
れている。制御回路１８０６では、表示メモリ１８０７
の描画制御及び読み出し制御と、パレット１８１０の制
御、ＬＣＤ制御信号生成を行う。表示メモリ１８０７
は、ＬＣＤ１８１５の１フレーム分の色データを格納す
る。ＣＰＵ１８０１は、デバイスドライバ１８０３のプ
ログラムに従って、パレット１８１０に、表示メモリ１
８０７に格納されている色データとＬＣＤ１８１５に対
応するＲ、Ｇ、Ｂ各２ビットのパレットデータを書き込
む。パレット１８１０で変換された色データは、ＬＣＤ
１８１５の表示データとして出力される。

【０００７】表示メモリ１８０７に描画（ＣＰＵ１８０
１との間で転送されるデータの書き込み、読み出し）を
行う場合は、ＣＰＵ１８０１は、メインメモリ１８０２
に格納されているデバイスドライバ１８０３のプログラ
ムに従って、システムバス１８０４を介して描画命令及
びアドレス、描画データを制御回路１８０６に転送す
る。制御回路１８０６は、描画データ及びアドレスを、
バス１８０８を介して表示メモリ１８０７に転送する。
同時に、描画命令に従ってメモリ制御信号を生成し、信
号バス１８０９を介して表示メモリ１８０７に転送す
る。表示メモリ１８０７は、転送されたアドレス、描画
データ、メモリ制御信号に従って描画制御を行う。

【０００８】表示制御を行うための読み出し制御を行う
場合は、ＣＰＵ１８０１は、メインメモリ１８０２に格
納されているデバイスドライバ１８０３のプログラムに
従って、システムバス１８０４を介して読み出し命令を
制御回路１８０６に転送する。制御回路１８０６は、読
み出し命令に従って読み出し信号を生成し、信号バス１
８０９を介して表示メモリ１８０７に転送する。表示メ
モリ１８０７は、読み出し信号に従って、格納してある
データをバス１８０８を介して制御回路１８０６へ転送
する。制御回路１８０６は、転送されたデータを４ビッ
ト色データとして、１ドット分ずつ順次バス１８１２を
介してパレット１８１０へ転送する。パレット１８１０
は、４ビット色データを対応するＲ、Ｇ、Ｂ各２ビット
の表示データに変換し、データバス１８１４を介して順
次ＬＣＤ１８１５に転送する。同時に、制御回路１８０
６はＬＣＤ制御信号を生成して信号バス１８１３を介し
てＬＣＤ１８１５に転送し、表示が行われる。

【０００９】

【発明が解決しようとする課題】従来の情報処理装置の
備えるＸＧＡ対応の表示制御システムでは、ディスプレ
イがより高解像度となる場合、データ量が増加し、デー
タ転送速度の高速化が要求されるという問題が生じる。
例えば、ＸＧＡ対応のＬＣＤを２台用いる場合、１台の
みのシステムと比較して、解像度が２倍になることに相
当する。１台のＬＣＤ（１０２４ドット×７６８ライ
ン）を用いるＸＧＡモードのデータ転送速度は８０MHz
である。これに対し、２台のＬＣＤを用いる場合は、転
送するデータ量が２倍になることから、フレーム周波数
を落さずに表示を行うと、データ転送速度は１６０MHz
になる。

【００１０】このように、ディスプレイが高解像度化す
る等によりデータ量が増加すると、データ転送速度が高
速化し、表示制御システムの実現が困難となり、高コス
ト化する。また、データ転送速度が高速化することで消
費電力が増大し、更に、高周波ノイズ発生が顕著にな
り、より厳重なＥＭＩ対策が必要となる。

【００１１】本発明の目的は、ディスプレイを２台用い
ることによる解像度の増大にも関わらずデータ転送速度
を上げることなく、表示制御を行うことができる表示制
御装置を提供することにある。

【００１２】本発明の他の目的は、ディスプレイを同時
に２台用いる第１の表示モードと、１台用いる第２の表
示モードとを切り替えることができると共に、その切り
替えにも関わらずデータ転送速度を一定に維持すること
ができる表示制御装置を提供することにある。

【００１３】

【課題を解決するための手段】請求項１にかかる本発明
は、第１および第２のディスプレイ装置と、入力された
色データに対応する表示データをそれぞれ前記第１およ
び第２のディスプレイ装置に対して出力する第１および
第２のパレットと、少なくとも、該第１および第２のパ
レットに各色データに対応する表示データを書き込む機
能を有するパレットコントローラと、前記第１および第
２のディスプレイ装置の一方に対応するデータ量の色デ
ータを格納する表示メモリと、該表示メモリに書き込む
べき、前記第１および第２のディスプレイ装置の本来の
１画素あたりの色データのビット数を削減し、該削減さ
れた色データ（以下、削減色データという）を合成デー
タとして作成するデータ合成手段と、前記合成データを
前記表示メモリに書き込む機能と、前記表示メモリに格
納された合成データを読み出して、前記第１および第２
のディスプレイ装置の削減色データをそれぞれ前記第１
および第２のパレットに供給する読み出し機能とを有す
る表示メモリ制御手段とを備えることを特徴とする。

【００１４】このように、本来１台のディスプレイ装置
に対応して表示メモリに転送される色データの量を、同
時に２台のディスプレイを利用する場合にはそれぞれビ
ット数削減により半減して両色データを合成することに
より、２台のディスプレイ同時表示時にも、表示メモリ
の格納データ量は１台の場合と変わらないようにする。
したがって、表示メモリ読み出し時には、実質的な解像
度の増大にも関わらずデータ転送速度を上げることな
く、表示制御を行うことができる。

【００１５】請求項１に係る発明は、同時に２台のディ
スプレイ装置を表示するための構成であるが、同じ構成
を用いて、１台のディスプレイ装置のみに削減前と同じ
データ量の表示を行うよう表示モードを切り替えること
もできる。

【００１６】そのために、請求項２に係る発明では、前
記表示メモリ制御手段は、前記第１および第２のディス
プレイ装置を同時に使用する第１の表示モードにおいて
前記合成データを前記表示メモリに書き込むとともに、
前記第１および第２のディスプレイ装置の一方のみを使
用する第２の表示モードにおいて当該一方のためのビッ
ト数削減しない色データを前記表示メモリに書き込み、
前記表示制御装置は、前記表示モードに応じて、前記表
示メモリから読み出された色データを二分して前記第１
および第２のディスプレイ装置に供給するか、またはそ
のまま前記のいずれか一方に供給するかを切り替えるバ
スコントローラを有し、該バスコントローラの切替は前
記パレットコントローラが行うことを特徴とする。

【００１７】このように、同一の構成を用いて、ディス
プレイ装置を同時に２台用いる第１の表示モードと、１
台のみ用いる第２の表示モードとを切り替えることがで
きると共に、その切り替えにも関わらず常に表示メモリ
からの、表示のためのデータ読み出し時のデータ転送速
度を一定に維持することができる。

【００１８】請求項３に係る発明は、ディスプレイ装置
２台同時使用の場合の表示メモリへの色データの格納の
仕方に関するものであり、前記表示メモリの１アドレス
のデータ格納領域の上位半分と下位半分に、それぞれ前
記第１および第２のディスプレイ装置の削減色データを
格納する。これにより、従来表示メモリから１画素の色
データを読み出すと同じ動作により、同時に両ディスプ
レイ装置の１画素の色データを読み出すことができる。

【００１９】請求項４に係る発明は、前記表示メモリと
前記表示メモリ制御手段とは集積回路化された１つの表
示コントローラに内蔵され、さらに該表示コントローラ
は内部パレットを内蔵し、該内部パレットにはその出力
の一部に入力色データがそのまま出力されるように表示
データが格納されることを特徴とする。これは、従来構
成の表示コントローラに内蔵されている内部パレットの
表示データの設定の仕方を工夫することにより、従来構
成の表示コントローラをそのまま利用可能としたもので
ある。

【００２０】請求項５に係る発明は、前記第１および第
２の表示モードを切り替え選択するためのスイッチを設
けたものである。これにより、ユーザは、スイッチの切
替により簡単に両表示モード間の切替を行うことができ
る。

【００２１】請求項６に係る発明では、前記第１および
第２のディスプレイ装置は、各々、その表示画面の１画
素分ずつ入力して表示を行う機能を有することを特徴と
する。この構成は、後述する請求項１０の構成と対比さ
れるものである。

【００２２】請求項７に係る発明は、前記情報処理装置
の電源を切断する場合、電源切断時の表示モードを記憶
し、次に電源を投入する際に、該記憶した表示モードで
表示を行うよう制御する機能を有するものであり、請求
項８に係る発明は、前記情報処理装置の電源を切断する
場合、電源切断時に、次に電源を投入する際の表示モー
ドを任意に設定し、次に該情報処理装置の電源を投入す
る際に、該設定した表示モードで表示を行うよう制御す
る機能を有するものであり、さらに、請求項９に係る発
明は、前記情報処理装置の電源を投入する際の初期の表
示モードを任意に設定できる機能を有するものである。
このような構成により、ユーザの使い勝手が向上する。

【００２３】請求項１０に係る発明では、請求項１記載
の表示制御装置において、前記第１および第２のディス
プレイ装置は、各々、その表示画面の複数画素分の前記
表示データを同時に入力して表示を行う機能を有する場
合の構成であり、前記データ合成手段は、前記第１およ
び第２のディスプレイ装置に表示する各々の色データの
１画素分のデータ量を削減し、前記第１および第２のデ
ィスプレイ装置の各々について該削減した色データを複
数画素分ずつ合成して、１つのディスプレイ装置におけ
る削減前のデータ量と同一データ量の１つの合成データ
を作成し、前記表示メモリは、前記データ合成手段から
転送される合成データを、前記第１および第２のディス
プレイ装置の各々の１水平ライン分ずつ交互に格納し、
前記第１および第２のパレットは、前記複数画素分の色
データに対応する表示データを出力することを特徴とす
る。この場合の表示メモリへの両ディスプレイ装置の色
データの格納は、同じディスプレイ装置の複数画素分を
合成して、１水平ライン分ずつ交互に格納する。これに
より、ディスプレイ装置の機能に対応した処理が容易に
行える。

【００２４】請求項１１に係る発明では、前記表示メモ
リ制御手段は、前記第１および第２のディスプレイ装置
を同時に使用する第１の表示モードにおいて前記合成デ
ータを前記表示メモリに書き込むとともに、前記第１お
よび第２のディスプレイ装置の一方のみを使用する第２
の表示モードにおいて当該一方のためのビット数削減し
ない色データを前記表示メモリに書き込み、前記表示制
御装置は、前記表示モードに応じて、前記表示メモリか
ら読み出された色データを１水平ライン毎に二分して前
記第１および第２のディスプレイ装置に供給するか、ま
たはそのまま前記のいずれか一方に供給するかを切り替
えるバスコントローラを有することを特徴とする。これ
は、請求項１０記載の情報処理装置の表示制御装置にお
けるバスコントローラの機能を限定するものである。

【００２５】請求項１２に係る発明では、請求項１記載
の情報処理装置の表示制御装置において、前記第１およ
び第２のディスプレイ装置は、各々、その表示画面の複
数画素分の前記表示データを同時に入力して表示を行う
機能を有し、前記データ合成手段は、前記第１および第
２のディスプレイ装置に表示する各々の色データの１画
素分のデータ量を削減し、前記第１および第２のディス
プレイ装置の各々について該削減した色データを複数画
素分ずつ合成して、１つのディスプレイ装置における削
減前のデータ量と同一データ量の１つの合成データを作
成し、前記表示メモリは、前記データ合成手段から転送
される合成データを、前記第１および第２のディスプレ
イ装置の各々の１水平ライン分ずつ交互に格納し、前記
第１および第２のパレットの各々に１画素分ずつの前記
色データを転送するラッチ回路と、該ラッチ回路に前記
色データを転送するデータ転送制御回路とを備え、前記
パレットコントローラは、前記第１および第２のパレッ
トへの表示データの書き込みを制御するとともに、前記
表示メモリ制御手段から転送される色データを前記デー
タ転送制御回路に転送し、該データ転送制御回路と、前
記ラッチ回路と、前記第１および第２のパレットと、前
記第１および第２のディスプレイ装置の表示制御信号を
制御する機能を有することを特徴とする。

【００２６】請求項１３に係る発明は、請求項１２の構
成をより明確にするものであり、前記データ転送制御回
路は、前記第１および第２のディスプレイ装置の各々に
対応する色データを入力する第１および第２のスイッチ
と、該第１および第２のスイッチ毎に設けられ、該第１
および第２のスイッチの各々から転送される前記色デー
タを１水平ライン分格納する容量を有する複数のライン
メモリと、該複数のラインメモリから転送される色デー
タを順次切り替えて出力する前記第１および第２のスイ
ッチの各々に対応する第１および第２のマルチプレクサ
とを有し、前記パレットコントローラは、前記第１の表
示モードの場合、前記表示メモリ制御手段から転送され
る前記第１および第２のディスプレイ装置の各々の１水
平ラインずつの色データを、１水平期間内に交互に切り
替えて、各々の該１水平ライン分の色データを前記デー
タ転送制御回路の前記第１および第２のスイッチの対応
する各スイッチに転送する機能を有し、前記第２の表示
モードの場合は、前記表示メモリ制御手段から転送され
る色データを、前記第１および第２のスイッチのうち表
示を行うディスプレイ装置に対応するスイッチに転送す
る機能を有し、該第１および第２のスイッチは、前記パ
レットコントローラから転送される色データを、１水平
ライン分ずつスイッチ毎に設けられている複数のライン
メモリに１水平期間毎に順次切り替えて転送する機能を
有し、前記複数のラインメモリは、前記パレットコント
ローラにより、各々に対応するスイッチから交互に転送
される１水平ライン分の色データを各々格納し、該色デ
ータを格納する動作を行わない期間で、１水平期間毎に
順次格納する１水平ライン分の色データを１組ずつ順次
読み出して、前記第１および第２のマルチプレクサの、
対応するマルチプレクサに転送するよう制御され、該第
１および第２のマルチプレクサは、前記パレットコント
ローラにより、各々に対応する前記ラインメモリからの
データ読み出しに同期して、該１水平ライン期間毎に読
み出された色データを前記ラッチ回路に転送するよう制
御されることを特徴とする。

【００２７】請求項１４に係る発明も請求項１２の構成
を限定するものであり、前記ラッチ回路は、前記第１の
表示モードの場合と前記第２の表示モードの場合とで前
記データ転送制御回路から転送されるデータの転送先を
切り替える切替スイッチと、前記データ転送制御回路か
ら転送されるデータの、対応するデータをそれぞれラッ
チする複数のラッチと、該複数のラッチの各々に対応
し、前記ラッチにラッチされている色データを各々取り
込み、分割して順次出力する第３および第４のマルチプ
レクサとを有し、前記切替スイッチは、前記第２の表示
モードの場合、前記色データを、前記第１および第２の
パレットの、前記第１および第２のディスプレイ装置の
うち表示を行うディスプレイ装置に対応したパレットに
転送し、前記第１の表示モードの場合、前記色データを
該複数のラッチの対応するラッチに転送する機能を有
し、前記複数のラッチは、前記第１の表示モードの場
合、前記パレットコントローラにより、前記表示メモリ
制御手段から前記合成データを１組ずつ転送するデータ
転送周期以上の周期で、前記データ転送制御回路から転
送される色データを１組ずつ取り込み、該色データを、
１画素分ずつのデータに分割して１組分同時に対応する
前記マルチプレクサに転送する機能を有し、該第３およ
び第４のマルチプレクサは、各々に転送される分割され
た１画素分ずつのデータを、前記第１および第２のパレ
ットの、該色データに対応するパレットに前記データ転
送周期毎に順次切り替えて出力する機能を有する。

【００２８】請求項１２〜１４のこのような構成によ
り、色データが複数画素分パラレルに転送される場合で
あっても、データ転送速度を上げることなく、１画素分
ずつシリアルにディスプレイ装置に転送することができ
る。

【００２９】なお、前記第２の表示モードにおいて、前
記第１および第２のディスプレイ装置のうち、表示を行
うディスプレイ装置は、予め定められた特定のディスプ
レイ装置であっても、あるいは、前記第１および第２の
ディスプレイ装置のうち、表示を行うディスプレイ装置
として、前記第１および第２のディスプレイ装置から、
任意のディスプレイ装置を選択できるようにしてもよ
い。

【００３０】

【発明の実施の形態】本発明の実施の形態について、図
１から図７を用いて説明する。

【００３１】図１は、本発明の第１の実施の形態の表示
制御システム構成図である。

【００３２】図１において、１０１はＣＰＵであり、１
０２はメインメモリであり、１０３はメインメモリ１０
２に格納されているデバイスドライバである。１０４は
システムバスであり、アドレス、データ、制御信号を転
送する。１０５は表示コントローラであり、本実施の形
態ではＸＧＡ対応である。１０６は制御回路であり。１
０７は表示メモリであり、ＸＧＡ対応のディスプレイ１
フレーム分のデータを格納する。本実施の形態では、制
御回路１０５と表示メモリ１０７と内部パレット１１０
とは集積回路化された表示コントローラ１０５に内蔵さ
れている。１０８はバスであり、アドレス、データを転
送する。１０９は信号バスであり、制御回路１０６で生
成されるメモリ制御信号を転送する。１１０は内部パレ
ットである。また、１１１はバスであり、色データ、内
部パレットデータ、アドレスを転送する。１１２は信号
バスであり、制御回路１０６で生成される内部パレット
制御信号を転送する。１１３はデータバスであり、内部
パレット１１０から出力される色データを転送する。１
１４は信号バスであり、制御回路１０６で生成されるＬ
ＣＤ制御信号を転送する。１１５はパレットコントロー
ラである。１１６は信号バスであり、パレットコントロ
ーラ１１５で生成されるバス制御信号を転送する。１１
７、１１８はそれぞれデータバス、信号バスであり、そ
れぞれ、パレットコントローラ１１５で生成される外部
パレットのアドレスバス、パレット制御信号を転送す
る。１１９はバスコントローラであり、信号バス１１６
を介して転送されるバス制御信号に従って、色データの
転送制御を行う。１２０、１２１はデータバスであり、
各々色データの上位２ビット、下位２ビットのデータを
転送する。１２２は外部パレット回路であり、１２３、
１２４は、パレット１、パレット２であり、各々色デー
タに対応する外部パレットデータを格納する。１２５、
１２６は、データバスであり、各々パレット１（１２
３）、パレット２（１２４）で変換された表示データを
転送する。１２７、１２８は、ディスプレイ１、ディス
プレイ２であり、本実施の形態では液晶ディスプレイ
（以下ＬＣＤと略す）である。

【００３３】図２は、表示メモリ１０７のメモリマップ
である。

【００３４】図３は、内部パレット１１０のパレットデ
ータマップである。

【００３５】図４は、情報処理装置の電源を立ち上げる
場合の初期化処理制御フローチャートの一例である。

【００３６】図５は、情報処理装置の電源を切る場合の
電源ＯＦＦ処理制御フローチャートの一例である。

【００３７】図６は、表示モードを切り替える場合のモ
ード切り替え処理制御フローチャートの一例である。

【００３８】図７は、電源ＯＦＦ処理制御フローチャー
トの別例である。

【００３９】尚、本実施の形態では、ＸＧＡモード、１
６色表示とする。したがって、ディスプレイ１（１２
７）、ディスプレイ２（１２８）の解像度は、１０２４
×７６８ドットであり、１ドット当たりのデータは４ビ
ットとなる。また、内部パレット１１０は、４ビット色
データをＲ、Ｇ、Ｂ各２ビットの表示データに変換する
能力を持ち、外部パレット１２２のパレット１（１２
３）は４ビット又は２ビット色データをＲ、Ｇ、Ｂ各２
ビットの表示データに変換する能力を持ち、パレット２
（１２４）は２ビット色データをＲ、Ｇ、Ｂ各２ビット
の表示データに変換する能力を持つとする。

【００４０】また、本発明の表示制御システムでは、第
１及び第２の表示モードとして、２台のディスプレイに
同時に各々別個の表示を行うマルチモードと、１台のデ
ィスプレイのみに表示を行うシングルモードがある。本
実施の形態では、シングルモードの場合、ディスプレイ
１（１２７）に表示を行うこととする。

【００４１】始めに、図１から図３を用いて本実施の形
態の表示制御システムの構成と動作について説明する。

【００４２】まず、第１の表示モードであるマルチモー
ドの場合について説明する。マルチモードの場合、ＸＧ
Ａ対応のディスプレイを同時に２台使用するため、表示
に必要なデータ量は、従来の１台のディスプレイを用い
るＸＧＡ対応表示制御システムの場合と比較して２倍と
なっている。ＣＰＵ１０１は、データ量を削減するた
め、ディスプレイ１（１２７）、ディスプレイ２（１２
８）に表示を行うためのデータのデータ量を１／２にす
るよう制御する。したがって、各ディスプレイ１２７、
１２８に転送されるデータは、４ビットデータから２ビ
ットデータに変換されることになる。ここで、表示コン
トローラ１０５はＸＧＡ対応であるため、１ドット当た
りのデータを４ビットとして認識するので、１ドット当
たり２ビットのデータを適切に処理することができな
い。そこで、ＣＰＵ１０１は、デバイスドライバ１０３
のプログラムに従って、ディスプレイ１（１２７）の２
ビットデータと、ディスプレイ２（１２８）の２ビット
データを、各々上位２ビット、下位２ビットとした４ビ
ットデータを合成する。

【００４３】表示メモリ１０７にデータの書き込みを行
う場合、ＣＰＵ１０１は、合成した４ビットデータを、
表示メモリ１０７の対応するアドレス、書き込み命令と
共にシステムバス１０４を介して表示コントローラ１０
５の制御回路１０６へ転送する。制御回路１０６は、転
送された４ビットデータとアドレスを、バス１０８を介
して表示メモリ１０７に転送する。同時に、書き込み命
令に従って表示メモリ１０７の書き込み制御を行う書き
込み制御信号を生成し、信号バス１０９を介して表示メ
モリ１０７へ転送する。表示メモリ１０７は、４ビット
データ、アドレス、書き込み制御信号に従って、データ
の書き込みを行う。

【００４４】ところで、ディスプレイ１（１２７）とデ
ィスプレイ２（１２８）の書き込み対象の画素（アドレ
ス）は同じとは限らない。例えば、ディスプレイ１（１
２７）とディスプレイ２（１２８）の同じ位置の画素の
一方が書き込み対象で他方が書き込み対象でない場合に
は、そのアドレスの現在の４ビットデータを読み出して
その書き込み対象の方の２ビットデータを新たな２ビッ
トデータに変更する。このようにして合成した４ビット
データを表示メモリの当該アドレスに書き戻す。このよ
うな動作自体は、リード・モディファイ・ライト動作と
して知られており、表示コントローラがこの機能を有す
る。表示コントローラがこの機能を有さない場合には、
デバイスドライバ（ソフトウエア処理）によりこの機能
を実現する。

【００４５】例えば、アドレス００００ｈに、データ”
１１０１”が記憶されている場合に、ディスプレイ１
（上位２ビット）のデータを”０１”に変更するとする
場合の処理手順は次のとおりである。

【００４６】（１）アドレス００００ｈのデータを読み
込む。

【００４７】（２）データ”１１０１”の上位２ビット
を”１０”に変更する。

【００４８】（３）アドレス００００ｈに”１００１”
を書き込む。

【００４９】表示メモリ１０７からＣＰＵ１０１へデー
タを読み出す場合は、同様に、ＣＰＵ１０１から転送さ
れる読み出し命令に従って、読み出し制御信号を生成す
る。そして、読み出し制御信号とアドレスを、各々信号
バス１０９、バス１０８を介して表示メモリ１０７へ転
送する。表示メモリ１０７は、転送されるアドレスと読
み出し制御信号に従ってデータを読み出し、バス１０８
を介して制御回路１０６へ転送し、更に、システムバス
１０４を介してＣＰＵ１０１に転送する。

【００５０】ここで、表示メモリ１０７のメモリマップ
について、図２（ａ）を用いて詳しく説明する。

【００５１】表示メモリ１０７は、１ドット当たり４ビ
ットのデータを１フレーム分格納する容量を持つ。マル
チモードの場合、表示メモリ１０７に格納する４ビット
データは、上位２ビットがディスプレイ１（１２７）の
データ、下位２ビットがディスプレイ２（１２８）のデ
ータとなっている。したがって、表示メモリ１０７に
は、図２（ａ）に示すように、上位２ビットにはディス
プレイ１（１２７）の０ライン目から１０２３ライン目
までの１フレーム分のデータが格納され、下位２ビット
には、同様に、ディスプレイ２（１２８）０ライン目か
ら１０２３ライン目までの１フレーム分のデータが格納
される。

【００５２】再び図１を用いて、ディスプレイ１（１２
７）、ディスプレイ２（１２８）に表示を行う表示制御
について説明する。

【００５３】表示制御を行う場合、制御回路１０６は、
表示メモリ１０７からデータを１ドット分ずつ読み出す
よう、読み出し信号を生成し、信号バス１０９を介して
表示メモリ１０７へ転送する。表示メモリ１０７は、読
み出し信号に従って、格納するデータを１ドット分ずつ
順次読み出してバス１０８を介して制御回路１０６へ転
送する。この時、読み出される１ドット分のデータは、
上位２ビットがディスプレイ１（１２７）のデータ、下
位２ビットがディスプレイ２（１２８）の４ビットデー
タである。制御回路１０６は、読み出された４ビットデ
ータを、色データとしてバス１１２を介して内部パレッ
ト１１０へ転送する。内部パレット１１０は１ドット当
たり４ビットの色データをＲ、Ｇ、Ｂ各２ビットの表示
データに変換する機能を持つが、本実施の形態で転送さ
れる合成した４ビット色データを、２台のディスプレイ
各々に対応する表示データに適切に変換することはでき
ない。このため、内部パレット１１０には、転送される
４ビット色データを変換せずに同一の色データとして出
力するよう、内部パレットデータが書き込まれている。
次に、内部パレット１１０のパレットデータ構成につい
て、図３を用いて詳しく説明する。

【００５４】従来の表示制御システムのパレットでは、
図３（ａ）に示すように、Ｒ、Ｇ、Ｂのパレットデータ
として、ＣＰＵ１０１により、各Ｒ、Ｇ、Ｂ領域に色デ
ータとディスプレイに対応する２ビットの表示データが
書き込まれている。本実施の形態の内部パレット１１０
では、入力データと出力データを同一にするため、図３
（ｂ）に示すように、Ｒ領域をディスプレイ１（１２
７）、Ｂ領域をディスプレイ２（１２８）のデータ領域
とする。また、パレットデータは不定にすることはでき
ないので、使用しないＧ領域には、本実施の形態では、
常に’００’を書き込むようにする。ＣＰＵ１０１は、
表示制御システムを立ち上げる際の初期化処理におい
て、デバイスドライバ１０３のプログラムに従って、デ
ィスプレイ１領域の対応する領域に４ビット色データの
上位２ビットのデータを書き込み、ディスプレイ２領域
の対応する領域に下位２ビットを書き込み、未使用領域
に常に’００’を書き込むよう、内部パレットデータを
生成する。生成された内部パレットデータは、内部パレ
ット書き込み命令と共に、システムバス１０４を介して
制御回路１０６へ転送される。制御回路１０６は、内部
パレットデータをバス１１１を介して内部パレット１１
０へ転送する。同時に、内部パレット書き込み命令に従
って内部パレット書き込み信号を生成し、信号バス１１
２を介して内部パレット１１０へ転送する。内部パレッ
ト１１０は、転送される内部パレットデータと内部パレ
ット書き込み信号に従って、パレットデータを書き込
む。このように制御することで、内部パレット１１０に
転送される色データと、内部パレットから出力されるデ
ータを同一データにすることができる。

【００５５】再び、図１を用いて表示制御について説明
する。

【００５６】内部パレット１１０から出力される４ビッ
ト色データは、データバス１１３を介してバスコントロ
ーラ１１９に転送される。パレットコントローラ１１５
は、４ビット色データの上位２ビット、下位２ビット
を、各々対応するパレット１（１２３）、パレット２
（１２４）へ転送するようバス制御信号を生成し、信号
バス１１６を介してバスコントローラ１１９に転送す
る。バスコントローラ１１９は、バス制御信号に従っ
て、４ビット色データを上位２ビット、下位２ビットに
分離し、ディスプレイ１（１２７）に対応する上位２ビ
ットの色データをデータバス１２０を介して外部パレッ
ト回路１２２のパレット１（１２３）へ、ディスプレイ
２（１２８）に対応する下位２ビットの色データをデー
タバス１２１を介してパレット２（１２４）へ転送す
る。パレット１（１２３）、パレット２（１２４）に
は、各々２ビット色データと、各ディスプレイ１２７、
１２８に対応するＲ、Ｇ、Ｂ各２ビットの外部パレット
データが書き込まれている。そして、各パレット１２
３、１２４に転送される２ビット色データを、対応する
パレットデータに従って変換し、Ｒ、Ｇ、Ｂ各２ビット
の表示データとして各々データバス１２５、１２６を介
して対応するディスプレイ１（１２７）、ディスプレイ
２（１２８）へ転送する。同時に、制御回路１０６は、
各ディスプレイ１２７、１２８の表示制御を行うＬＣＤ
制御信号を生成し、信号バス１１４を介して各ディスプ
レイ１２７、１２８へ転送する。各ディスプレイ１２
７、１２８は、ＬＣＤ制御信号に従って、各々の表示デ
ータの表示を行う。

【００５７】次に、第２の表示モードであるシングルモ
ードの場合の制御について説明する。

【００５８】シングルモードの場合、使用するディスプ
レイは１台であり、表示データ量を削減する必要はな
い。したがって、ＣＰＵ１０１は、本実施の形態ではデ
ィスプレイ１（１２７）の１ドット当たり４ビットのデ
ータを変換せずに、システムバス１０４を介して表示コ
ントローラ１０５に転送する。外部パレット回路１２２
のパレット１（１２３）は、ディスプレイ１（１２７）
の４ビットデータを変換するので、ＣＰＵ１０１によ
り、４ビット色データに対応した外部パレットデータが
書き込まれている。本実施の形態ではパレット２（１２
４）は使用しないので、マルチモードの場合の２ビット
色データに対応した外部パレットデータが書き込まれて
いる。内部パレット１１０では、マルチモードの場合と
同様に、入力データを変換せずに、同一のデータを出力
する。したがって、内部パレット１０１には、ＣＰＵ１
０１により、マルチモードの場合と同様の内部パレット
データが書き込まれている。ＣＰＵ１０１から変換され
ずに転送されるディスプレイ１（１２７）の４ビットデ
ータは、マルチモードの場合と同様に、表示メモリ１０
７に格納される。ここで、図２（ｂ）を用いて、シング
ルモードの場合の表示メモリ１０７のメモリマップにつ
いて詳しく説明する。

【００５９】シングルモードの場合、表示メモリ１０７
には、２ビットに削減されていないディスプレイ１（１
２７）に対応する４ビットデータが転送される。したが
って、表示メモリ１０７には、図２（ｂ）に示すよう
に、ディスプレイ１（１２７）の０ライン目から１０２
３ライン目までの１フレーム分の４ビットデータが格納
されることになる。

【００６０】再び図１を用いて表示制御について説明す
る。

【００６１】表示メモリ１０７からは、制御回路１０６
の生成する読み出し信号に従って、格納されているディ
スプレイ１（１２７）の４ビットデータが、１ドット分
ずつ順次読み出され、バス１０８を介して制御回路１０
６へ転送される。制御回路１０６は、読み出された４ビ
ットデータを４ビット色データとして、バス１１２を介
して内部パレット１１０へ転送する。内部パレット１１
０は、マルチモードの場合と同様に、転送される４ビッ
ト色データを変換せずに同一のデータとして出力する。
この場合、前述した内部パレット１１０のディスプレイ
１領域のテンタは、転送されるディスプレイ１（１２
７）の４ビット色テンタの上位２ビットに対応し、ディ
スプレイ２領域のテンタは、下位２ビットに対応するこ
とになる。内部パレット１１０から出力される４ビット
色データは、データバス１１３を介してバスコントロー
ラ１１９に転送される。パレットコントローラ１１５
は、４ビット色データを、対応するパレット１（１２
３）へ転送するようバス制御信号を生成し、信号バス１
１６を介してバスコントローラ１１９に転送する。バス
コントローラ１１９は、バス制御信号に従って、４ビッ
ト色データをデータバス１２０を介してパレット１（１
２３）へ転送する。パレット１（１２３）は、４ビット
色データを、対応するパレットデータに従って変換し、
Ｒ、Ｇ、Ｂ各２ビットの表示データとして、データバス
１２５を介してディスプレイ１（１２７）へ転送する。
同時に、制御回路１０６は、ディスプレイ１（１２７）
の表示制御を行うＬＣＤ制御信号を生成し、信号バス１
１４を介してディスプレイ１（１２７）に転送する。デ
ィスプレイ１（１２７）は、ＬＣＤ制御信号に従って表
示データの表示を行う。ディスプレイ２（１２８）には
表示を行わないので、制御回路１０６は、表示を行わな
いようディスプレイ２（１２８）のＬＣＤ制御信号を制
御する。

【００６２】図１９に、本実施の形態における外部パレ
ット回路１２２の構成例を示す。

【００６３】図１９において、外部パレット回路１２２
を構成するパレット１２３、１２４はＳＲＡＭで構成さ
れている。パレット１２３は４ビット１６色、パレット
１２４は２ビット４色にそれぞれ相当するＲ，Ｇ，Ｂの
表示データを格納する容量を有する。

【００６４】始めに、電源立ち上げ時、モード切替時に
行われるパレットデータ書き込み動作について説明す
る。

【００６５】パレットコントローラ１１５は、ＣＰＵ１
０１の制御に従い、ＳＲＡＭで構成されているパレット
１２３、１２４のＲ，Ｇ，Ｂの表示データであるパレッ
トデータ（本実施例では６ビット）を生成し、各データ
に対応するアドレスと共にデータバス１１７を介して、
これらを各パレット１２３、１２４へ転送する。同時
に、書き込み制御信号を生成し、これを信号バス１１８
を介して各パレット１２３、１２４へ転送する。各パレ
ット１２３、１２４では、転送されるアドレス、書き込
み制御信号に従って、当該パレットデータの書き込みが
行われる。

【００６６】次に、マルチモードでのパレット１２３、
１２４の動作について説明する。

【００６７】データバス１２０および１２１を介して転
送されたそれぞれの２ビット色データは、対応する各パ
レット１２３および１２４へ入力される。同時に、パレ
ットコントローラ１１５は読み出し制御信号を生成し、
信号バス１１８を介して各パレット１２３、１２４へ転
送する。各パレット１２３、１２４では、転送された２
ビット色データをアドレスとして、読み出し制御信号に
より、対応するＲ，Ｇ，Ｂの表示データが読み出され、
それぞれデータバス１２５、１２６を介してＬＣＤ１２
７、１２８へ転送される。これにより、ＬＣＤ１２７、
１２８では、各々、２ビット色データに基づく同時４色
の表示が行えることになる。

【００６８】次に、シングルモードでのパレット１２３
の動作について説明する。

【００６９】シングルモードでは、データバス１２０を
介して４ビット色データがパレット１２３へ転送され
る。同時に、パレットコントローラ１１５は読み出し制
御信号を生成し、これを信号バス１１８を介してパレッ
ト１２３へ転送する。パレット１２３では、転送された
４ビット色データをアドレスとして、読み出し制御信号
により、対応するＲ，Ｇ，Ｂの表示データが読み出さ
れ、これがデータバス１２５を介してＬＣＤ１２７へ転
送される。パレット１２４を利用したＬＣＤ１２８への
表示データの転送は行われない。これにより、ＬＣＤ１
２７においてのみ、４ビット色データに基づく同時１６
色の表示が行えることになる。

【００７０】このように、表示モードに応じて、所定の
パレットにおいて、所定ビット数の色データに対応した
表示データを変換することができる。

【００７１】図２０に、外部パレット１２３および１２
４に設定されたパレットデータの例を示す。外部パレッ
ト１２３では、”００００”から”１１１１”までの１
６通りの色データに対してそれぞれ異なるＲＧＢ各２ビ
ット、計６ビットのデータが割り当てられている。外部
パレット１２４では、”００”から”１１”までの４通
りの色データに対してそれぞれ異なる。ＲＧＢ各２ビッ
ト、計６ビットのデータが割り当てられている。設定さ
れたＲＧＢデータは単なる一例であり、本発明がこれに
限定されるものではない。

【００７２】次に、図４から図７を用いて、本実施の形
態の表示制御システムが行う表示制御処理の流れについ
て詳しく説明する。

【００７３】始めに、情報処理装置の電源を立ち上げる
際に行われる初期化処理中の表示制御システムの初期化
処理について、図４に示す初期化処理制御フローチャー
トの一例を用いて説明する。

【００７４】本実施の形態では、前回電源を落した時点
の表示モードで情報処理装置を立ち上げるよう制御す
る。情報処理装置の電源を立ち上げると（ステップ４
１）、ＣＰＵ１０１は各機器の初期化処理を行う。表示
制御システムの初期化処理を行う場合は、まず始めに、
前回電源を落した時点の表示モードを記憶するファイル
を確認する（ステップ４２）。記憶されているモードが
マルチモードの場合は、外部パレット回路１２２の各パ
レット１２３、１２４（内の記憶素子１９０３、１９０
８）に、ディスプレイ１（１２７）、ディスプレイ２
（１２８）の２ビット色データに対応する外部パレット
データを書き込むよう、パレットコントローラ１１５を
制御する（ステップ４３）。次に、表示コントローラ１
０５内の内部パレット１１０に、前述した内部パレット
データを書き込むように制御回路１０６を制御する（ス
テップ４５）。更に、他の機器の処理を行い（ステップ
４６）、初期化処理を終了する（ステップ４７）。シン
グルモードの場合は、ステップ４２の後、パレット１
（１２３）に、ディスプレイ１（１２７）の４ビット色
データに対応する外部パレットデータを書き込むよう、
パレットコントローラ１１５を制御する（ステップ４
４）。以降の制御は、マルチモードの場合と同様であ
る。

【００７５】次に、情報処理装置の電源を落す際に行わ
れる電源ＯＦＦ処理について、図５に示す電源ＯＦＦ処
理制御フローチャートの一例を用いて説明する。

【００７６】電源をＯＦＦにするよう命令すると（ステ
ップ５１）、ＣＰＵ１０１は、その時点での表示モード
を記憶する（ステップ５２）。そして、他の機器の電源
ＯＦＦ処理を行って情報処理装置の電源を落す（ステッ
プ５４）。このように、電源を落す時点の表示モードを
記憶することで、次に電源を立ち上げた際に、同じ表示
モードで表示を行うことができる。

【００７７】次に、情報処理装置を使用中に表示モード
を切り替えるモード切り替え処理について、図６に示す
モード切り替え処理制御フローチャートの一例を用いて
説明する。

【００７８】モード切り替えが指示されると（ステップ
６０）、表示制御システムは、切り替える表示モードに
対応するよう処理を行う。初めに、シングルモードから
マルチモードに切り替える場合について説明する。パレ
ットコントローラ１１５は、ＣＰＵ１０１の制御に従っ
て、パレット１（１２３）のパレットデータを、それま
で格納されていたディスプレイ１（１２７）の４ビット
色データに対応するパレットデータから、２ビット色デ
ータに対応するパレットデータに書き替える（ステップ
６２）。パレット２（１２４）には、初期化処理におい
て既に２ビット色データに対応するパレットデータが書
き込まれているので、書き替え制御は行わない。次に、
ＣＰＵ１０１は、ディスプレイ１（１２７）とディスプ
レイ２（１２８）の４ビットデータを各々２ビットに削
減し、１つの４ビットデータとして合成して表示コント
ローラ１０５に転送する（ステップ６３）。ここで、４
ビットデータを２ビットに削減する方法は、任意である
が、例えば、予め定めた対応関係に従って行うことがで
きる。表示コントローラ１０５は、４ビットデータを変
換せずに同一の４ビット色データとしてバスコントロー
ラ１１９へ転送する。次に、バスコントローラ１１９
は、４ビット色データを各ディスプレイ１２７、１２８
に対応する２つの２ビット色データに分離し、各々に対
応するパレット１（１２３）、パレット２（１２４）に
転送する（ステップ６４）。同時に、制御回路１０６
は、各ディスプレイ１２７、１２８に表示を行うようＬ
ＣＤ制御信号を制御する（ステップ６５）。

【００７９】次に、マルチモードからシングルモードに
切り替える場合について説明する。パレットコントロー
ラ１１５は、ＣＰＵ１０１の制御に従って、パレット１
（１２３）のパレットデータを、それまで格納されてい
たディスプレイ１（１２７）の２ビット色データに対応
するパレットデータから、４ビット色データに対応する
パレットデータに書き替える（ステップ６６）。パレッ
ト２（１２４）は使用しないので、パレットデータの書
き替え制御行わない。次に、ＣＰＵ１０１は、ディスプ
レイ１（１２７）の４ビットデータを変換せずに表示コ
ントローラ１０５に転送する（ステップ６７）。表示コ
ントローラ１０５は、４ビットデータを変換せずに同一
の４ビット色データとしてバスコントローラ１１９へ転
送する（ステップ６８）。次に、バスコントローラ１１
９は、ディスプレイ１（１２７）の４ビット色データ
を、パレット１（１２３）に転送する（ステップ６
８）。同時に、制御回路１０６は、ディスプレイ１（１
２７）のみに表示を行うようＬＣＤ制御信号を制御し、
表示を行う（ステップ６９）。

【００８０】このように切り替え制御を行うことで、情
報処理装置を使用中に表示モードを切り替えても、切り
替えたモードで適切な表示を行うことができる。

【００８１】次に、情報処理装置の電源を落す時に次に
立ち上げる際の表示モードを任意に設定できる電源ＯＦ
Ｆ処理の別例について、図７に示す電源ＯＦＦ処理制御
フローチャートの一例を用いて説明する。

【００８２】電源をＯＦＦにするよう命令すると（ステ
ップ７１）、電源立ち上げ時（初期状態）の表示モード
設定状態になる（ステップ７２）。初期状態のモード設
定を行うと、次に、他の機器の電源ＯＦＦ処理を行って
（ステップ７３）、情報処理装置の電源を落す（ステッ
プ７４）。次に電源を立ち上げた際は、設定した表示モ
ードで表示が行われる。このように、電源を落す際に次
の初期状態の表示モードを任意に設定することで、次に
電源を立ち上げた際に設定した表示モードで立ち上げる
ことができ、使い勝手が向上する。

【００８３】このように、従来の表示コントローラを用
いて、２台のディスプレイを用いるマルチモード表示を
行う場合、外部に各々のディスプレイに対応するパレッ
トを別個に設け、表示メモリから読み出したデータを、
表示コントローラ内のパレットでは色データを変換せず
に同一の色データとして出力し、外部の各々に対応する
パレットにおいて、各ディスプレイに対応する表示デー
タに変換することにより、データ転送速度を下げるため
にデータ量を削減しても、適切な表示を行うことができ
る。また、ＣＰＵが、外部のパレットへのパレットデー
タ書き込みを制御することにより、マルチモードと、シ
ングルモードのどちらの場合でも適切な表示を行うこと
ができる。

【００８４】尚、本実施の形態では、シングルモードに
おいてディスプレイ１（１２７）を用いたが、ディスプ
レイ２（１２８）を用いても、ディスプレイ２（１２
８）の表示制御に対応した同様の回路構成として制御を
行うことで、同様の表示制御を行うことができる。

【００８５】次に、本発明の第２の実施の形態につい
て、図８、図９を用いて説明する。

【００８６】本実施の形態は、情報処理装置の電源を立
ち上げる際の表示モードの初期状態を、表示制御システ
ムにモード設定スイッチを設けることで、任意に設定で
きる構成になっている。

【００８７】図８は、本発明の第２の実施の形態の表示
制御システム構成図である。

【００８８】図８において、８０１はパレットコントロ
ーラであり、８０２は外部パレット回路である。８０３
はモード設定スイッチ（ＳＷ）であり、情報処理装置を
立ち上げる際の初期モードを設定する。８０４は信号線
であり、モード設定スイッチ８０３で生成されるモード
信号を転送する。表示制御システムのその他の構成は、
図１に示す第１の実施の形態のシステム構成と同様であ
る。

【００８９】図９は、初期化処理の制御フローチャート
の一例である。

【００９０】始めに、図８を用いて本実施の形態の表示
制御システム構成と動作について説明する。

【００９１】本実施の形態の表示制御システム構成と動
作は、情報処理装置を立ち上げる際の初期モード設定を
除いて第１の実施の形態と同様であるため、初期モード
設定について説明する。外部パレット回路８０２には、
モード設定スイッチ８０３が設けられており、情報処理
装置を立ち上げる際の初期モードとして、マルチモード
とシングルモードのどちらかを任意に設定することがで
きる。モード設定スイッチ８０３により設定された初期
状態は、モード信号として信号線８０４を介してパレッ
トコントローラに転送され、更にシステムバス１０４を
介してＣＰＵ１０１へ転送される。ＣＰＵ１０１は、転
送されるモード信号に従って、第１の実施の形態で説明
した表示モードに対応した初期化処理を行う。その他の
構成、動作は第１の実施の形態と同様である。

【００９２】次に、本実施の形態の表示制御システムの
初期化処理制御について、図９に示す初期化処理制御フ
ローチャートの一例を用いて説明する。

【００９３】情報処理装置の電源を立ち上げると（ステ
ップ９１）、ＣＰＵ１０１は、モード設定スイッチ８０
３から転送されるモード信号により、初期モードを判断
する（ステップ９２）。設定されている初期モードがマ
ルチモードの場合は、外部パレット回路８０２の各パレ
ット１（１２３）、パレット２（１２４）に、ディスプ
レイ１（１２７）、ディスプレイ２（１２８）の２ビッ
ト色データに対応するパレットデータを書き込むようパ
レットコントローラ８０１を制御する（ステップ９
３）。次に、表示コントローラ１０５内の内部パレット
１１０に、第１の実施の形態で説明した内部パレットデ
ータを書き込むように制御回路１０６を制御する（ステ
ップ９５）。更に、他の機器の処理を行い（ステップ９
６）、初期化処理を終了する（ステップ９７）。シング
ルモードの場合は、ステップ９２の後、パレット１（１
２３）にディスプレイ１（１２７）の４ビット色データ
に対応するパレットデータを、パレット２（１２４）に
は２ビット色データに対応するパレットデータを書き込
むようパレットコントローラ８０１を制御する（ステッ
プ９４）。以降の処理はマルチモードの場合と同様であ
る。その他の電源ＯＦＦ処理、モード切り替え処理は、
第１の実施の形態と同様である。

【００９４】このように、モード設定スイッチを設ける
ことにより、表示モードの初期状態を任意に設定でき、
使い勝手が向上する。

【００９５】尚、本実施の形態では、モード設定スイッ
チ８０３を外部パレット回路８０２内に設けたが、単独
回路としたり、表示コントローラ１０５やパレットコン
トローラ８０１等に設ける等、表示制御システム内の適
当な位置に任意に設けることができる。

【００９６】次に、表示メモリのメモリマップが異な
り、パラレルデータ（ドットパラレル）入力対応のＬＣ
Ｄを用いる本発明の第３の実施の形態について、図１０
から図１２を用いて説明する。

【００９７】図１０は、本発明の第３の実施の形態の表
示制御システム構成図である。

【００９８】図１０において、１００１は制御回路であ
り、１００２は表示メモリである。１００３、１００４
は信号バスであり、各々制御回路１００１で生成された
ＬＣＤ制御信号、パレット有効信号１、２を転送する。
１００５はバスコントローラである。１００６、１００
７はデータバスであり、４ビット色データを転送する。
１００８は外部パレット回路であり、１００９、１０１
０はパレット１、パレット２であり、各々転送される４
ビット色データを上位２ビット、下位２ビットずつＲ、
Ｇ、Ｂ各２ビットの表示データに変換し、パラレルに出
力する能力を持つ。１０１１、１０１２はデータバスで
あり、２ドット分の表示データをパラレルに転送する。
１０１３、１０１４は、各々ディスプレイ１、ディスプ
レイ２であり、表示データのパラレル入力が可能であ
る。表示制御システムのその他の構成は、図１に示す第
１の実施の形態のシステム構成と同様である。

【００９９】図１１は、マルチモード時の表示メモリ１
００２のメモリマップである。

【０１００】図１２は、本実施の形態の表示制御システ
ムの表示制御タイミングチャートである。 始めに、図
１０及び図１１を用いて本実施の形態の表示制御システ
ムの構成と動作について説明する。

【０１０１】ＣＰＵ１０１は、第１の実施の形態と同様
に、マルチモードにおいて、ディスプレイ１（１０１
３）、ディスプレイ２（１０１４）の４ビットデータ
を、各々２ビットに削減する。次に、削減したディスプ
レイ１（１０１３）の２ビットデータを、２ドット分を
一つの４ビットデータとなるよう、例えば上位２ビット
が偶数ドット、下位２ビットが奇数ドットの４ビットデ
ータとして合成する。同様に、ディスプレイ２（１０１
４）の２ビットデータを、上位２ビットが偶数ドット、
下位２ビットが奇数ドットの４ビットデータとして合成
する。次に、表示メモリ１００２は、図１１に示すよう
に、合成されたディスプレイ１（１０１３）、ディスプ
レイ２（１０１４）の４ビットデータを、１ライン分ず
つ交互に０ラインから１０２３ラインまでの１フレーム
分格納する。次に、表示制御を行う場合、制御回路１０
０１は、第１の実施の形態と同様にして、表示メモリ１
００２から、４ビットデータを１ドット（実際は２ドッ
ト分のデータ）分ずつ順次読み出す。読み出された４ビ
ットデータは、制御回路１００１から４ビット色データ
としてデータバス１１１を介して内部パレット１１０に
転送される。内部パレット１１０は、第１の実施の形態
と同様に、転送されたデータを変換せずに、同一データ
としてデータバス１１３を介してバスコントローラ１０
０５へ転送する。この時読み出される４ビットデータ
は、１ドット当たり２ビットである２ドット分のデータ
から構成されており、１水平期間（以下１Ｈ期間と呼
ぶ）のうち、初めの１／２Ｈ期間にディスプレイ１（１
０１３）に対応する１ライン分のデータが読み出され、
残りの１／２Ｈ期間にディスプレイ２（１０１４）に対
応する１ライン分のデータが読み出される。制御回路１
００１は、４ビット色データを対応するディスプレイに
表示するようデータ転送を行うため、パレット有効信号
１、パレット有効信号２を生成し、信号バス１００４を
介してバスコントローラ１００５へ転送する。バスコン
トローラ１００５は、転送されるパレット有効信号１、
２に従って、４ビット色データを対応するパレット１
（１００９）、パレット２（１０１０）へ切り替えて転
送する。ここで、バスコントローラ１００５の動作につ
いて、図１２に示す表示制御タイミングチャートを用い
て詳しく説明する。

【０１０２】制御回路１００１は、表示メモリ１００２
からのディスプレイ１（１０１３）の１ライン分のデー
タ読み出しに同期して、パレット有効信号１を、１Ｈ期
間の初めの１／２Ｈ期間有効（本実施の形態では’Ｈ’
レベル）になるように生成する。同様に、パレット有効
信号２を、ディスプレイ２（１０１４）の１ライン分の
データ読み出しに同期して、残りの１／２Ｈ期間に有効
になるように生成する。したがって、パレット有効信号
１、パレット有効信号２は、図１２に示すように、互い
に逆相の信号となる。バスコントローラ１００５は、パ
レット有効信号１が有効になると、それに同期して転送
されるディスプレイ１（１０１３）の１ライン分の４ビ
ット色データを、データバス１００６を介してパレット
１（１００９）に転送する。同様に、パレット有効信号
２が有効になると、それに同期して転送されるディスプ
レイ２（１０１４）の１ライン分の４ビット色データ
を、データバス１００７を介してパレット２（１０１
０）に転送する。各パレット１００９、１０１０は、４
ビット色データを、偶数ドットの色データである上位２
ビットと、奇数ドットの色データである下位２ビットに
分離し、各々の２ビット色データを、対応するＲ、Ｇ、
Ｂ各２ビットの表示データに変換し、各々データバス１
０１１、１０１２を介して２ドット分同時に対応するデ
ィスプレイ１０１３、１０１４にパラレル転送する。そ
のため、パレット１００９は、図１のパレット１２３に
相当するものを２つからなり、同様に、パレット１０１
０は図１のパレット１２４に相当するものを２つからな
る。同時に、制御回路１００１は、ディスプレイ１（１
０１３）、ディスプレイ２（１０１４）に、各々転送さ
れる対応する表示データを取り込み、適切なタイミング
で表示を行うようＬＣＤ制御信号を生成し、信号バス１
００３を介してディスプレイ１（１０１３）、ディスプ
レイ２（１０１４）に転送する。各ディスプレイ１０１
３、１０１４は、表示データとＬＣＤ制御信号に従って
表示を行う。その他の構成、動作、初期化処理、電源Ｏ
ＦＦ処理、モード切り替え処理は、第１の実施の形態と
同様である。

【０１０３】このように、表示メモリのメモリマップ構
成が変化しても、ＣＰＵがメモリマップ構成に適したデ
ータ合成、データ転送制御を行い、ドットパラレル入力
可能なＬＣＤを用いることで、適切な表示を行うことが
できる。

【０１０４】また、本実施の形態に第２の実施の形態を
適用することもできる。

【０１０５】次に、表示メモリのメモリマップが異な
り、シリアルデータ入力対応のＬＣＤを用いる本発明の
第４の実施の形態について、図１３から図１６を用いて
説明する。

【０１０６】図１３は、本発明の第３の実施の形態の表
示制御システム構成図である。

【０１０７】図１３において、１３０１は表示メモリで
あり、１３０２はパレットコントローラであり、１３０
３、１３０４はデータバスである。１３０５、１３０６
は信号線であり、パレットコントローラ１３０２で生成
されたスイッチ制御信号を転送する。１３０７は信号バ
スであり、パレットコントローラ１３０２で生成された
ラインメモリ制御信号を転送する。１３０８、１３０９
は信号バスであり各々パレットコントローラ１３０２で
生成されたラッチ回路制御信号、パレット制御信号を転
送する。１３１０はデータバスであり、外部パレットデ
ータを転送する。１３１１は信号バスであり、パレット
コントローラ１３０２で生成されたＬＣＤ制御信号を転
送する。１３１２はデータ制御回路であり、１３１３は
データスイッチ１であり、１３１４、１３１５はデータ
バスである。１３１６、１３１７は各々ラインメモリ１
ａ、ラインメモリ１ｂであり、各々ディスプレイ１（１
２７）の１ライン分の色データを格納する。１３１８、
１３１９はデータバスであり、１３２０はマルチプレク
サ（ＭＵＸ）１であり、１３２１はデータバスである。
１３２２はデータスイッチ２であり、１３２３、１３２
４はデータバスである。１３２５、１３２６は各々ライ
ンメモリ２ａ、ラインメモリ２ｂであり、各々ディスプ
レイ２（１２８）の１ライン分の色データを格納する。
１３２７、１３２８はデータバスであり、１３２９はマ
ルチプレクサ２であり、１３３０はデータバスである。
１３３１はラッチ回路であり、１３３２、１３３３はデ
ータバスである。表示制御システムのその他の構成は、
図１に示す第１の実施の形態のシステム構成と同様であ
る。

【０１０８】図１４はラッチ回路１３３１の構成図であ
る。

【０１０９】図１４において、１４０１、１４０２は信
号線であり、図１３に記載した信号バス１３０８を構成
する。１４０３はモードスイッチであり、１４０４はデ
ータバスである。１４０５はラッチ１であり、１４０
６、１４０７はデータバスであり、ラッチ１（１４０
５）にラッチされた４ビット色データのうち、各々上位
２ビットデータ、下位２ビットデータを転送する。１４
０８はマルチプレクサ１であり、１４０９はデータバス
である。１４１０はラッチ２であり、１４１１、１４１
２はデータバスであり、ラッチ２（１４１０）にラッチ
された４ビット色データのうち、各々上位２ビットデー
タ、下位２ビットデータを転送する。１４１３はマルチ
プレクサ２である。

【０１１０】図１５は、データ制御回路１３１２の動作
タイミングチャートである。

【０１１１】図１６は、ラッチ回路１３３１の動作タイ
ミングチャートである。

【０１１２】初めに、図１１、及び図１３、図１４を用
いて、本実施の形態の表示制御システムの構成と動作を
説明する。

【０１１３】ＣＰＵ１０１は、マルチモードにおいて、
第３の実施の形態と同様のデータ合成を行う。また、表
示メモリ１３０１は、図１１に示すように、第３の実施
の形態と同様に、２ドット分ずつ１つの４ビットデータ
として合成されたディスプレイ１（１２３）、ディスプ
レイ２（１２４）の４ビットデータを、１ライン分ずつ
交互に０ラインから１０２３ラインまでの１フレーム分
格納する。次に、表示制御を行う場合、制御回路１０６
は、第３の実施の形態と同様にして、表示メモリ１３０
１から、４ビットデータを１ドット（実際には２ドット
分のデータ）分ずつ順次読み出す。読み出された４ビッ
トデータは、制御回路１０６から４ビット色データとし
てデータバス１１１を介して内部パレット１１０に転送
される。内部パレット１１０は、第１の実施の形態と同
様に、転送されたデータを変換せずに、同一のデータと
してデータバス１１３を介してパレットコントローラ１
３０２へ転送する。この時読み出される４ビットデータ
は、第３の実施の形態と同様に、１ドット当たり２ビッ
トである２ドット分のデータから構成されており、１Ｈ
期間のうち、初めの１／２Ｈ期間にディスプレイ１（１
２３）に対応する１ライン分のデータが読み出され、残
りの１／２Ｈ期間にディスプレイ２（１２４）に対応す
る１ライン分のデータが読み出される。パレットコント
ローラ１３０２には、ＣＰＵ１０１から、システムバス
１０４を介して、１／２Ｈ毎に’Ｈ’レベルと’Ｌ’レ
ベルが切り替わる切り替え信号が転送されている。パレ
ットコントローラ１３０２は、切り替え信号に従って、
データバス１１３を介して転送される４ビット色データ
を、１／２Ｈ期間毎に、データ制御回路１３０３のデー
タスイッチ１（１３１３）、データスイッチ２（１３２
２）に、各々データバス１３０３、１３０４を介して切
り替えて転送する。本実施の形態では、各ディスプレイ
１２３、１２４はシリアルデータ対応であるため、表示
データをパラレル入力することができない。そこで、デ
ータ制御回路１３１２では、２ドット分ずつの４ビット
色データを分離し、１ドット分ずつの２ビット色データ
に変換する。データ制御回路１３１２は、ディスプレイ
１（１２７）の４ビット色データを、１Ｈ期間毎に、ラ
インメモリ１ａ（１３１６）、ラインメモリ１ｂ（１３
１７）に切り替えて出力するデータスイッチ１（１３１
３）と、同様にディスプレイ２（１２８）の４ビット色
データの制御を行うデータスイッチ２（１３２１）と、
１Ｈ期間毎に交互に１ライン分の色データを格納するラ
インメモリ１ａ（１３１６）、１ｂ（１３１７）及び２
ａ（１３２５）、２ｂ（１３２６）と、１Ｈ期間毎に出
力するデータを切り替えるマルチプレクサ１（１３２
０）、マルチプレクサ２（１３２９）で構成されてい
る。次に、データ制御回路１３１２の動作について、図
１５に示す動作タイミングチャートを用いて詳しく説明
する。

【０１１４】パレットコントローラ１３０２は、データ
制御回路１３１２を制御するため、１Ｈ期間毎に’Ｈ’
レベルと’Ｌ’レベルが切り替わるスイッチ制御信号を
生成する。データスイッチ１（１３１３）は、データス
イッチ制御信号に従って、’Ｈ’レベルの時ラインメモ
リ１ａ（１３１６）に、Ｌ’レベルの時ラインメモリ１
ｂ（１３１７）に４ビット色データを転送する。同時
に、パレットコントローラ１３０２は、スイッチ制御信
号の’Ｈ’期間に、ラインメモリ１ａ（１３１６）の書
き込み制御信号と、ラインメモリ１ｂ（１３１７）の読
み出し制御信号を有効にし、’Ｌ’期間は、ラインメモ
リ１ａの読み出し制御信号と、ラインメモリ１ｂの書き
込み制御信号を有効にするよう生成し、信号バス１３０
７を介して各ラインメモリ１ａ、１ｂへ転送する。ライ
ンメモリ１ａ（１３１６）には、スイッチ制御信号が’
Ｈ’レベルである１Ｈ期間で有効である書き込み制御信
号に従って、ディスプレイ１（１２３）の２ドット分１
組の４ビット色データが転送されている初めの１／２Ｈ
期間に、ディスプレイ１（１２７）のラインｎの１ライ
ン分の４ビット色データが書き込まれる。そして、スイ
ッチ制御信号が’Ｌ’レベルである次の１Ｈ期間に有効
である読み出し制御信号に従って、格納されているライ
ンｎの１ライン分のデータが、２ドット分の４ビットず
つ順次読み出され、４ビット色データとしてデータバス
１３１８を介してマルチプレクサ１（１３２０）へ転送
される。ラインメモリ１ｂ（１３１７）には、同様にし
て、１Ｈ期間分シフトして、ディスプレイ１（１２７）
のラインｎ＋１の１ライン分の４ビット色データが書き
込まれ、更に次の１Ｈ期間にラインｎ＋１の１ライン分
の４ビット色データが順次読み出され、データバス１３
１９を介してマルチプレクサ１（１３２０）へ転送され
る。パレット制御回路１３０２は、スイッチ制御信号に
同期したマルチプレクサ制御信号を生成して、信号バス
１３０６を介してマルチプレクサ１（１３０８）に転送
する。マルチプレクサ１（１３０８）は、マルチプレク
サ制御信号に従って、各ラインメモリ１ａ、１ｂから出
力される４ビット色データ（図中ラインメモリ１ａ出力
データ、ラインメモリ１ｂ出力データ）を、１Ｈ期間毎
に切り替えて、データバス１３２１を介してラッチ回路
１３３１へ転送する。同時に、パレット制御回路１３０
２は、データスイッチ１（１３１３）に転送するスイッ
チ制御信号と逆相のスイッチ制御信号を信号線１３０６
を介してデータスイッチ２（１３２２）に転送する。デ
ータスイッチ２（１３２２）は、データスイッチ１（１
３１３）と同様に、スイッチ制御信号が’Ｈ’レベルの
時ラインメモリ２ａ（１３２５）に、’Ｌ’レベルの時
ラインメモリ２ｂに４ビット色データを転送するようデ
ータスイッチ１３１３を制御する。同時に、パレットコ
ントローラ１３０２は、スイッチ制御信号の’Ｈ’期間
に、ラインメモリ２ａ（１３２５）の書き込み制御信号
と、ラインメモリ２ｂ（１３２６）の読み出し制御信号
を有効にし、’Ｌ’期間は、ラインメモリ２ａ（１３２
５）の読み出し制御信号と、ラインメモリ２ｂ（１３２
６）の書き込み制御信号を有効にするよう生成し、信号
バス１３０７を介して各ラインメモリ２ａ、２ｂへ転送
する。ラインメモリ２ａ（１３２５）には、スイッチ制
御信号が’Ｈ’レベルである１Ｈ期間で有効である書き
込み制御信号に従って、ディスプレイ２（１２４）の２
ドット分１組の４ビット色データが転送されている残り
の１／２Ｈ期間に、ディスプレイ２（１２８）のライン
ｎの１ライン分の４ビット色データが書き込まれる。そ
して、スイッチ制御信号が’Ｌ’レベルである次の１Ｈ
期間に、有効である読み出し制御信号に従って格納され
ているラインｎの１ライン分のデータが、２ドット分の
４ビットずつ順次読み出され、４ビット色データとして
データバス１３２７を介してマルチプレクサ２（１３２
９）へ転送される。ラインメモリ２ｂ（１３２６）に
は、同様にして、１Ｈ期間分シフトして、ディスプレイ
２（１２８）のラインｎ＋１の１ライン分の４ビット色
データが書き込まれ、更に次の１Ｈ期間に１ライン分の
４ビット色データが順次読み出され、データバス１３２
８を介してマルチプレクサ２（１３２９）へ転送され
る。マルチプレクサ２（１３２９）は、マルチプレクサ
制御信号に従って、各ラインメモリ２ａ、２ｂから出力
される４ビット色データを、１Ｈ期間毎に切り替えて、
データバス１３３０を介してラッチ回路１３３１へ転送
する。また、パレットコントローラ１３０２は、ラッチ
回路１３３１で４ビット色データをラッチするためのラ
ッチクロックを生成し、信号バス１３０７を介してラッ
チ回路１３３１へ転送する。ラッチクロックは、ＣＰＵ
１０１から転送されるデータ転送信号であるドットクロ
ックを分周して生成され、２倍の周期を持つ。同時に、
パレットコントローラ１３０２は、システムバス１０４
を介して転送されるモード信号を、信号バス１３０７を
介してラッチ回路１３３１へ転送する。ラッチ回路１３
３１は、ラッチクロックに従って２ドット分の４ビット
色データをラッチし、ラッチした４ビット色データを１
ドット分の２ビット色データに分離する。分離された２
ビット色データは、１Ｈ期間中に１ライン分順次外部パ
レット回路１２２へ転送される。

【０１１５】次に、ラッチ回路１３３１の動作につい
て、図１４に示す構成図を用いて詳しく説明する。

【０１１６】ディスプレイ１（１２７）の４ビット色デ
ータは、データバス１３２１を介してラッチ回路１３３
１のスイッチ１４０３に転送される。スイッチ１４０３
は、表示モードに従ったデータ転送制御を行うため、信
号線１４０１を介して転送されるモード信号に従って、
４ビット色データの出力先を切り替える。シングルモー
ドの場合は、データバス１３３２を介してパレット１
（１２３）へ転送する。シングルモードの場合の以降の
制御は、第１の実施の形態と同様である。マルチモード
の場合は４ビット色データをデータバス１４０４を介し
てラッチ１（１４０５）に転送する。ラッチ１（１４０
５）は、信号線１４０２を介して転送されるラッチクロ
ックに従って４ビット色データをラッチする。ラッチ１
（１４０５）は、ラッチした４ビットデータのうち、偶
数ドットの色データである上位２ビットと、奇数ドット
の色データである下位２ビットを、各々データバス１４
０６、１４０７を介してマルチプレクサ１（１４０８）
に転送する。マルチプレクサ１（１４０８）は、ラッチ
クロックに従って、出力する２ビット色データを切り替
え、データバス１４０９を介して外部パレット回路１２
２へ転送する。ラッチ回路１３３１の動作について、図
１６に示す動作タイミングチャートを用いて詳しく説明
する。

【０１１７】ラッチクロックは、ドットクロックを分周
して生成されるので、ドットクロックの２倍の周期を持
つ（以下、ドットクロックの１周期期間を１Ｄ期間と呼
ぶ）。したがって、１つの４ビット色データは、ラッチ
１（１４０５）に２Ｄ周期期間ラッチされる。マルチプ
レクサ１（１４０８）は、各々データバス１４０６、１
４０７を介して転送される偶数ドット、奇数ドットの２
ビット色データを、ラッチクロックに従って切り替えて
データバス１４０９へ転送する。したがって、２Ｄ周期
期間のうち、初めの１Ｄ周期期間には、偶数ドットの２
ビット色データが出力され、残りの１Ｄ周期期間に奇数
ドットの２ビット色データが出力される。

【０１１８】再び図１４を用いて説明する。

【０１１９】ディスプレイ２（１２８）の４ビット色デ
ータは、データバス１３３０を介してラッチ回路１３３
１のラッチ２（１４１０）に転送される。以降の制御
は、ディスプレイ１（１２７）の４ビット色データの場
合と同様であり、１ドット分の２ビット色データが、１
Ｄ周期期間毎にデータバス１３３３を介して外部パレッ
ト回路１２２へ転送される。このようにデータ転送を制
御することで、２ドット分の４ビットデータの１Ｄ周期
毎に行われるデータ転送を、１ドット分の２ビットデー
タの１Ｄ周期毎のデータ転送に変換することができる。
再び図１３を用いて説明する。

【０１２０】外部パレット回路１２２へ転送された各デ
ィスプレイ１２７、１２８の２ビット色データは、各々
パレット１（１２３）、パレット２（１２４）で対応す
る表示データに変換されて、データバス１２５、１２６
を介して、各々ディスプレイ１２７、１２８へ転送され
る。この動作は、第１の実施の形態と同様である。ここ
で、データ制御回路１３１２で行うデータ転送制御のた
め、図１５に示すように、データ制御回路１３１２から
出力されるデータは、入力されるデータに対し、１Ｈ期
間遅れている。このため、制御回路１０６で生成された
ＬＣＤ制御信号は、信号バス１１４を介してパレット回
路１３０２へ転送され、データ制御回路１３１２から出
力される４ビット色データと同期するよう、１Ｈ期間分
シフトされる。シフトされたＬＣＤ制御信号は、信号バ
ス１３１１を介して各ディスプレイ１２７、１２８へ転
送される。各ディスプレイ１２７、１２８は、各々転送
される２ビット色データとＬＣＤ制御信号に従って表示
を行う。各ディスプレイ１２７、１２８に転送される表
示データとＬＣＤ制御信号は、表示データと同期するよ
うパレットコントローラ１３０２で制御されるので、適
切な表示を行うことができる。

【０１２１】その他の構成、動作、初期化処理制御、電
源ＯＦＦ制御、モード切り替え制御は、第１の実施の形
態と同様である。

【０１２２】このように、データ転送とＬＣＤ制御信号
の制御を行うことで、２ドット分パラレル転送される色
データを、データ転送速度を上げることなく、１ドット
分ずつシリアルにディスプレイに転送することができ、
適切なタイミングで表示を行うことができる。

【０１２３】尚、本実施の形態に、第２の実施の形態を
適用することもできる。

【０１２４】次に、シングルモード時に、表示を行うデ
ィスプレイを選択できる本発明の第５の実施の形態につ
いて、図１、図１７を用いて説明する。

【０１２５】図１７は、本実施の形態の表示モード切り
替え処理の制御フローチャートの一例である。

【０１２６】本実施の形態の表示制御システム構成及び
動作、初期化処理制御、電源ＯＦＦ制御は、第１の実施
の形態と同様であり、モード切り替え処理のみ異なる。
そこで、モード切り替え処理について説明する。

【０１２７】モード切り替えが指示される（ステップ１
７１）と、表示制御システムは、切り替える表示モード
に対応するよう処理を行う（ステップ１７２）。初め
に、シングルモードからマルチモードに切り替える場合
について説明する。パレットコントローラ１１５は、Ｃ
ＰＵ１０１の制御に従って、パレット１（１２３）とパ
レット２（１２４）のパレットデータを、マルチモード
の色データである２ビット色データに対応するパレット
データに書き替える（ステップ１７３）。以降の制御
は、第１の実施の形態で説明したモード切り替え処理制
御と同様である（ステップ１７４〜１７６）。次に、マ
ルチモードからシングルモードに切り替える場合につい
て説明する。モード切り替えにおいて、シングルモード
への切り替えを指示すると、次にディスプレイ設定状態
になる（ステップ１７７）。使用するディスプレイをデ
ィスプレイ１（１２７）に設定すると、第１の実施の形
態で説明したモード切り替え処理制御と同様の処理を行
う（ステップ１７８〜１８１）。ディスプレイ２（１２
８）を設定した場合は、同様にして、パレット２（１２
４）のパレットデータを４ビット色データに対応したパ
レットデータに書き替える（ステップ１８２）。次に、
バスコントローラ１１９は、４ビット色データをパレッ
ト２（１２４）へ転送する（ステップ１８３）。同時
に、制御回路１０６は、ディスプレイ１に表示を行わ
ず、ディスプレイ２に表示を行うようにＬＣＤ制御信号
を制御し、表示を行う（ステップ１８４、１８５）。

【０１２８】尚、本実施の形態では、シングルモードに
おいてディスプレイ２（１２８）を使用する場合、パレ
ットコントローラ１１５は、４ビット色データをパレッ
ト２（１２４）に転送するようバスコントローラ１１９
を制御する。また、パレット２（１２４）は、パレット
１（１２３）と同様に、２ビット及び４ビット色データ
を各々対応するＲ、Ｇ、Ｂ各２ビットの表示データに変
換し、転送する能力を持つものとする。

【０１２９】このように、モード切り替え処理におい
て、シングルモードでの使用ディスプレイを任意に設定
できるようにすることで、より使い勝手が向上する。ま
た、シングルモード時に、使用するディスプレイへのデ
ータ転送、外部パレットデータ、ＬＣＤ制御信号の制御
を行うことにより、適切な表示を行うことができる。

【０１３０】本実施の形態を、第１の実施の形態から第
４の実施の形態に適用することができる。

【０１３１】以上、本発明の好適な実施の形態について
説明したが、種々の変更が可能である。例えば、シング
ルモードの色データを４ビット、マルチモードの各色デ
ータ各２ビットとしたが、本発明はこれに限定されるの
ではない。シングルモードの色データのビット数を分割
したものがマルチモードでの各色データのビット数に対
応すればよい。

【０１３２】また、第１の実施の形態から第５の実施の
形態において、使用するディスプレイ数が増加した場合
は、増加数に応じたデータ削減、合成を行い、外部パレ
ット回路のパレット数を増やす等、台数に応じた回路構
成とし、制御を行うことで対応することができる。

【０１３３】さらに、ディスプレイ装置は、液晶ディス
プレイの他、プラズマディスプレイ、フラットＣＲＴ、
ＥＬディスプレイ、ＦＥＤディスプレイ等のフラットデ
ィスプレイ、あるいはＣＲＴであてもよい。

【０１３４】

【発明の効果】情報処理装置において、同時に２台のデ
ィスプレイを用いる場合であっても、ディスプレイ１ド
ット当たりのデータ量を削減し、新たに設けたパレット
回路において削減したデータの変換を行い、適切なデー
タ転送制御、変換制御、表示制御を行うことで、データ
転送速度の高速化を防止でき、高コスト化、高消費電力
化、高周波ノイズ発生を抑制することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の表示制御システム
構成図である。

【図２】第１の実施の形態の表示メモリ１０７のメモリ
マップである。

【図３】第１の実施の形態の内部パレット１１０のパレ
ットデータの設定例を示す図である。

【図４】第１の実施の形態の初期化処理制御の一例を示
すフローチャートである。

【図５】第１の実施の形態の電源ＯＦＦ処理制御の一例
を示すフローチャートである。

【図６】第１の実施の形態のモード切り替え処理制御の
一例を示すフローチャートである。

【図７】第１の実施の形態の電源ＯＦＦ処理制御の別例
を示すフローチャートである。

【図８】本発明の第２の実施の形態の表示制御システム
構成図である。

【図９】第２の実施の形態の初期化処理制御の一例を示
すフローチャートである。

【図１０】本発明の第３の実施の形態の表示制御システ
ム構成図である。

【図１１】第３の実施の形態の表示メモリ１０７のメモ
リマップである。

【図１２】第３の実施の形態の表示制御タイミングチャ
ートである。

【図１３】本発明の第４の実施の形態の表示制御システ
ム構成図である。

【図１４】第４の実施の形態のラッチ回路１３３１の構
成図である。

【図１５】第４の実施の形態のデータ制御回路１３１２
の動作タイミングチャートである。

【図１６】第４の実施の形態のラッチ回路１３３１の動
作タイミングチャートである。

【図１７】本発明の第５の実施の形態のモード切り替え
処理制御の一例を示すフローチャートである。

【図１８】従来の表示制御システム構成図である。

【図１９】第１の実施の形態の外部パレット回路１２２
の構成図である。

【図２０】第１の実施の形態の外部パレット回路１２２
のパレットデータの設定例を示す図である。

【符号の説明】

１０１…ＣＰＵ、１０２…メインメモリ、１０３…デバ
イスドライバ、１０４…システムバス、１０５…表示コ
ントローラ、１０６…制御回路、１０７…表示メモリ、
１０８…バス、１０９…信号バス、１１０…内部パレッ
ト、１１１…バス、１１２…信号バス、１１３…データ
バス、１１４…信号バス、１１５…パレットコントロー
ラ、１１６…信号バス、１１７…バス、１１８…信号バ
ス、１１９…バスコントローラ、１２０、１２１…デー
タバス、１２２…外部パレット回路、１２３…パレット
１、１２４…パレット２、１２５、１２６…データバ
ス、１２７…ディスプレイ１、１２８…ディスプレイ
２。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 牧子 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 滝田 功 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 大和田 徹 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 永井 靖 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 小沼 智 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 高木 徹夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立マイクロソフトウェアシステム ズ内

Claims (16)

【特許請求の範囲】
1. 【請求項１】第１および第２のディスプレイ装置と、 入力された色データに対応する表示データをそれぞれ前
   記第１および第２のディスプレイ装置に対して出力する
   第１および第２のパレットと、 少なくとも、該第１および第２のパレットに各色データ
   に対応する表示データを書き込む機能を有するパレット
   コントローラと、 前記第１および第２のディスプレイ装置の一方に対応す
   るデータ量の色データを格納する表示メモリと、 該表示メモリに書き込むべき、前記第１および第２のデ
   ィスプレイ装置の本来の１画素あたりの色データのビッ
   ト数を削減し、該削減された色データ（以下、削減色デ
   ータという）を合成データとして作成するデータ合成手
   段と、 前記合成データを前記表示メモリに書き込む機能と、前
   記表示メモリに格納された合成データを読み出して、前
   記第１および第２のディスプレイ装置の削減色データを
   それぞれ前記第１および第２のパレットに供給する読み
   出し機能とを有する表示メモリ制御手段と、 を備えることを特徴とする情報処理装置の表示制御装
   置。
2. 【請求項２】前記表示メモリ制御手段は、前記第１およ
   び第２のディスプレイ装置を同時に使用する第１の表示
   モードにおいて前記合成データを前記表示メモリに書き
   込むとともに、前記第１および第２のディスプレイ装置
   の一方のみを使用する第２の表示モードにおいて当該一
   方のためのビット数削減しない色データを前記表示メモ
   リに書き込み、 前記表示制御装置は、前記表示モードに応じて、前記表
   示メモリから読み出された色データを二分して前記第１
   および第２のディスプレイ装置に供給するか、またはそ
   のまま前記のいずれか一方に供給するかを切り替えるバ
   スコントローラを有し、該バスコントローラの切替は前
   記パレットコントローラが行うことを特徴とする請求項
   １記載の情報処理装置の表示制御装置。
3. 【請求項３】前記表示メモリの１アドレスのデータ格納
   領域の上位半分と下位半分に、それぞれ前記第１および
   第２のディスプレイ装置の削減色データを格納すること
   を特徴とする請求項１または２記載の情報処理装置の表
   示制御装置。
4. 【請求項４】前記表示メモリと前記表示メモリ制御手段
   とは集積回路化された１つの表示コントローラに内蔵さ
   れ、さらに該表示コントローラは内部パレットを内蔵
   し、該内部パレットにはその出力の一部に入力色データ
   がそのまま出力されるように表示データが格納されるこ
   とを特徴とする請求項１、２または３記載の情報処理装
   置の表示制御装置。
5. 【請求項５】前記第１および第２の表示モードを切り替
   え選択するためのスイッチを有することを特徴とする請
   求項２記載の情報処理装置の表示制御装置。
6. 【請求項６】前記第１および第２のディスプレイ装置
   は、各々、その表示画面の１画素分ずつ入力して表示を
   行う機能を有することを特徴とする請求項１〜５のいず
   れか記載の情報処理装置の表示制御装置。
7. 【請求項７】前記情報処理装置の電源を切断する場合、
   電源切断時の表示モードを記憶し、次に電源を投入する
   際に、該記憶した表示モードで表示を行うよう制御する
   機能を有することを特徴とする請求項２または５記載の
   情報処理装置の表示制御装置。
8. 【請求項８】前記情報処理装置の電源を切断する場合、
   電源切断時に、次に電源を投入する際の表示モードを任
   意に設定し、次に該情報処理装置の電源を投入する際
   に、該設定した表示モードで表示を行うよう制御する機
   能を有することを特徴とする請求項２または５記載の情
   報処理装置の表示制御装置。
9. 【請求項９】前記情報処理装置の電源を投入する際の初
   期の表示モードを任意に設定できる機能を有することを
   特徴とする請求項２または５記載の情報処理装置の表示
   制御装置。
10. 【請求項１０】前記第１および第２のディスプレイ装置
    は、各々、その表示画面の複数画素分の前記表示データ
    を同時に入力して表示を行う機能を有し、 前記データ合成手段は、前記第１および第２のディスプ
    レイ装置に表示する各々の色データの１画素分のデータ
    量を削減し、前記第１および第２のディスプレイ装置の
    各々について該削減した色データを複数画素分ずつ合成
    して、１つのディスプレイ装置における削減前のデータ
    量と同一データ量の１つの合成データを作成し、 前記表示メモリは、前記データ合成手段から転送される
    合成データを、前記第１および第２のディスプレイ装置
    の各々の１水平ライン分ずつ交互に格納し、 前記第１および第２のパレットは、前記複数画素分の色
    データに対応する表示データを出力することを特徴とす
    る請求項１記載の情報処理装置の表示制御装置。
11. 【請求項１１】前記表示メモリ制御手段は、前記第１お
    よび第２のディスプレイ装置を同時に使用する第１の表
    示モードにおいて前記合成データを前記表示メモリに書
    き込むとともに、前記第１および第２のディスプレイ装
    置の一方のみを使用する第２の表示モードにおいて当該
    一方のためのビット数データ合成手段色データを前記表
    示メモリに書き込み、 前記表示制御装置は、前記表示モードに応じて、前記表
    示メモリから読み出された色データを１水平ライン毎に
    二分して前記第１および第２のディスプレイ装置に供給
    するか、またはそのまま前記のいずれか一方に供給する
    かを切り替えるバスコントローラを有することを特徴と
    する請求項１０記載の情報処理装置の表示制御装置。
12. 【請求項１２】前記第１および第２のディスプレイ装置
    は、各々、その表示画面の複数画素分の前記表示データ
    を同時に入力して表示を行う機能を有し、 前記データ合成手段は、前記第１および第２のディスプ
    レイ装置に表示する各々の色データの１画素分のデータ
    量を削減し、前記第１および第２のディスプレイ装置の
    各々について該削減した色データを複数画素分ずつ合成
    して、１つのディスプレイ装置における削減前のデータ
    量と同一データ量の１つの合成データを作成し、 前記表示メモリは、前記データ合成手段から転送される
    合成データを、前記第１および第２のディスプレイ装置
    の各々の１水平ライン分ずつ交互に格納し、 前記第１および第２のパレットの各々に１画素分ずつの
    前記色データを転送するラッチ回路と、 該ラッチ回路に前記色データを転送するデータ転送制御
    回路とを備え、 前記パレットコントローラは、前記第１および第２のパ
    レットへの表示データの書き込みを制御するとともに、
    前記表示メモリ制御手段から転送される色データを前記
    データ転送制御回路に転送し、該データ転送制御回路
    と、前記ラッチ回路と、前記第１および第２のパレット
    と、前記第１および第２のディスプレイ装置の表示制御
    信号を制御する機能を有することを特徴とする請求項１
    記載の情報処理装置の表示制御装置。
13. 【請求項１３】前記データ転送制御回路は、前記第１お
    よび第２のディスプレイ装置の各々に対応する色データ
    を入力する第１および第２のスイッチと、該第１および
    第２のスイッチ毎に設けられ、該第１および第２のスイ
    ッチの各々から転送される前記色データを１水平ライン
    分格納する容量を有する複数のラインメモリと、該複数
    のラインメモリから転送される色データを順次切り替え
    て出力する前記第１および第２のスイッチの各々に対応
    する第１および第２のマルチプレクサとを有し、 前記パレットコントローラは、前記第１の表示モードの
    場合、前記表示メモリ制御手段から転送される前記第１
    および第２のディスプレイ装置の各々の１水平ラインず
    つの色データを、１水平期間内に交互に切り替えて、各
    々の該１水平ライン分の色データを前記データ転送制御
    回路の前記第１および第２のスイッチの対応する各スイ
    ッチに転送する機能を有し、前記第２の表示モードの場
    合は、前記表示メモリ制御手段から転送される色データ
    を、前記第１および第２のスイッチのうち表示を行うデ
    ィスプレイ装置に対応するスイッチに転送する機能を有
    し、 該第１および第２のスイッチは、前記パレットコントロ
    ーラから転送される色データを、１水平ライン分ずつス
    イッチ毎に設けられている複数のラインメモリに１水平
    期間毎に順次切り替えて転送する機能を有し、 前記複数のラインメモリは、前記パレットコントローラ
    により、各々に対応するスイッチから交互に転送される
    １水平ライン分の色データを各々格納し、該色データを
    格納する動作を行わない期間で、１水平期間毎に順次格
    納する１水平ライン分の色データを１組ずつ順次読み出
    して、前記第１および第２のマルチプレクサの、対応す
    るマルチプレクサに転送するよう制御され、 該第１および第２のマルチプレクサは、前記パレットコ
    ントローラにより、各々に対応する前記ラインメモリか
    らのデータ読み出しに同期して、該１水平ライン期間毎
    に読み出された色データを前記ラッチ回路に転送するよ
    う制御されることを特徴とする請求項１２記載の情報処
    理装置の表示制御装置。
14. 【請求項１４】前記ラッチ回路は、前記第１の表示モー
    ドの場合と前記第２の表示モードの場合とで前記データ
    転送制御回路から転送されるデータの転送先を切り替え
    る切替スイッチと、前記データ転送制御回路から転送さ
    れるデータの、対応するデータをそれぞれラッチする複
    数のラッチと、該複数のラッチの各々に対応し、前記ラ
    ッチにラッチされている色データを各々取り込み、分割
    して順次出力する第３および第４のマルチプレクサとを
    有し、 前記切替スイッチは、前記第２の表示モードの場合、前
    記色データを、前記第１および第２のパレットの、前記
    第１および第２のディスプレイ装置のうち表示を行うデ
    ィスプレイ装置に対応したパレットに転送し、前記第１
    の表示モードの場合、前記色データを該複数のラッチの
    対応するラッチに転送する機能を有し、 前記複数のラッチは、前記第１の表示モードの場合、前
    記パレットコントローラにより、前記表示メモリ制御手
    段から前記合成データを１組ずつ転送するデータ転送周
    期以上の周期で、前記データ転送制御回路から転送され
    る色データを１組ずつ取り込み、該色データを、１画素
    分ずつのデータに分割して１組分同時に対応する前記マ
    ルチプレクサに転送する機能を有し、 該第３および第４のマルチプレクサは、各々に転送され
    る分割された１画素分ずつのデータを、前記第１および
    第２のパレットの、該色データに対応するパレットに前
    記データ転送周期毎に順次切り替えて出力する機能を有
    することを特徴とする請求項１２記載の情報処理装置の
    表示制御装置。
15. 【請求項１５】前記第２の表示モードにおいて、前記第
    １および第２のディスプレイ装置のうち、表示を行うデ
    ィスプレイ装置は、予め定められた特定のディスプレイ
    装置であることを特徴とする請求項２、５、７、８また
    は９に記載の情報処理装置の表示制御装置。
16. 【請求項１６】前記第２の表示モードにおいて、前記第
    １および第２のディスプレイ装置のうち、表示を行うデ
    ィスプレイ装置として、前記第１および第２のディスプ
    レイ装置から、任意のディスプレイ装置を選択する機能
    を有することを特徴とする請求項２、５、７、８または
    ９に記載の情報処理装置の表示制御装置。