KR100392637B1 - 다중 디스플레이 시스템 및 그 방법 - Google Patents

다중 디스플레이 시스템 및 그 방법 Download PDF

Info

Publication number
KR100392637B1
KR100392637B1 KR10-2001-0064545A KR20010064545A KR100392637B1 KR 100392637 B1 KR100392637 B1 KR 100392637B1 KR 20010064545 A KR20010064545 A KR 20010064545A KR 100392637 B1 KR100392637 B1 KR 100392637B1
Authority
KR
South Korea
Prior art keywords
video
video signal
display
memory
signal
Prior art date
Application number
KR10-2001-0064545A
Other languages
English (en)
Other versions
KR20030032625A (ko
Inventor
최성규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0064545A priority Critical patent/KR100392637B1/ko
Priority to JP2002263305A priority patent/JP3798352B2/ja
Priority to US10/272,016 priority patent/US7369131B2/en
Publication of KR20030032625A publication Critical patent/KR20030032625A/ko
Application granted granted Critical
Publication of KR100392637B1 publication Critical patent/KR100392637B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Digital Computer Display Output (AREA)

Abstract

메모리버스 상에 발생될 수 있는 과부하를 해결하기 위한 다중 디스플레이 시스템 및 그 방법이 개시된다. 다중 디스플레이 시스템은, 각각의 독립된 영상을 표시하기 위한 복수의 디스플레이, 입력된 영상신호가 저장된 주메모리, 디스플레이 각각에 대응되며 영상신호를 독립적으로 처리하는 복수의 영상신호처리부, 영상신호처리부에 의해 처리된 영상신호가 저장되는 보조메모리, 및 주메모리에 저장된 영상신호가 각각의 디스플레이에 각각 표시되도록 영상신호처리부를 제어하는 컨트롤러를 구비한다. 여기서, 컨트롤러는 적어도 둘 이상의 디스플레이에 영상을 표시하는 경우 영상신호가 인출되는 메모리버스 상에 영상신호의 과부하가 걸리면, 디스플레이 중의 일부에는 보조메모리에 저장된 영상신호가 표시되도록 영상신호처리부를 제어한다. 이로써, 다중 디스플레이 시스템은 메모리버스 상에 발생될 수 있는 영상신호의 과부하문제를 해소시켜 결과적으로 시스템의 성능을 향상시킬 수 있게 된다.

Description

다중 디스플레이 시스템 및 그 방법{Multi-display system and a method using the same}
본 발명은 다중 디스플레이 시스템 및 그 방법에 관한 것으로서, 보다 상세하게는, 동시에 복수의 음극선관(Cathode Ray Tube : CRT) 또는 텔레비젼(TV) , 복수의 액정 디스플레이(Liquid Crystal Display : LCD), 또는 복수의 음극선관과 복수의 액정 디스플레이 등에 디스플레이시킬 수 있는 다중 디스플레이 시스템 및 그 방법에 관한 것이다.
어떤 종류의 그래픽 컨트롤러는 2개 이상의 상이한 디스플레이에 영상을 디스플레이하도록 제어할 수 있다. 예를 들면, PDA(Personal Digital Assistant)는 영상을 액정 디스플레이상에 디스플레이시킴과 동시에 음극선관 또는 텔레비젼 상에 디스플레이시킬 수 있다. 이와 같은 시스템을 다중 디스플레이 시스템이라 한다.
도 1은 일반적인 다중 디스플레이 시스템을 개략적으로 도시한 블록도이다. 여기서는, 동시에 두 개의 디스플레이에 영상을 표시할 수 있는 다중 디스플레이 시스템에 관하여 설명한다. 도면을 참조하면, 컨트롤러(20)는 버스(25)를 거쳐 영상신호처리부(27)에 결합된다. 영상신호처리부(27)는 영상 데이터를 검색하기 위해 버스(25)를 거쳐 메모리(101)에 결합된다. 또한, 영상신호처리부(27)는 버스(33)를 거쳐 CRT 또는 TV(30)에 결합되며, 버스(35)를 거쳐 LCD(40)에 결합된다. 영상신호처리부(27)는 CRT 또는 TV(30), 및 LCD(40)를 각각 동작시키기 위해 데이터신호, 라인클록신호, 프레임신호, 및 화소클록신호를 버스(33) 및 버스(35) 상으로 송출한다. 영상신호처리부(27)는 메모리(101)로부터 영상신호를 인출하여 LCD(40), 및CRT 또는 TV(30)로 전송한다.
도 2는 도 1의 시스템에 의한 다중 디스플레이 과정을 개략적으로 나타낸 블록도이다. 여기서, 도 1과 동일한 부재에 대하여는 동일한 부재번호를 부여하였다. 도면을 참조하면, 다중 디스플레이 시스템(10)은 컨트롤러(20), 메모리(101), 스케일러(105, 115, 123, 133), 오버레이(107, 125), 보간처리부(111, 129), LPF(Low Pass Filter)(113, 131), RGB 컨버터(117, 135), 동기신호발생기(139), 제1디스플레이(119), 및 제2디스플레이(137)를 구비한다.
컨트롤러(20)는 제1디스플레이(119)에 디스플레이시키기 위한 영상신호의 그래픽데이터를 독립된 루트(버스 B)를 통하여 DMA(Direct Memory Access)방식으로 메모리(101)로부터 인출하여 스케일러(105)에 전송한다. 스케일러(105)는 컨트롤러(20)에 의해 메모리(101)로부터 수신된 그래픽데이터를 확대 또는 축소의 스케일링 처리를 하여 오버레이(107)에 전송한다.
컨트롤러(20)는 제1디스플레이(119)에 디스플레이시키기 위한 영상신호의 비디오데이터를 독립된 루트(버스 C)를 통하여 DMA방식으로 메모리(101)로부터 인출하여 보간처리부(111)에 전송한다. 보간처리부(111)는 수신된 데이터의 4 : 2 : 0 포맷을 4 : 2 : 2 포맷으로 변환시킨다. 여기서, 4 : 2 : 0 및 4 : 2 : 2 는 휘도신호 Y, B-Y의 디지털화된 신호 Cb, 그리고 R-Y의 디지털화된 신호 Cr에 대한 표본화 주파수비율을 말하는 것으로서, 4 : 2 : 0 는 Y신호가 매 라인마다 13.5MHz로 표본화될 때 R-Y와 B-Y는 한 라인을 건너뛰어 6.75MHz로 표본화(즉, 한 라인은 4:0:0으로 다음 라인은 4:2:2로 표본화)되는 것을 말하고, 4 : 2 : 2 는 Y가 4번표본화될 때 R-Y와 B-Y는 2번 표본화되는 것을 의미한다. CCIR(Comite Consultatif International de Radio-communition) 601에서는 4 : 2 : 2 표본화를 권장한다.
보간처리부(111)에 의해 보간처리된 비디오데이터는 LPF(113)로 전송된다. LPF(113)는 설정된 주파수 이하의 영상신호만 통과시키고 그 이상의 고 주파수는 제거시킨다. 따라서, LPF(113)에 의해 노이즈성분이 제거된다.
LPF(113)를 통과한 비디오데이터는 스케일러(115)에 의해 확대 또는 축소된다. 스케일러(115)에 의해 스케일링 처리된 비디오데이터는 RGB컨버터(117)로 전송된다. RGB컨버터(117)는 수신한 비디오데이터를 모니터 및 CRT 등에서 사용되는 RGB 데이터로 변환시킨다. RGB변환된 비디오데이터는 오버레이(107)로 전송된다.
오버레이(107)는 스케일러(105)로부터 수신한 그래픽데이터와 RGB컨버터(117)로부터 수신한 RGB변환된 비디오데이터를 수신하며, 수신된 두 신호를 서로 합성시킨다. 오버레이(107)는 합성된 두 신호를 제1디스플레이(119)에 전송하여 표시시킨다.
컨트롤러(20)는 오버레이(107)에 의해 합성된 영상신호를 제1디스플레이(119)에 표시시키면서 동시에 제2디스플레이(137)에 디스플레이시키기 위한 영상신호의 그래픽데이터를 독립된 루트(버스 D)를 통하여 DMA방식으로 메모리(101)로부터 인출한다. 또한, CPU(20)는 제2디스플레이(137)에 디스플레이시키기 위한 영상신호의 비디오데이터를 독립된 루트(버스 E)를 통하여 DMA방식으로 메모리(101)로부터 인출한다. 메모리(101)로부터 인출된 그래픽데이터 및 비디오데이터가 처리되어 제2디스플레이(137)에 표시되는 과정은 상술한 제1디스플레이(119)에 표시되는 과정과 동일하므로 그 설명을 생략한다.
제2디스플레이(137)에 디스플레이되는 영상신호는 제1디스플레이(119)에 디스플레이되는 영상신호와 같이 서로 공유된다. 도 2에서 제1디스플레이(119)에 디스플레이되는 영상신호 및 제2디스플레이(137)에 디스플레이되는 영상신호는 동일한 메모리(101)에 저장되는 것으로 표현하였다. 그러나, 제2디스플레이(137)에 디스플레이되는 영상신호는 제1디스플레이(119)에 디스플레이되는 영상신호가 저장된 메모리(101)와 다른 메모리에 저장될 수도 있다. 다만, 두 영상신호가 상호 공유되기 위해서 제1디스플레이(119) 및 제2디스플레이(137)는 영상신호 인출경로(버스A : 이하, 메모리버스라고 일컫는다)를 공유하여야만 한다.
또한, 제2디스플레이(137)에는 제1디스플레이(119)에 디스플레이되는 영상신호와 실시간적으로 동일한 영상신호가 디스플레이될 수도 있으며, 소정시간 지연된 영상신호가 디스플레이될 수도 있다. 이 경우, 동기신호발생기(139)는 각 디스플레이(119, 137) 장치가 필요로 하는 각종 싱크신호를 발생시킨다. 또한, 제2디스플레이(137)에는 메모리(101)에 저장된 제1디스플레이(137)와 공유되는 영상신호 중에서 서로 상이한 영상신호가 디스플레이될 수도 있다.
그러나, 종래의 기술에 따른 다중 디스플레이 시스템은 상기한 바와 같이, 영상신호 메모리버스를 공유하기 때문에, 메모리(101)에 저장된 영상신호의 크기가 크거나 또는 각 디스플레이 장치의 프레임 비율이 큰 경우에는 메모리버스에 걸리는 부담이 증가된다. 이것은 전체 시스템의 성능저하를 초래할 수도 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서, 메모리버스에 걸리는 부담을 적게함으로써, 시스템의 성능을 향상시킬 수 있는 다중 디스플레이 시스템 및 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 다중 디스플레이 시스템을 개략적으로 도시한 블록도,
도 2는 도 1의 다중 디스플레이 시스템의 영상신호처리부를 개략적으로 나타낸 블록도,
도 3은 본 발명에 따른 다중 디스플레이 시스템의 영상신호처리부를 개략적으로 나타낸 블록도, 그리고
도 4는 도 3의 다중 디스플레이 시스템에 의한 다중 디스플레이 방법을 나타낸 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 컨트롤러 201 : 주메모리
203 : 보조메모리 207, 219, 229, 241 : 스케일러
215, 237 : 보간처리부 221, 243 : RGB 컨버터
209, 231 : 오버레이 225 : 제1디스플레이
247 : 제2디스플레이 249 : 동기신호발생기
상기의 목적을 달성하기 위한 본 발명에 따른 다중 디스플레이 시스템은, 각각의 독립된 영상을 표시하기 위한 복수의 디스플레이, 입력된 영상신호를 저장하는 주메모리, 상기 디스플레이 각각에 대응되며, 상기 영상신호를 상기 디스플레이 각각에 대응하는 영상신호로 변환하는 복수의 영상신호처리부, 상기 영상신호처리부에 의해 영상처리된 상기 영상신호를 저장하는 보조메모리, 및 상기 주메모리에 저장된 상기 영상신호가 각각의 상기 디스플레이에 각각 표시되도록 상기 영상신호처리부를 제어하는 컨트롤러를 포함한다. 상기 컨트롤러는 적어도 둘 이상의 상기 디스플레이에 상기 영상신호를 표시하는 경우 상기 영상신호가 인출되는 메모리버스 상에 상기 영상신호의 과부하가 걸리면, 상기 디스플레이 중의 일부에는 상기 보조메모리에 저장된 상기 영상신호가 표시되도록 상기 영상신호처리부를 제어한다.
여기서, 상기 컨트롤러는 상기 메모리버스 상에 상기 영상신호의 과부하가 걸리면, 상기 보조메모리에 영상처리된 상기 영상신호를 저장시킨다.
또한, 상기 영상신호처리부는, 비디오데이터의 표본화 주파수비율을 보간시키기 위한 보간처리부, 그래픽데이터 및 보간된 상기 비디오데이터의 각각을 확대/축소하기 위한 스케일러, 상기 비디오데이터를 RGB데이터로 변환시키는 RGB컨버터,및 스케일링된 상기 그래픽데이터와 컨버팅된 상기 비디오데이터를 합성시키는 오버레이를 포함하도록 구현된다.
바람직하게는, 상기 컨트롤러는 상기 스케일러, 상기 보간처리부, 상기 RGB컨버터, 상기 오버레이에 의해 영상처리된 각각의 상기 영상신호 중의 적어도 하나를 상기 보조메모리에 저장시킨다.
또한, 상기 컨트롤러는 상기 메모리버스 상에 상기 영상신호의 과부하가 걸리면 상기 보조메모리에 저장된 상기 영상신호 중 최적의 크기를 갖는 영상신호를 인출하여 표시되도록 제어하는 것이 바람직하다.
또한, 상기 컨트롤러는 상기 보조메모리로부터 인출된 상기 영상신호를 상기 영상신호처리부에 전송하여 영상처리되지 않은 부분에 대하여 영상처리시키는 것이 바람직하다.
이로써, 다중 디스플레이 시스템은 복수의 디스플레이 각각에 동시에 영상을 표시하는 경우에도 메모리버스에 과부하가 걸리지 않도록 함으로써, 전체 시스템의 성능을 향상시킬 수 있게 된다.
한편, 본 발명에 따른 다중 디스플레이 시스템에 의하면, 입력된 영상신호를 주메모리에 저장하는 단계, 상기 주메모리에 저장된 상기 영상신호를 복수의 디스플레이 각각에 대응하는 영상신호로 변환되도록 신호처리를 수행하는 단계, 적어도 둘 이상의 상기 디스플레이에 신호처리된 각각의 상기 영상신호를 표시하는 경우 각각의 상기 영상신호가 인출되는 메모리버스 상에 과부하가 걸리면 보조메모리에 신호처리된 상기 영상신호 중의 적어도 하나를 저장하는 단계, 및 신호처리된 각각의 상기 영상신호를 대응하는 각각의 상기 디스플레이에 표시하며 상기 디스플레이 중의 일부에는 상기 보조메모리에 저장된 상기 영상신호를 표시하는 단계를 포함하는 것을 특징으로 하는 다중 디스플레이 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 3은 본 발명에 따른 다중 디스플레이 시스템의 영상신호처리부를 개략적으로 나타낸 블록도이다. 여기서는, 상술한 바와 동일하게 동시에 두 개의 디스플레이에 영상을 표시할 수 있는 다중 디스플레이 시스템에 관하여 설명한다.
도면을 참조하면, 다중 디스플레이 시스템(10)은 컨트롤러(200), 주메모리(201), 보조메모리(203), 스케일러(207, 219, 229, 241), 오버레이(209, 231), 보간처리부(215, 237), LPF(217, 239), RGB 컨버터(221, 243), 동기신호발생기(249), 제1디스플레이(225), 및 제2디스플레이(247)를 구비한다.
컨트롤러(200)는 제1디스플레이(225)에 디스플레이시키기 위한 영상신호의 그래픽데이터를 독립된 루트(버스 B)를 통하여 DMA방식으로 주메모리(201)로부터 인출하여 스케일러(207)에 전송한다. 스케일러(207)는 컨트롤러(200)에 의해 주메모리(201)로부터 수신된 그래픽데이터를 확대 또는 축소의 스케일링 처리를 하여 오버레이(209)에 전송한다.
컨트롤러(200)는 제1디스플레이(225)에 디스플레이시키기 위한 영상신호의 비디오데이터를 독립된 루트(버스 C)를 통하여 DMA방식으로 주메모리(201)로부터 인출하여 보간처리부(215)에 전송한다. 보간처리부(215)는 수신된 데이터의 4 : 2 : 0 포맷을 4 : 2 : 2 포맷으로 변환시킨다.
보간처리부(215)에 의해 보간처리된 비디오데이터는 LPF(217)로 전송된다. LPF(217)는 설정된 주파수 이하의 영상신호만 통과시키고 그 이상의 고 주파수는 제거시킨다. 따라서, LPF(217)에 의해 노이즈성분이 제거된다.
LPF(217)를 통과한 비디오데이터는 스케일러(219)에 의해 확대 또는 축소된다. 스케일러(219)에 의해 스케일링 처리된 비디오데이터는 RGB컨버터(221)로 전송된다. RGB컨버터(221)는 수신한 비디오데이터를 모니터 및 CRT 등에서 사용되는 RGB 데이터로 변환시킨다. RGB변환된 비디오데이터는 오버레이(209)로 전송된다.
오버레이(209)는 스케일러(207)로부터 수신한 그래픽데이터와 RGB컨버터(221)로부터 수신한 RGB변환된 비디오데이터를 수신하며, 수신된 두 신호를 서로 합성시킨다. 오버레이(209)는 합성된 두 신호를 제1디스플레이(225)에 전송하여 표시시킨다.
컨트롤러(200)는 오버레이(209)에 의해 합성된 영상신호를 제1디스플레이(225)에 표시시키면서 동시에 제2디스플레이(247)에 디스플레이시키기 위한 영상신호의 그래픽데이터를 독립된 루트(버스 F)를 통하여 DMA방식으로 주메모리(201)로부터 인출할 수 있다. 또한, 컨트롤러(200)는 제2디스플레이(247)에 디스플레이시키기 위한 영상신호의 비디오데이터를 독립된 루트(버스 G)를 통하여 DMA방식으로 주메모리(201)로부터 인출할 수 있다. 주메모리(201)로부터 인출된 그래픽데이터 및 비디오데이터가 처리되어 제2디스플레이(247)에 표시되는 과정은 상술한 제1디스플레이(225)에 표시되는 과정과 동일하므로 그 설명을 생략한다.
컨트롤러(200)는 스케일러(207, 219, 229, 241), 보간처리부(215, 237), RGB컨버터(221, 243), 및 오버레이(209, 243)에 의해 각각 신호처리된 영상신호 중 적어도 하나를 수신하여 보조메모리(203)에 저장시킨다. 이 경우, 컨트롤러(200)에 의해 보조메모리(203)에 신호처리된 영상신호가 저장되는 방식도 DMA방식에 의한다.
여기서, 제1디스플레이(225) 및 제2디스플레이(247) 각각에 대한 신호처리를 수행하는 영상처리부는 주메모리(201) 및 보조메모리(203)로부터 입출력되는 영상신호를 각각 독립된 버스를 이용하여 입출력시키는 것이 바람직하다. 또한, 상기의 각각 독립된 버스는 제1디스플레이(225) 및 제2디스플레이(247)에 각각 공유되도록 구현되는 것이 바람직하다.
따라서, 제2디스플레이(247)에는 제1디스플레이(225)에 디스플레이되는 영상신호와 실시간적으로 동일한 영상신호가 디스플레이될 수도 있으며, 소정시간 지연된 영상신호가 디스플레이될 수도 있다. 이 경우, 동기신호발생기(249)는 제1디스플레이(225) 및 제2디스플레이(247)에 구비된 각각의 타임클록을 동기화시킨다.
또한, 제2디스플레이(247)에는 주메모리(201)에 저장된 제1디스플레이(225)와 공유되는 영상신호 중에서 서로 상이한 영상신호가 디스플레이될 수도 있다.
도 4는 도 3의 다중 디스플레이 시스템에 의한 다중 디스플레이 방법을 나타낸 흐름도이다. 도면을 참조하여, 본 발명에 따른 다중 디스플레이 시스템의 작용을 보다 상세하게 설명한다.
다중 디스플레이 시스템(10)에 입력된 영상신호는 주메모리(201)에 저장된다(S401). 사용자에 의해 다중 디스플레이 시스템(10)이 복수의 디스플레이에 동시에 각각의 영상을 독립적으로 표시하도록 설정되면, 다중 디스플레이 시스템(10)의 컨트롤러(200)는 주메모리(201)로부터 저장된 영상신호를 인출하여 영상신호처리부(27)에 전송한다.
영상신호처리부(27)의 스케일러(207, 229))는 주메모리(201)로부터 수신된 영상신호 중 그래픽데이터를 확대 또는 축소의 스케일링 처리한다. 스케일링 처리된 그래픽데이터는 스케일러(207)에 의해 오버레이(209)에 전송된다.
영상신호처리부(27)의 보간처리부(215, 237)는 컨트롤러(200)에 의해 주메모리(201)로부터 수신된 영상신호 중 비디오데이터의 표본화 주파수비율을 4 : 2 : 0 포맷을 4 : 2 : 2 포맷으로 변환되도록 보간처리한다. 보간처리부(215, 237)에 의해 보간처리된 비디오데이터는 LPF(217, 239)로 전송된다. LPF(217, 239)는 설정된 주파수 이하의 영상신호만 통과시키고 그 이상의 고주파수는 제거시킨다. LPF(217, 239)를 통과한 비디오데이터는 스케일러(219, 241)에 의해 확대 또는 축소의 스케일링 처리된다. 스케일러(219, 241)에 의해 스케일링 처리된 비디오데이터는 RGB컨버터(221, 243)로 전송된다. RGB컨버터(221, 243)는 수신한 비디오데이터를 모니터 및 CRT 등에서 사용되는 RGB 데이터로 변환시킨다. RGB변환된 비디오데이터는 오버레이(209, 231)로 전송된다. 오버레이(209, 231)는 스케일러(207, 229)로부터 수신한 그래픽데이터와 RGB컨버터(221, 243)로부터 수신한 RGB변환된 비디오데이터를 수신하며, 수신된 두 신호를 서로 합성시킨다. 이와 같이. 컨트롤러(200)는 주메모리(201)에 저장된 영상신호에 대하여 보간처리, 필터링, 스케일링, 및 RGB데이터 변환 등의 신호처리를 수행시킨다(S403). 또한, 이러한 신호처리는 각각의 디스플레이(225, 247)에 표시되기에 적합하도록 디스플레이(225, 247)마다 각각 수행된다. 컨트롤러(200)는 주메모리(201)로부터 인출되어 신호처리 수행된 영상신호를 각각의 디스플레이(225, 247)에 표시시킨다(S415).
컨트롤러(200)는 적어도 둘 이상의 디스플레이(225, 247)에 영상신호를 표시하는 경우, 주메모리(201)로부터 입출력되는 영상신호가 메모리버스 상에서 과부하되었는지를 판단한다(S405). 메모리버스 상에서 입출력되는 영상신호가 과부하 걸렸다고 판단되면, 컨트롤러(200)는 스케일러(207, 219, 229, 241), 보간처리부(215, 237), RGB컨버터(221, 243), 및 오버레이(209, 243)에 의해 각각 신호처리된 영상신호 중 적어도 하나를 수신하여 보조메모리(203)에 저장시킨다(S407). 여기서, 영상신호처리부(27)에 의해 보조메모리(203)에 영상신호를 저장시키는 경로(버스)는 주메모리(201)로부터 입출력되는 영상신호의 경로와는 다른 독립된 경로로 설정되는 것이 바람직하다.
컨트롤러(200)는 보조메모리(203)에 저장된 신호처리된 영상신호를 검색한다. 컨트롤러(200)는 보조메모리(203)에 저장된 영상신호 중 메인메모리 상의 과부하를 해소할만한 최적의 크기를 갖는 영상신호를 인출한다(S409). 컨트롤러(200)는 보조메모리(203)로부터 인출된 영상신호의 신호처리되지 않은 부분에 대하여 나머지 신호처리를 수행시킨다(S411). 보조메모리(203)로부터 인출된 영상신호에 대하여 나머지 신호처리가 완료되면, 컨트롤러(200)는 일부의 디스플레이(225)에는 주메모리(201)로부터 인출된 영상신호를 신호처리하여 표시시키고, 나머지 디스플레이(247)에는 보조메모리(203)로부터 인출되어 신호처리된 영상신호를표시시킨다(S413).
상기의 이해를 돕기 위한 일 예를 설명한다.
주메모리(201)에는 1024 화소 ×768 라인의 크기를 갖는 입력된 영상신호가 저장된 것으로 가정한다(S401). 컨트롤러(200)는 주메모리(201)에 저장된 영상신호가 보간, 스케일링, RGB 데이터변환, 및 오버레이 등의 신호처리 수행되어 제1디스플레이(225) 및/또는 제2디스플레이(247)에 표시되도록 스케일러(207, 219, 229, 241), 오버레이(209, 231), 보간처리부(215, 237), 및 RGB컨버터(221, 243) 등을 제어한다(S403). 컨트롤러(200)는 영상신호가 송수신되는 도중에 메모리버스 상에 과부하가 걸렸는지를 판단한다(S405). 주메모리(201)로부터 1024 화소 ×768 라인의 크기의 영상신호가 동시에 제1디스플레이(225) 및 제2디스플레이(247)로 전송되던 도중에 메모리버스 상에 과부하가 걸렸다고 판단되면, 컨트롤러(200)는 상기의 각 구성요소에 의해 신호처리된 754 화소 ×486 라인, 800 화소 ×525 라인, 및 640 화소 ×480 라인의 크기를 갖는 영상신호 중의 적어도 하나를 보조메모리(203)에 저장한다(S407). 컨트롤러(200)는 보조메모리(203)에 저장된 754 화소 ×486 라인, 800 화소 ×525 라인, 또는 640 화소 ×480 라인의 크기를 갖는 영상신호 중에서 입력된 영상신호 즉, 1024 화소 ×768 라인의 크기의 영상신호와 함께 소통되기에 최적의 크기를 갖는 영상신호를 인출한다(S409). 이 경우, 가장 크기가 작은 영상신호가 인출되는 것이 바람직하다. 컨트롤러(200)는 보조메모리(203)로부터 인출된 영상신호에 대하여 신호처리되지 않은 나머지 부분의 신호처리를 수행시킨다(S411). 예를 들어, 800 화소 ×525 라인의 영상신호가 보조메모리(203)로부터 인출되었고 인출된 영상신호는 영상신호처리과정 중의 스케일링 처리 후에 보조메모리(203)에 저장된 영상신호라고 하면, 그 영상신호에 대해 신호처리되지 않은 나머지 신호처리 즉, RGB 변환 및 오버레이에 의한 신호처리가 수행된다. 나머지 신호처리가 완료되면, 컨트롤러(200)는 제1디스플레이(225)에는 주메모리(201)로부터 인출되어 신호처리된 영상신호를 표시시키고, 제2디스플레이(247)에는 보조메모리(203)로부터 인출되어 신호처리된 영상신호를 표시시킨다(S413).
적어도 둘 이상의 디스플레이에 주메모리(201)로부터 동시에 인출된 영상신호가 표시되는 경우라도 메모리버스 상에 영상신호의 과부하가 발생되지 않으면, 컨트롤러(200)는 주메모리(201)로부터 인출된 각각의 영상신호를 독립된 신호처리를 거친 후, 각각의 디스플레이에 표시시킨다(S415).
이로써, 복수의 디스플레이 각각에 동시에 영상을 표시하는 경우에 발생될 수 있는 메모리버스 상의 영상신호 과부하문제는 해소되며, 결과적으로 이는 시스템의 성능을 향상시키게 된다.
본 발명에 따르면, 다중 디스플레이 시스템은 메모리버스 상에 발생될 수 있는 영상신호의 과부하문제를 해소시켜 결과적으로 시스템의 성능을 향상시킬 수 있게 된다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (11)

  1. 각각의 독립된 영상을 표시하기 위한 복수의 디스플레이;
    입력된 영상신호를 저장하는 주메모리;
    상기 디스플레이 각각에 대응되며, 상기 영상신호를 상기 디스플레이 각각에 대응하는 영상신호로 변환하는 복수의 영상신호처리부;
    상기 영상신호처리부에 의해 영상처리된 상기 영상신호를 저장하는 보조메모리; 및
    상기 주메모리에 저장된 상기 영상신호가 각각의 상기 디스플레이에 각각 표시되도록 상기 영상신호처리부를 제어하는 컨트롤러;를 포함하며,
    상기 컨트롤러는 적어도 둘 이상의 상기 디스플레이에 상기 영상신호를 표시하는 경우 상기 영상신호가 인출되는 메모리버스 상에 상기 영상신호의 과부하가 걸리면, 상기 디스플레이 중의 일부에는 상기 보조메모리에 저장된 상기 영상신호가 표시되도록 상기 영상신호처리부를 제어하는 것을 특징으로 하는 다중 디스플레이 시스템.
  2. 제 1항에 있어서,
    상기 컨트롤러는 상기 메모리버스 상에 상기 영상신호의 과부하가 걸리면, 상기 보조메모리에 영상처리된 상기 영상신호를 저장시키는 것을 특징으로 하는 다중 디스플레이 시스템.
  3. 제 2항에 있어서, 상기 영상신호처리부는,
    비디오데이터의 표본화 주파수비율을 보간하는 보간처리부;
    그래픽데이터 및 보간된 상기 비디오데이터의 각각을 확대/축소하는 스케일러;
    스케일링된 상기 비디오데이터를 RGB데이터로 변환하는 RGB컨버터; 및
    스케일링된 상기 그래픽데이터와 변환된 상기 비디오데이터를 합성하는 오버레이;를 포함하는 것을 특징으로 하는 다중 디스플레이 시스템.
  4. 제 3항에 있어서,
    상기 컨트롤러는 상기 스케일러, 상기 보간처리부, 상기 RGB컨버터, 및 상기 오버레이에 의해 신호처리된 각각의 상기 영상신호 중의 적어도 하나를 상기 보조메모리에 저장시키는 것을 특징으로 하는 다중 디스플레이 시스템.
  5. 제 4항에 있어서,
    상기 컨트롤러는 상기 메모리버스 상에 상기 영상신호의 과부하가 걸리면, 상기 보조메모리에 저장된 상기 영상신호 중 최적의 크기를 갖는 영상신호를 인출하여 표시하도록 상기 보조메모리를 제어하는 것을 특징으로 하는 다중 디스플레이 시스템.
  6. 제 5항에 있어서,
    상기 컨트롤러는 상기 보조메모리로부터 인출된 상기 영상신호를 상기 영상신호처리부에 전송하여 신호처리되지 않은 부분에 대하여 신호처리하도록 제어하는 것을 특징으로 하는 다중 디스플레이 시스템.
  7. 입력된 영상신호를 주메모리에 저장하는 단계;
    상기 주메모리에 저장된 상기 영상신호를 복수의 디스플레이 각각에 대응하는 영상신호로 변환되도록 신호처리를 수행하는 단계;
    적어도 둘 이상의 상기 디스플레이에 신호처리된 각각의 상기 영상신호를 표시하는 경우 각각의 상기 영상신호가 인출되는 메모리버스 상에 과부하가 걸리면, 보조메모리에 신호처리된 상기 영상신호 중의 적어도 하나를 저장하는 단계; 및
    신호처리된 각각의 상기 영상신호를 대응하는 각각의 상기 디스플레이에 표시하며, 상기 디스플레이 중의 일부에는 상기 보조메모리에 저장된 상기 영상신호를 표시하는 단계;를 포함하는 것을 특징으로 하는 다중 디스플레이 방법.
  8. 제 7항에 있어서, 상기 처리단계는,
    비디오데이터의 표본화 주파수비율을 보간하는 단계;
    그래픽데이터 및 보간된 상기 비디오데이터의 각각을 확대/축소의 스케일링하는 단계;
    스케일링된 상기 비디오데이터를 RGB데이터로 변환하는 단계; 및
    스케일링된 상기 그래픽데이터와 변환된 상기 비디오데이터를 합성하는 단계;를 포함하는 것을 특징으로 하는 다중 디스플레이 방법.
  9. 제 8항에 있어서,
    상기 저장단계는 상기 스케일링단계, 상기 보간단계, 상기 변환단계, 및 상기 합성단계에 의해 신호처리된 각각의 상기 영상신호 중 적어도 하나를 상기 보조메모리에 저장하는 것을 특징으로 하는 다중 디스플레이 방법.
  10. 제 9항에 있어서,
    상기 표시단계는 상기 메모리버스 상에 상기 영상신호의 과부하가 걸리면 상기 보조메모리에 저장된 상기 영상신호 중 최적의 크기를 갖는 영상신호를 인출하여 표시하는 것을 특징으로 하는 다중 디스플레이 방법.
  11. 제 10항에 있어서,
    상기 처리단계는 상기 보조메모리로부터 인출된 상기 영상신호의 신호처리되지 않은 부분에 대하여 신호처리하는 것을 특징으로 하는 다중 디스플레이 방법.
KR10-2001-0064545A 2001-10-19 2001-10-19 다중 디스플레이 시스템 및 그 방법 KR100392637B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0064545A KR100392637B1 (ko) 2001-10-19 2001-10-19 다중 디스플레이 시스템 및 그 방법
JP2002263305A JP3798352B2 (ja) 2001-10-19 2002-09-09 多重ディスプレイシステム及び該方法
US10/272,016 US7369131B2 (en) 2001-10-19 2002-10-17 Multi-display system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0064545A KR100392637B1 (ko) 2001-10-19 2001-10-19 다중 디스플레이 시스템 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030032625A KR20030032625A (ko) 2003-04-26
KR100392637B1 true KR100392637B1 (ko) 2003-07-25

Family

ID=19715249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0064545A KR100392637B1 (ko) 2001-10-19 2001-10-19 다중 디스플레이 시스템 및 그 방법

Country Status (3)

Country Link
US (1) US7369131B2 (ko)
JP (1) JP3798352B2 (ko)
KR (1) KR100392637B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538182B1 (ko) * 2003-03-03 2005-12-22 (주) 넥스트칩 다채널 비디오 디코더 및 디코딩 방법
US7176848B1 (en) * 2003-04-14 2007-02-13 Ati Technologies, Inc. Method of synchronizing images on multiple display devices with different refresh rates
US7075543B2 (en) * 2003-07-08 2006-07-11 Seiko Epson Corporation Graphics controller providing flexible access to a graphics display device by a host
KR100460299B1 (ko) * 2003-12-01 2004-12-09 하나 마이크론(주) 듀얼 디스플레이 패널에 의한 하나의 확장된 화면을 갖는휴대용 단말기와 그 화면표시 제어 방법 및 그 제어 장치
US7545341B2 (en) * 2005-02-18 2009-06-09 Gfx International Inc. Double-sided electronic display
KR101233471B1 (ko) * 2005-10-21 2013-02-14 엘지전자 주식회사 휴대용 기기의 다중 엘씨디 해상도 검출제어장치 및 방법
KR100800021B1 (ko) * 2006-03-08 2008-01-31 파인트론 주식회사 고해상도 멀티채널 디스플레이 기능을 구비한 ｄｖｒ
KR20080073537A (ko) * 2007-02-06 2008-08-11 삼성전자주식회사 디스플레이장치 및 그 영상출력방법
KR20090054836A (ko) * 2007-11-27 2009-06-01 삼성전자주식회사 디스플레이 장치 및 그 제어방법
US8866698B2 (en) * 2008-10-01 2014-10-21 Pleiades Publishing Ltd. Multi-display handheld device and supporting system
US20180357033A1 (en) * 2017-06-08 2018-12-13 Ve Virtual Environment Llc Virtual video environment display systems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970022945A (ko) * 1995-10-09 1997-05-30 구자홍 휴대형 개인 정보 단말기의 듀얼 디스플레이 장치
US5642136A (en) * 1993-12-06 1997-06-24 Vlsi Technology, Inc. Method and apparatus for screen refresh bandwidth reduction for video display modes
JPH10124024A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 情報処理装置の表示制御装置
JPH10161618A (ja) * 1996-11-28 1998-06-19 Hitachi Ltd 複数表示装置を持つ情報処理システム
KR19990022754A (ko) * 1995-06-07 1999-03-25 야스카와 히데아키 상이한 디스플레이 화상을 보여주는 2중 동시 디스플레이를 갖는컴퓨터 시스템
JPH11345110A (ja) * 1998-06-03 1999-12-14 Hitachi Ltd 情報処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583568A (en) * 1988-08-26 1996-12-10 Canon Kabushiki Kaisha Solid state image pickup apparatus having improved luminance control
JP2698385B2 (ja) 1988-08-26 1998-01-19 キヤノン株式会社 固体撮像装置
US5237686A (en) * 1989-05-10 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Multiprocessor type time varying image encoding system and image processor with memory bus control table for arbitration priority
US5363500A (en) * 1990-01-25 1994-11-08 Seiko Epson Corporation System for improving access time to video display data using shadow memory sized differently from a display memory
JPH05265419A (ja) 1992-03-19 1993-10-15 Hitachi Ltd 表示制御装置
JPH08115074A (ja) 1994-10-14 1996-05-07 Nippon Telegr & Teleph Corp <Ntt> 画像表示装置
US5874928A (en) * 1995-08-24 1999-02-23 Philips Electronics North America Corporation Method and apparatus for driving a plurality of displays simultaneously
US5764201A (en) * 1996-01-16 1998-06-09 Neomagic Corp. Multiplexed yuv-movie pixel path for driving dual displays
US5754170A (en) * 1996-01-16 1998-05-19 Neomagic Corp. Transparent blocking of CRT refresh fetches during video overlay using dummy fetches
US6154225A (en) * 1996-10-11 2000-11-28 Silicon Motion, Inc. Virtual refresh™ architecture for a video-graphics controller
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device
US6535939B1 (en) * 1999-11-09 2003-03-18 International Business Machines Corporation Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642136A (en) * 1993-12-06 1997-06-24 Vlsi Technology, Inc. Method and apparatus for screen refresh bandwidth reduction for video display modes
KR19990022754A (ko) * 1995-06-07 1999-03-25 야스카와 히데아키 상이한 디스플레이 화상을 보여주는 2중 동시 디스플레이를 갖는컴퓨터 시스템
KR970022945A (ko) * 1995-10-09 1997-05-30 구자홍 휴대형 개인 정보 단말기의 듀얼 디스플레이 장치
JPH10124024A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 情報処理装置の表示制御装置
JPH10161618A (ja) * 1996-11-28 1998-06-19 Hitachi Ltd 複数表示装置を持つ情報処理システム
JPH11345110A (ja) * 1998-06-03 1999-12-14 Hitachi Ltd 情報処理装置

Also Published As

Publication number Publication date
US20030076278A1 (en) 2003-04-24
JP2003177730A (ja) 2003-06-27
JP3798352B2 (ja) 2006-07-19
US7369131B2 (en) 2008-05-06
KR20030032625A (ko) 2003-04-26

Similar Documents

Publication Publication Date Title
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
US5796442A (en) Multi-format television reciever
US5587928A (en) Computer teleconferencing method and apparatus
US20080001972A1 (en) Method and apparatus for independent video and graphics scaling in a video graphics system
WO1998020670A2 (en) System for converting computer graphics to television format with scaling requiring no frame buffers
KR100392637B1 (ko) 다중 디스플레이 시스템 및 그 방법
WO2007056623A2 (en) Method and system for digital image magnification and reduction
TW511073B (en) A method and apparatus in a computer system to generate a downscaled video image for display on a television system
JP2001523848A (ja) ２タップ／３タップフリッカフィルタリングのためのシステム及び方法
EP0710016A2 (en) Television receiver for broadcast systems with a multiple of display formats
KR100208552B1 (ko) 믹싱된 yuv 및 컬러 파렛트화된 비디오 신호를 처리하는 장치
JPH10116061A (ja) 複数同時表示システム及びディスプレイの制御方法
JP2002500478A (ja) ネットワーク・アプリケーション・データのテレビジョン表示においてフリッカを減らす方法及び装置
KR20010032565A (ko) 네트워크 애플리케이션 데이타를 표시하는 텔레비젼시스템에 구현된 플리커 필터 및 인터레이서
KR100565730B1 (ko) 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서
KR100634999B1 (ko) 영상신호의 해상도를 높이기 위한 포맷변환장치
US20020113891A1 (en) Multi-frequency video encoder for high resolution support
KR20060106187A (ko) 디스플레이장치
KR19990028352A (ko) 비디오 신호들의 주사선을 보간하기 위한 회로 및 그 이용 방법
JP2001086367A (ja) 映像表示装置及びその制御方法
KR19990080824A (ko) 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법
KR100743520B1 (ko) 비디오 스케일러 및 스케일링 방법
JP2002218415A (ja) 映像信号処理装置及び映像表示装置
KR100279637B1 (ko) 피디피 텔레비젼수상기의 영상신호 변환장치
JP2004101924A (ja) 画像信号処理装置および画像信号処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee