JP3798352B2 - 多重ディスプレイシステム及び該方法 - Google Patents
多重ディスプレイシステム及び該方法 Download PDFInfo
- Publication number
- JP3798352B2 JP3798352B2 JP2002263305A JP2002263305A JP3798352B2 JP 3798352 B2 JP3798352 B2 JP 3798352B2 JP 2002263305 A JP2002263305 A JP 2002263305A JP 2002263305 A JP2002263305 A JP 2002263305A JP 3798352 B2 JP3798352 B2 JP 3798352B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- video
- display
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は多重ディスプレイシステム及び該方法に係り、さらに詳しくは同時に複数の陰極線管(Cathode Ray Tube : ＣＲＴ)またはテレビ(ＴＶ)、複数の液晶ディスプレイ(Liquid Crystal Display : ＬＣＤ)、または複数の陰極線管と複数の液晶ディスプレイなどにディスプレイさせうる多重ディスプレイシステム及び該方法に関する。
【０００２】
【従来の技術】
ある種類のグラフィックコントローラは、二つ以上の相異なるディスプレイに映像をディスプレイするよう制御することができる。例えば、ＰＤＡ(Personal Digital Assistant)は映像を液晶ディスプレイ上にディスプレイさせると同時に陰極線管またはテレビ上にディスプレイさせうる。このようなシステムを多重ディスプレイシステムと称する。
【０００３】
図１は第１及び第２ディスプレイ１１９、１３７に同時に映像を表示することのできる従来の多重ディスプレイシステムを概略的に示したブロック図である。図１を参照すれば、多重ディスプレイシステム１０はバス２５を通して映像信号処理部２７に連結されたコントローラ２０を含む。映像信号処理部２７は映像データを検索するためにバス２５を経てメモリ１０１に結合される。また、映像信号処理部２７はバス３３を経てＣＲＴまたはＴＶに結合され、バス３５を経てＬＣＤ４０に結合される。映像信号処理部２７はＣＲＴまたはＴＶのような第１ディスプレイ１１９とバス３３を通して結合され、ＬＣＤのような第２ディスプレイ機器１３７とバス３５を通して結合される。映像信号処理部２７はＣＲＴまたはＴＶ１１９、ＬＣＤ１３７を動作させるためにデータ信号、ラインクロック信号、フレーム信号及び画素クロック信号をバス３３及びバス３５上に送り出す。映像信号処理部２７はメモリ１０１から映像信号を読み出してＬＣＤ１３７、及びＣＲＴまたはＴＶ１１９に伝送する。
【０００４】
図２は図１の多重ディスプレイシステムの動作を説明するための詳細ブロック図である。図２を参照すれば、多重ディスプレイシステム１０はコントローラ２０、メモリ１０１、複数のスケ-ラー１０５、１１５、１２３、１３３、二つのオーバーレイ１０７、１２５、二つの補間処理部１１１、１２９、二つのＬＰＦ(Low Pass Filter)１１３、１３１、二つのＲＧＢコンバータ１１７、１３５、同期信号発生器１３９、第１ディスプレイ１１９、及び第２ディスプレイ１３７を備える。
【０００５】
コントローラ２０は第１ディスプレイ１１９にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＢ)を通してＤＭＡ(Direct Memory Access)方式でメモリ１０１から読み出してスケ-ラー１０５に伝送する。スケ-ラー１０５はコントローラ２０によってメモリ１０１から受信されたグラフィックデータを拡大または縮小のスケーリング処理を施してオーバーレイ１０７に伝送する。
【０００６】
コントローラ２０は第１ディスプレイ１１９にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＣ)を通してＤＭＡ方式でメモリ１０１から読み出して補間処理部１１１に伝送する。補間処理部１１１は受信されたデータの４:２:０フォーマットを４:２:２フォーマットに変換させる。ここで、４:２:０及び４:２:２は輝度信号Ｙ、Ｂ-Ｙのディジタル化された信号Ｃｂ、それからＲ-Ｙのディジタル化された信号Ｃｒに対する標本化周波数比率を指すもので、４:２:０はＹ信号がライン毎に１３．５ＭＨｚに標本化される際Ｒ-ＹとＢ-Ｙは１ライン飛ばして６．７５ＭＨｚに標本化(すなわち１ラインは４:０:０に、次のラインは４:２:２に標本化)されることを指し、４:２:２はＹが４回標本化される時Ｒ-ＹとＢ-Ｙは２回標本化されることを意味する。ＣＣＩＲ(Comite Consultatif International de Radio-communition)６０１では４:２:２標本化を勧める。
【０００７】
補間処理部１１１によって補間処理されたビデオデータはＬＰＦ１１３に伝送される。ＬＰＦ１１３は設定された周波数以下の映像信号だけ通過させ、その以上の高周波数の映像信号は除去させる。従って、ＬＰＦ１１３によってノイズ成分が除去される。
【０００８】
ＬＰＦ１１３を通過したビデオデータはスケ-ラー１１５によって拡大または縮小される。スケ-ラー１１５によってスケーリング処理されたビデオデータはＲＧＢコンバータ１１７に伝送される。ＲＧＢコンバータ１１７は受信したビデオデータをモニター及びＣＲＴなどで使用されるＲＧＢデータに変換させる。ＲＧＢ変換されたビデオデータはオーバーレイ１０７に伝送される。
【０００９】
オーバーレイ１０７はスケ-ラー１０５から受信したグラフィックデータとＲＧＢコンバータ１１７から受信したＲＧＢ変換されたビデオデータを受信し、受信された二つの信号を互いに合成させる。オーバーレイ１０７は合成された二つの信号を第１ディスプレイ１１９に伝送して表示させる。
【００１０】
コントローラ２０は、オーバーレイ１０７によって合成された映像信号を第１ディスプレイ１１９に表示させながら同時に第２ディスプレイ１３７にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＤ)を通してＤＭＡ方式でメモリ１０１から読み出す。また、コントローラ２０は第２ディスプレイ１３７にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＥ)を通してＤＭＡ方式でメモリ１０１から読み出す。メモリ１０１から読み出されたグラフィックデータ及びビデオデータが処理され第２ディスプレイ１３７に表示される動作は前述した第１ディスプレイ１１９に表示される動作と同様なのでその説明を省く。
【００１１】
第２ディスプレイ１３７にディスプレイされる映像信号は第１ディスプレイ１１９にディスプレイされる映像信号と共に互いに共有される。図２において第１ディスプレイ１１９にディスプレイされる映像信号及び第２ディスプレイ１３７にディスプレイされる映像信号は同一なメモリ１０１に保存されると表現した。しかし、第２ディスプレイ１３７にディスプレイされる映像信号は第１ディスプレイ１１９にディスプレイされる映像信号が保存されたメモリ１０１と他のメモリに保存される場合もある。但し、二つの映像信号が相互共有されるために第１ディスプレイ１１９及び第２ディスプレイ１３７は映像信号読出経路を共有する。
【００１２】
第２ディスプレイ１３７には第１ディスプレイ１１９にディスプレイされる映像信号と実時間的に同一な映像信号がディスプレイされうる。また、メモリ１０１に保存され共有される映像信号のうち他の映像信号を表示することができる。また、第１ディスプレイ１１９にディスプレイされた所定時間遅延された映像信号は第２ディスプレイ１３７に表示されうる。この場合、同期信号発生器１３９は各ディスプレイ１１９、１３７装置が必要とする各種のシンク信号を発生させる。
【００１３】
しかし、従来の技術による多重ディスプレイシステムは、前述したように、映像信号メモリバスを共有する。従って、メモリ１０１に保存された映像信号のサイズが大きいかあるいは各ディスプレイ装置のフレーム比率が大きい場合はメモリバスにかかる負担が増加する。これは全体システムの性能低下を及ぼす場合もある。
【００１４】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたもので、その目的はメモリバスにかかる負担を軽減することによって、システムの性能を向上させうる多重ディスプレイシステム及び該方法を提供するところにある。
【００１５】
【課題を解決するための手段】
前述した目的を達成するための本発明に係る多重ディスプレイシステムは、前述した通り、映像信号を表示するディスプレイと、前記多重ディスプレイシステムに入力された映像信号を保存する主メモリと、対応するディスプレイによって配置され、対応するディスプレイによって映像信号を処理する映像信号処理部と、前記主メモリ及び前記映像信号処理部へ/から映像信号を伝送するメモリバスと、前記映像信号処理部によって処理された映像信号を保存する補助メモリと、前記主メモリに保存された映像信号をそれぞれの対応するディスプレイに表示するよう前記映像信号処理部を制御するコントローラを含み、前記コントローラは二つ以上のディスプレイに映像信号を表示する場合、メモリバス上の映像信号の過負荷によって前記ディスプレイ中の一部には前記補助メモリに保存された映像信号を表示するよう前記映像信号処理部を制御することを特徴とする。
【００１６】
また、前記映像信号処理部は、映像信号のビデオデータの標本化周波数比率を補間する補間処理部と、映像信号のグラフィックデータ及び補間されたビデオデータを拡大/縮小するスケ-ラーと、前記拡大/縮小されたビデオデータをＲＧＢデータに変換するＲＧＢコンバータ、及び拡大/縮小されたグラフィックデータとＲＧＢデータを合成するオーバーレイと、を備える。
【００１７】
また、前記コントローラは前記スケ-ラー、前記補間処理部、前記ＲＧＢコンバータ、及び前記オーバーレイによって信号処理されたそれぞれの前記映像信号を前記補助メモリに保存させる。
【００１８】
前記コントローラは、前記メモリバス上の前記映像信号の過負荷によって前記補助メモリに保存された前記映像信号のうち最適のサイズを有する映像信号を読み出して表示するよう制御する。
【００１９】
前述した他の目的を達成するための本発明に係る多重ディスプレイ方法は、入力された映像信号を主メモリに保存する段階と、前記主メモリに保存された前記映像信号をディスプレイそれぞれに対応する映像信号に変換されるよう信号を処理する段階と、信号処理された前記映像信号を補助メモリに保存する段階と、信号処理された前記映像信号をそれぞれの対応するディスプレイに表示し、少なくとも二つ以上の前記ディスプレイに前記映像を表示する場合前記映像信号が読み出されるメモリバス上に前記映像信号の過負荷がかかれば、前記ディスプレイのうち一部には前記補助メモリに保存された前記映像信号を表示する段階と、を備える。
【００２０】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施形態を詳述する。
図３は本発明の実施形態による多重ディスプレイシステムの映像信号処理部のブロック図である。ここでは、前述したように、同時に二つのディスプレイに映像を表示できる多重ディスプレイシステムについて説明する。しかし、本発明に係る多重ディスプレイシステムは二つ以上のディスプレイに映像を同時に表示できると理解される。
【００２１】
多重ディスプレイシステム１００はコントローラ２００、主メモリ２０１、補助メモリ２０３、複数のスケ-ラー２０７、２１９、２２９、２４１、二つのオーバーレイ２０９、２３１、二つの補間処理部２１５、２３７、二つのＬＰＦ２１７、２３９、二つのＲＧＢコンバータ２２１、２４３、同期信号発生器２４９、第１ディスプレイ２２５、及び第２ディスプレイ２４７を備える。
【００２２】
コントローラ２００は第１ディスプレイ２２５にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＢ)を通してＤＭＡ方式で主メモリ２０１から読み出してスケ-ラー２０７に伝送する。スケ-ラー２０７はコントローラ２００によって主メモリ２０１から受信されたグラフィックデータを拡大または縮小のスケーリング処理を施してオーバーレイ２０９に伝送する。
【００２３】
コントローラ２００は第１ディスプレイ２２５にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＣ)を通してＤＭＡ方式で主メモリ２０１から読み出して補間処理部２１５に伝送する。補間処理部２１５は受信されたデータの４:２:０フォーマットを４:２:２フォーマットに変換させる。
【００２４】
補間処理部２１５によって補間処理されたビデオデータはＬＰＦ２１７に伝送される。ＬＰＦ２１７は設定された周波数以下の映像信号だけ通過させ、それ以上の高周波数の映像信号は除去させる。従って、ＬＰＦ２１７によってノイズ成分が除去される。
【００２５】
ＬＰＦ２１７を通過したビデオデータはスケ-ラー２１９によって拡大または縮小される。スケ-ラー２１９によってスケーリング処理されたビデオデータはＲＧＢコンバータ２２１に伝送される。ＲＧＢコンバータ２２１は受信したビデオデータを例えばモニター及びＣＲＴなどで使用されるＲＧＢデータに変換させる。ＲＧＢ変換されたビデオデータはオーバーレイ２０９に伝送される。
【００２６】
オーバーレイ２０９はスケ-ラー２０７から受信したグラフィックデータとＲＧＢコンバータ２２１から受信したＲＧＢ変換されたビデオデータを受信し、受信された二つの信号を合成させる。オーバーレイ２０９は合成された二つの信号を第１ディスプレイ２２５に伝送して表示させる。
【００２７】
コントローラ２００は、オーバーレイ２０９によって合成された映像信号を第１ディスプレイ２２５に表示させながら同時に第２ディスプレイ２４７にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＦ)を通してＤＭＡ方式で主メモリ２０１から読み出せる。また、コントローラ２００は第２ディスプレイ２４７にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＧ)を通してＤＭＡ方式で主メモリ２０１から読み出せる。主メモリ２０１から読み出されたグラフィックデータ及びビデオデータが処理され第２ディスプレイ２４７に表示される動作は、前述した第１ディスプレイ２２５に表示される動作と同様なのでその説明を省く。
【００２８】
コントローラ２００は、スケ-ラー２０７、２１９、２２９、２４１、補間処理部２１５、２３７、ＲＧＢコンバータ２２１、２４３、及びオーバーレイ２０９、２４３によってそれぞれ信号処理された映像信号を受信して補助メモリ２０３に保存させる。この場合、コントローラ２００によって補助メモリ２０３に信号処理された映像信号が保存される方式もＤＭＡ方式による。
【００２９】
ここで、第１ディスプレイ２２５及び第２ディスプレイ２４７それぞれに対する信号処理を施す映像処理部は主メモリ２０１及び補助メモリ２０３から入出力される映像信号をそれぞれ独立したバスを用いて入出力させることが望ましい。また、前記それぞれ独立したバスは第１ディスプレイ２２５及び第２ディスプレイ２４７にそれぞれ共有されるよう具現されることが望ましい。
【００３０】
従って、第２ディスプレイ２４７には第１ディスプレイ２２５にディスプレイされる映像信号と実時間的に同一な映像信号がディスプレイされうる。また、第１ディスプレイ２２５にディスプレイされた映像信号は所定時間遅延された映像信号がディスプレイされうる。この場合、同期信号発生器２４９は第１ディスプレイ２２５及び第２ディスプレイ２４７に備えられたタイムクロックを同期化させることによって、第１ディスプレイ２２５及び第２ディスプレイ２４７にディスプレイされる映像信号のオフセットが補正されるようにする。
【００３１】
また、第２ディスプレイ２４７には主メモリ２０１に保存された第１ディスプレイ２２５と共有される映像信号のうち相異なる映像信号がディスプレイされうる。
【００３２】
図４は図３の多重ディスプレイシステムによる多重ディスプレイ方法を示した流れ図である。図３を参照して、本発明に係る多重ディスプレイシステムの動作をさらに詳しく説明する。
【００３３】
多重ディスプレイシステム１０に入力された映像信号は主メモリ２０１に保存される(Ｓ４０１)。ユーザによって多重ディスプレイシステム１０が複数のディスプレイに同時にそれぞれの映像を独立して表示するよう設定されれば、多重ディスプレイシステム１０のコントローラ２００は主メモリ２０１から保存された映像信号を読み出して映像信号処理部２７に伝送する。
【００３４】
映像信号処理部２７のスケ-ラー２０７、２２９はコントローラ２００によって主メモリ２０１から受信された映像信号のうちグラフィックデータを拡大または縮小のスケーリング処理する。スケーリング処理されたグラフィックデータはスケ-ラー２０７によってオーバーレイ２０９に伝送される。
【００３５】
映像信号処理部２７の補間処理部２１５、２３７はコントローラ２００によって主メモリ２０１から受信された映像信号のうちビデオデータの標本化周波数比率を４:２:０フォーマットを４:２:２フォーマットに変換されるよう補間処理する。補間処理部２１５、２３７によって補間処理されたビデオデータはＬＰＦ２１７、２３９に伝送される。ＬＰＦ２１７、２３９は設定された周波数以下の映像信号だけ通過させ、それ以上の高周波数の映像信号は除去させる。ＬＰＦ２１７、２３９を通過したビデオデータはスケ-ラー２１９、２４１によって拡大または縮小のスケーリング処理される。スケ-ラー２１９、２４１によってスケーリング処理されたビデオデータはＲＧＢコンバータ２２１、２４３に伝送される。ＲＧＢコンバータ２２１、２４３は受信したビデオデータをモニター及びＣＲＴなどで使用されるＲＧＢデータに変換させる。ＲＧＢ変換されたビデオデータはオーバーレイ２０９、２３１に伝送される。オーバーレイ２０９、２３１はスケ-ラー２０７、２２９から受信したグラフィックデータとＲＧＢコンバータ２２１、２４３から受信したＲＧＢ変換されたビデオデータを受信し、受信された二つのシングを合成させる(Ｓ４０３)。
【００３６】
コントローラ２００はスケ-ラー２０７、２１９、２２９、２４１、補間処理部２１５、２３７、ＲＧＢコンバータ２２１、２４３、及びオーバーレイ２０９、２４３によってそれぞれ信号処理された映像信号を受信して補助メモリ２０３に保存させる(Ｓ４０５)。ここで、映像信号処理部２７によって補助メモリ２０３に映像信号を保存させる経路(バス)は主メモリ２０１から入出力される映像信号の経路とは違う独立した経路に設定されることが望ましい。
【００３７】
コントローラ２００は主メモリ２０１から入出力される映像信号がメモリバス上で過負荷されたかを判断する(Ｓ４０７)。メモリバス上から入出力される映像信号が過負荷にかかったと判断されれば、コントローラ２００は補助メモリ２０３に保存された信号処理された映像信号を検索する。コントローラ２００は補助メモリ２０３に保存された映像信号のうちメインメモリ上の過負荷を解消すべき最適のサイズを有する映像信号を読み出す(Ｓ４０９)。
【００３８】
コントローラ２００は補助メモリ２０３から読み出された映像信号の信号処理されない部分について残り信号処理を行なわせる(Ｓ４１１)。補助メモリ２０３から読み出された映像信号について残り信号処理が完了されれば、コントローラ２００は一部のディスプレイ２２５には主メモリ２０１から読み出された映像信号を信号処理して表示させ、残りディスプレイ２４７には補助メモリ２０３から読み出されて信号処理された映像信号を表示させる(Ｓ４１３)。
【００３９】
前述した動作の容易な理解のための一例を説明すれば、主メモリ２０１には例えば１０２４画素×７６８ラインのサイズを有する入力された映像信号が保存される(Ｓ４０１)。コントローラ２００は主メモリ２０１に保存された映像信号について補間、スケーリング、ＲＧＢデータ変換、及びオーバーレイなどの動作途中に(Ｓ４０３)、主メモリ２０１に保存されている映像信号のオーバーレイ、例えば７５４画素×４８６ライン、８００画素×５２５ライン、及び６４０画素×４８０ラインのサイズを有する映像信号を補助メモリ２０３に保存したと仮定する(Ｓ４０５)。
【００４０】
主メモリ２０１から１０２４画素×７６８ラインのサイズの映像信号が同時に第１ディスプレイ２２５及び第２ディスプレイ２４７に伝送される途中にメモリバス上に過負荷がかかったと仮定すれば(Ｓ４０７)、コントローラ２００は補助メモリ２０３に保存された７５４画素×４８６ライン、８００画素×５２５ライン、及び６４０画素×４８０ラインのサイズを有する映像信号中で入力された映像信号、すなわち１０２４画素×７６８ラインのサイズの映像信号と共に疏通されるのに最適のサイズを有する映像信号を読み出す(Ｓ４０９)。この場合、最小サイズの映像信号が読み出されることが一般的である。コントローラ２００は補助メモリ２０３から読み出された映像信号について信号処理されない残り部分の信号処理を行なわせる(Ｓ４１１)。例えば、８００画素×５２５ラインの映像信号が補助メモリ２０３から読み出され、読み出された映像信号は映像信号処理過程中のスケーリング処理後に補助メモリ２０３に保存された映像信号とすれば、その映像信号について信号処理されない残り信号処理、すなわちＲＧＢ変換及びオーバーレイによる信号処理が行なわれる。残り信号処理が完了されれば、コントローラ２００は第１ディスプレイ２２５には主メモリ２０１から読み出されて信号処理された映像信号を表示させ、第２ディスプレイ２４７には補助メモリ２０３から読み出されて信号処理された映像信号を表示させる(Ｓ４１３)。
【００４１】
少なくとも二つ以上のディスプレイに主メモリ２０１から同時に読み出された映像信号が表示される場合であってもメモリバス上に映像信号の過負荷が発生されなければ、コントローラ２００は主メモリ２０１から読み出されたそれぞれの映像信号を独立した信号処理を経た後、それぞれのディスプレイに表示させる(Ｓ４１５)。
【００４２】
【発明の効果】
以上述べた通り、複数のディスプレイそれぞれに同時に映像を表示する場合に発生する恐れのあるメモリバス上の映像信号過負荷問題は解消され、結局これはシステム性能の向上に繋がる。
以上では本発明の望ましい実施形態について示しかつ説明したが、本発明は前述した特定の実施例に限らず、請求の範囲で請求する本発明の要旨を逸脱せず当該発明の属する技術分野において通常の知識を持つ者ならば誰でも多様な変形実施が可能なことは勿論、そのような変更は請求の範囲の記載内にある。
【図面の簡単な説明】
【図１】 一般の多重ディスプレイシステムを概略的に示したブロック図、
【図２】 図１の多重ディスプレイシステムの映像信号処理部を概略的に示したブロック図、
【図３】 本発明に係る多重ディスプレイシステムの映像信号処理部を概略的に示したブロック図、
【図４】 図３の多重ディスプレイシステムによる多重ディスプレイ方法を示した流れ図である。
【符号の説明】
２００ コントローラ
２０１ 主メモリ
２０３ 補助メモリ
２０７・２１９・２２９・２４１ スケーラー
２０９・２３１ オーバーレイ
２１５・２３７ 補間処理部
２２１・２４３ ＲＧＢコンバータ
２４９ 同期信号発生器
２２５・２４７ ディスプレイ
【発明の属する技術分野】
本発明は多重ディスプレイシステム及び該方法に係り、さらに詳しくは同時に複数の陰極線管(Cathode Ray Tube : ＣＲＴ)またはテレビ(ＴＶ)、複数の液晶ディスプレイ(Liquid Crystal Display : ＬＣＤ)、または複数の陰極線管と複数の液晶ディスプレイなどにディスプレイさせうる多重ディスプレイシステム及び該方法に関する。
【０００２】
【従来の技術】
ある種類のグラフィックコントローラは、二つ以上の相異なるディスプレイに映像をディスプレイするよう制御することができる。例えば、ＰＤＡ(Personal Digital Assistant)は映像を液晶ディスプレイ上にディスプレイさせると同時に陰極線管またはテレビ上にディスプレイさせうる。このようなシステムを多重ディスプレイシステムと称する。
【０００３】
図１は第１及び第２ディスプレイ１１９、１３７に同時に映像を表示することのできる従来の多重ディスプレイシステムを概略的に示したブロック図である。図１を参照すれば、多重ディスプレイシステム１０はバス２５を通して映像信号処理部２７に連結されたコントローラ２０を含む。映像信号処理部２７は映像データを検索するためにバス２５を経てメモリ１０１に結合される。また、映像信号処理部２７はバス３３を経てＣＲＴまたはＴＶに結合され、バス３５を経てＬＣＤ４０に結合される。映像信号処理部２７はＣＲＴまたはＴＶのような第１ディスプレイ１１９とバス３３を通して結合され、ＬＣＤのような第２ディスプレイ機器１３７とバス３５を通して結合される。映像信号処理部２７はＣＲＴまたはＴＶ１１９、ＬＣＤ１３７を動作させるためにデータ信号、ラインクロック信号、フレーム信号及び画素クロック信号をバス３３及びバス３５上に送り出す。映像信号処理部２７はメモリ１０１から映像信号を読み出してＬＣＤ１３７、及びＣＲＴまたはＴＶ１１９に伝送する。
【０００４】
図２は図１の多重ディスプレイシステムの動作を説明するための詳細ブロック図である。図２を参照すれば、多重ディスプレイシステム１０はコントローラ２０、メモリ１０１、複数のスケ-ラー１０５、１１５、１２３、１３３、二つのオーバーレイ１０７、１２５、二つの補間処理部１１１、１２９、二つのＬＰＦ(Low Pass Filter)１１３、１３１、二つのＲＧＢコンバータ１１７、１３５、同期信号発生器１３９、第１ディスプレイ１１９、及び第２ディスプレイ１３７を備える。
【０００５】
コントローラ２０は第１ディスプレイ１１９にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＢ)を通してＤＭＡ(Direct Memory Access)方式でメモリ１０１から読み出してスケ-ラー１０５に伝送する。スケ-ラー１０５はコントローラ２０によってメモリ１０１から受信されたグラフィックデータを拡大または縮小のスケーリング処理を施してオーバーレイ１０７に伝送する。
【０００６】
コントローラ２０は第１ディスプレイ１１９にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＣ)を通してＤＭＡ方式でメモリ１０１から読み出して補間処理部１１１に伝送する。補間処理部１１１は受信されたデータの４:２:０フォーマットを４:２:２フォーマットに変換させる。ここで、４:２:０及び４:２:２は輝度信号Ｙ、Ｂ-Ｙのディジタル化された信号Ｃｂ、それからＲ-Ｙのディジタル化された信号Ｃｒに対する標本化周波数比率を指すもので、４:２:０はＹ信号がライン毎に１３．５ＭＨｚに標本化される際Ｒ-ＹとＢ-Ｙは１ライン飛ばして６．７５ＭＨｚに標本化(すなわち１ラインは４:０:０に、次のラインは４:２:２に標本化)されることを指し、４:２:２はＹが４回標本化される時Ｒ-ＹとＢ-Ｙは２回標本化されることを意味する。ＣＣＩＲ(Comite Consultatif International de Radio-communition)６０１では４:２:２標本化を勧める。
【０００７】
補間処理部１１１によって補間処理されたビデオデータはＬＰＦ１１３に伝送される。ＬＰＦ１１３は設定された周波数以下の映像信号だけ通過させ、その以上の高周波数の映像信号は除去させる。従って、ＬＰＦ１１３によってノイズ成分が除去される。
【０００８】
ＬＰＦ１１３を通過したビデオデータはスケ-ラー１１５によって拡大または縮小される。スケ-ラー１１５によってスケーリング処理されたビデオデータはＲＧＢコンバータ１１７に伝送される。ＲＧＢコンバータ１１７は受信したビデオデータをモニター及びＣＲＴなどで使用されるＲＧＢデータに変換させる。ＲＧＢ変換されたビデオデータはオーバーレイ１０７に伝送される。
【０００９】
オーバーレイ１０７はスケ-ラー１０５から受信したグラフィックデータとＲＧＢコンバータ１１７から受信したＲＧＢ変換されたビデオデータを受信し、受信された二つの信号を互いに合成させる。オーバーレイ１０７は合成された二つの信号を第１ディスプレイ１１９に伝送して表示させる。
【００１０】
コントローラ２０は、オーバーレイ１０７によって合成された映像信号を第１ディスプレイ１１９に表示させながら同時に第２ディスプレイ１３７にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＤ)を通してＤＭＡ方式でメモリ１０１から読み出す。また、コントローラ２０は第２ディスプレイ１３７にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＥ)を通してＤＭＡ方式でメモリ１０１から読み出す。メモリ１０１から読み出されたグラフィックデータ及びビデオデータが処理され第２ディスプレイ１３７に表示される動作は前述した第１ディスプレイ１１９に表示される動作と同様なのでその説明を省く。
【００１１】
第２ディスプレイ１３７にディスプレイされる映像信号は第１ディスプレイ１１９にディスプレイされる映像信号と共に互いに共有される。図２において第１ディスプレイ１１９にディスプレイされる映像信号及び第２ディスプレイ１３７にディスプレイされる映像信号は同一なメモリ１０１に保存されると表現した。しかし、第２ディスプレイ１３７にディスプレイされる映像信号は第１ディスプレイ１１９にディスプレイされる映像信号が保存されたメモリ１０１と他のメモリに保存される場合もある。但し、二つの映像信号が相互共有されるために第１ディスプレイ１１９及び第２ディスプレイ１３７は映像信号読出経路を共有する。
【００１２】
第２ディスプレイ１３７には第１ディスプレイ１１９にディスプレイされる映像信号と実時間的に同一な映像信号がディスプレイされうる。また、メモリ１０１に保存され共有される映像信号のうち他の映像信号を表示することができる。また、第１ディスプレイ１１９にディスプレイされた所定時間遅延された映像信号は第２ディスプレイ１３７に表示されうる。この場合、同期信号発生器１３９は各ディスプレイ１１９、１３７装置が必要とする各種のシンク信号を発生させる。
【００１３】
しかし、従来の技術による多重ディスプレイシステムは、前述したように、映像信号メモリバスを共有する。従って、メモリ１０１に保存された映像信号のサイズが大きいかあるいは各ディスプレイ装置のフレーム比率が大きい場合はメモリバスにかかる負担が増加する。これは全体システムの性能低下を及ぼす場合もある。
【００１４】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するために案出されたもので、その目的はメモリバスにかかる負担を軽減することによって、システムの性能を向上させうる多重ディスプレイシステム及び該方法を提供するところにある。
【００１５】
【課題を解決するための手段】
前述した目的を達成するための本発明に係る多重ディスプレイシステムは、前述した通り、映像信号を表示するディスプレイと、前記多重ディスプレイシステムに入力された映像信号を保存する主メモリと、対応するディスプレイによって配置され、対応するディスプレイによって映像信号を処理する映像信号処理部と、前記主メモリ及び前記映像信号処理部へ/から映像信号を伝送するメモリバスと、前記映像信号処理部によって処理された映像信号を保存する補助メモリと、前記主メモリに保存された映像信号をそれぞれの対応するディスプレイに表示するよう前記映像信号処理部を制御するコントローラを含み、前記コントローラは二つ以上のディスプレイに映像信号を表示する場合、メモリバス上の映像信号の過負荷によって前記ディスプレイ中の一部には前記補助メモリに保存された映像信号を表示するよう前記映像信号処理部を制御することを特徴とする。
【００１６】
また、前記映像信号処理部は、映像信号のビデオデータの標本化周波数比率を補間する補間処理部と、映像信号のグラフィックデータ及び補間されたビデオデータを拡大/縮小するスケ-ラーと、前記拡大/縮小されたビデオデータをＲＧＢデータに変換するＲＧＢコンバータ、及び拡大/縮小されたグラフィックデータとＲＧＢデータを合成するオーバーレイと、を備える。
【００１７】
また、前記コントローラは前記スケ-ラー、前記補間処理部、前記ＲＧＢコンバータ、及び前記オーバーレイによって信号処理されたそれぞれの前記映像信号を前記補助メモリに保存させる。
【００１８】
前記コントローラは、前記メモリバス上の前記映像信号の過負荷によって前記補助メモリに保存された前記映像信号のうち最適のサイズを有する映像信号を読み出して表示するよう制御する。
【００１９】
前述した他の目的を達成するための本発明に係る多重ディスプレイ方法は、入力された映像信号を主メモリに保存する段階と、前記主メモリに保存された前記映像信号をディスプレイそれぞれに対応する映像信号に変換されるよう信号を処理する段階と、信号処理された前記映像信号を補助メモリに保存する段階と、信号処理された前記映像信号をそれぞれの対応するディスプレイに表示し、少なくとも二つ以上の前記ディスプレイに前記映像を表示する場合前記映像信号が読み出されるメモリバス上に前記映像信号の過負荷がかかれば、前記ディスプレイのうち一部には前記補助メモリに保存された前記映像信号を表示する段階と、を備える。
【００２０】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施形態を詳述する。
図３は本発明の実施形態による多重ディスプレイシステムの映像信号処理部のブロック図である。ここでは、前述したように、同時に二つのディスプレイに映像を表示できる多重ディスプレイシステムについて説明する。しかし、本発明に係る多重ディスプレイシステムは二つ以上のディスプレイに映像を同時に表示できると理解される。
【００２１】
多重ディスプレイシステム１００はコントローラ２００、主メモリ２０１、補助メモリ２０３、複数のスケ-ラー２０７、２１９、２２９、２４１、二つのオーバーレイ２０９、２３１、二つの補間処理部２１５、２３７、二つのＬＰＦ２１７、２３９、二つのＲＧＢコンバータ２２１、２４３、同期信号発生器２４９、第１ディスプレイ２２５、及び第２ディスプレイ２４７を備える。
【００２２】
コントローラ２００は第１ディスプレイ２２５にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＢ)を通してＤＭＡ方式で主メモリ２０１から読み出してスケ-ラー２０７に伝送する。スケ-ラー２０７はコントローラ２００によって主メモリ２０１から受信されたグラフィックデータを拡大または縮小のスケーリング処理を施してオーバーレイ２０９に伝送する。
【００２３】
コントローラ２００は第１ディスプレイ２２５にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＣ)を通してＤＭＡ方式で主メモリ２０１から読み出して補間処理部２１５に伝送する。補間処理部２１５は受信されたデータの４:２:０フォーマットを４:２:２フォーマットに変換させる。
【００２４】
補間処理部２１５によって補間処理されたビデオデータはＬＰＦ２１７に伝送される。ＬＰＦ２１７は設定された周波数以下の映像信号だけ通過させ、それ以上の高周波数の映像信号は除去させる。従って、ＬＰＦ２１７によってノイズ成分が除去される。
【００２５】
ＬＰＦ２１７を通過したビデオデータはスケ-ラー２１９によって拡大または縮小される。スケ-ラー２１９によってスケーリング処理されたビデオデータはＲＧＢコンバータ２２１に伝送される。ＲＧＢコンバータ２２１は受信したビデオデータを例えばモニター及びＣＲＴなどで使用されるＲＧＢデータに変換させる。ＲＧＢ変換されたビデオデータはオーバーレイ２０９に伝送される。
【００２６】
オーバーレイ２０９はスケ-ラー２０７から受信したグラフィックデータとＲＧＢコンバータ２２１から受信したＲＧＢ変換されたビデオデータを受信し、受信された二つの信号を合成させる。オーバーレイ２０９は合成された二つの信号を第１ディスプレイ２２５に伝送して表示させる。
【００２７】
コントローラ２００は、オーバーレイ２０９によって合成された映像信号を第１ディスプレイ２２５に表示させながら同時に第２ディスプレイ２４７にディスプレイさせるための映像信号のグラフィックデータを独立したルート(バスＦ)を通してＤＭＡ方式で主メモリ２０１から読み出せる。また、コントローラ２００は第２ディスプレイ２４７にディスプレイさせるための映像信号のビデオデータを独立したルート(バスＧ)を通してＤＭＡ方式で主メモリ２０１から読み出せる。主メモリ２０１から読み出されたグラフィックデータ及びビデオデータが処理され第２ディスプレイ２４７に表示される動作は、前述した第１ディスプレイ２２５に表示される動作と同様なのでその説明を省く。
【００２８】
コントローラ２００は、スケ-ラー２０７、２１９、２２９、２４１、補間処理部２１５、２３７、ＲＧＢコンバータ２２１、２４３、及びオーバーレイ２０９、２４３によってそれぞれ信号処理された映像信号を受信して補助メモリ２０３に保存させる。この場合、コントローラ２００によって補助メモリ２０３に信号処理された映像信号が保存される方式もＤＭＡ方式による。
【００２９】
ここで、第１ディスプレイ２２５及び第２ディスプレイ２４７それぞれに対する信号処理を施す映像処理部は主メモリ２０１及び補助メモリ２０３から入出力される映像信号をそれぞれ独立したバスを用いて入出力させることが望ましい。また、前記それぞれ独立したバスは第１ディスプレイ２２５及び第２ディスプレイ２４７にそれぞれ共有されるよう具現されることが望ましい。
【００３０】
従って、第２ディスプレイ２４７には第１ディスプレイ２２５にディスプレイされる映像信号と実時間的に同一な映像信号がディスプレイされうる。また、第１ディスプレイ２２５にディスプレイされた映像信号は所定時間遅延された映像信号がディスプレイされうる。この場合、同期信号発生器２４９は第１ディスプレイ２２５及び第２ディスプレイ２４７に備えられたタイムクロックを同期化させることによって、第１ディスプレイ２２５及び第２ディスプレイ２４７にディスプレイされる映像信号のオフセットが補正されるようにする。
【００３１】
また、第２ディスプレイ２４７には主メモリ２０１に保存された第１ディスプレイ２２５と共有される映像信号のうち相異なる映像信号がディスプレイされうる。
【００３２】
図４は図３の多重ディスプレイシステムによる多重ディスプレイ方法を示した流れ図である。図３を参照して、本発明に係る多重ディスプレイシステムの動作をさらに詳しく説明する。
【００３３】
多重ディスプレイシステム１０に入力された映像信号は主メモリ２０１に保存される(Ｓ４０１)。ユーザによって多重ディスプレイシステム１０が複数のディスプレイに同時にそれぞれの映像を独立して表示するよう設定されれば、多重ディスプレイシステム１０のコントローラ２００は主メモリ２０１から保存された映像信号を読み出して映像信号処理部２７に伝送する。
【００３４】
映像信号処理部２７のスケ-ラー２０７、２２９はコントローラ２００によって主メモリ２０１から受信された映像信号のうちグラフィックデータを拡大または縮小のスケーリング処理する。スケーリング処理されたグラフィックデータはスケ-ラー２０７によってオーバーレイ２０９に伝送される。
【００３５】
映像信号処理部２７の補間処理部２１５、２３７はコントローラ２００によって主メモリ２０１から受信された映像信号のうちビデオデータの標本化周波数比率を４:２:０フォーマットを４:２:２フォーマットに変換されるよう補間処理する。補間処理部２１５、２３７によって補間処理されたビデオデータはＬＰＦ２１７、２３９に伝送される。ＬＰＦ２１７、２３９は設定された周波数以下の映像信号だけ通過させ、それ以上の高周波数の映像信号は除去させる。ＬＰＦ２１７、２３９を通過したビデオデータはスケ-ラー２１９、２４１によって拡大または縮小のスケーリング処理される。スケ-ラー２１９、２４１によってスケーリング処理されたビデオデータはＲＧＢコンバータ２２１、２４３に伝送される。ＲＧＢコンバータ２２１、２４３は受信したビデオデータをモニター及びＣＲＴなどで使用されるＲＧＢデータに変換させる。ＲＧＢ変換されたビデオデータはオーバーレイ２０９、２３１に伝送される。オーバーレイ２０９、２３１はスケ-ラー２０７、２２９から受信したグラフィックデータとＲＧＢコンバータ２２１、２４３から受信したＲＧＢ変換されたビデオデータを受信し、受信された二つのシングを合成させる(Ｓ４０３)。
【００３６】
コントローラ２００はスケ-ラー２０７、２１９、２２９、２４１、補間処理部２１５、２３７、ＲＧＢコンバータ２２１、２４３、及びオーバーレイ２０９、２４３によってそれぞれ信号処理された映像信号を受信して補助メモリ２０３に保存させる(Ｓ４０５)。ここで、映像信号処理部２７によって補助メモリ２０３に映像信号を保存させる経路(バス)は主メモリ２０１から入出力される映像信号の経路とは違う独立した経路に設定されることが望ましい。
【００３７】
コントローラ２００は主メモリ２０１から入出力される映像信号がメモリバス上で過負荷されたかを判断する(Ｓ４０７)。メモリバス上から入出力される映像信号が過負荷にかかったと判断されれば、コントローラ２００は補助メモリ２０３に保存された信号処理された映像信号を検索する。コントローラ２００は補助メモリ２０３に保存された映像信号のうちメインメモリ上の過負荷を解消すべき最適のサイズを有する映像信号を読み出す(Ｓ４０９)。
【００３８】
コントローラ２００は補助メモリ２０３から読み出された映像信号の信号処理されない部分について残り信号処理を行なわせる(Ｓ４１１)。補助メモリ２０３から読み出された映像信号について残り信号処理が完了されれば、コントローラ２００は一部のディスプレイ２２５には主メモリ２０１から読み出された映像信号を信号処理して表示させ、残りディスプレイ２４７には補助メモリ２０３から読み出されて信号処理された映像信号を表示させる(Ｓ４１３)。
【００３９】
前述した動作の容易な理解のための一例を説明すれば、主メモリ２０１には例えば１０２４画素×７６８ラインのサイズを有する入力された映像信号が保存される(Ｓ４０１)。コントローラ２００は主メモリ２０１に保存された映像信号について補間、スケーリング、ＲＧＢデータ変換、及びオーバーレイなどの動作途中に(Ｓ４０３)、主メモリ２０１に保存されている映像信号のオーバーレイ、例えば７５４画素×４８６ライン、８００画素×５２５ライン、及び６４０画素×４８０ラインのサイズを有する映像信号を補助メモリ２０３に保存したと仮定する(Ｓ４０５)。
【００４０】
主メモリ２０１から１０２４画素×７６８ラインのサイズの映像信号が同時に第１ディスプレイ２２５及び第２ディスプレイ２４７に伝送される途中にメモリバス上に過負荷がかかったと仮定すれば(Ｓ４０７)、コントローラ２００は補助メモリ２０３に保存された７５４画素×４８６ライン、８００画素×５２５ライン、及び６４０画素×４８０ラインのサイズを有する映像信号中で入力された映像信号、すなわち１０２４画素×７６８ラインのサイズの映像信号と共に疏通されるのに最適のサイズを有する映像信号を読み出す(Ｓ４０９)。この場合、最小サイズの映像信号が読み出されることが一般的である。コントローラ２００は補助メモリ２０３から読み出された映像信号について信号処理されない残り部分の信号処理を行なわせる(Ｓ４１１)。例えば、８００画素×５２５ラインの映像信号が補助メモリ２０３から読み出され、読み出された映像信号は映像信号処理過程中のスケーリング処理後に補助メモリ２０３に保存された映像信号とすれば、その映像信号について信号処理されない残り信号処理、すなわちＲＧＢ変換及びオーバーレイによる信号処理が行なわれる。残り信号処理が完了されれば、コントローラ２００は第１ディスプレイ２２５には主メモリ２０１から読み出されて信号処理された映像信号を表示させ、第２ディスプレイ２４７には補助メモリ２０３から読み出されて信号処理された映像信号を表示させる(Ｓ４１３)。
【００４１】
少なくとも二つ以上のディスプレイに主メモリ２０１から同時に読み出された映像信号が表示される場合であってもメモリバス上に映像信号の過負荷が発生されなければ、コントローラ２００は主メモリ２０１から読み出されたそれぞれの映像信号を独立した信号処理を経た後、それぞれのディスプレイに表示させる(Ｓ４１５)。
【００４２】
【発明の効果】
以上述べた通り、複数のディスプレイそれぞれに同時に映像を表示する場合に発生する恐れのあるメモリバス上の映像信号過負荷問題は解消され、結局これはシステム性能の向上に繋がる。
以上では本発明の望ましい実施形態について示しかつ説明したが、本発明は前述した特定の実施例に限らず、請求の範囲で請求する本発明の要旨を逸脱せず当該発明の属する技術分野において通常の知識を持つ者ならば誰でも多様な変形実施が可能なことは勿論、そのような変更は請求の範囲の記載内にある。
【図面の簡単な説明】
【図１】 一般の多重ディスプレイシステムを概略的に示したブロック図、
【図２】 図１の多重ディスプレイシステムの映像信号処理部を概略的に示したブロック図、
【図３】 本発明に係る多重ディスプレイシステムの映像信号処理部を概略的に示したブロック図、
【図４】 図３の多重ディスプレイシステムによる多重ディスプレイ方法を示した流れ図である。
【符号の説明】
２００ コントローラ
２０１ 主メモリ
２０３ 補助メモリ
２０７・２１９・２２９・２４１ スケーラー
２０９・２３１ オーバーレイ
２１５・２３７ 補間処理部
２２１・２４３ ＲＧＢコンバータ
２４９ 同期信号発生器
２２５・２４７ ディスプレイ
Claims (10)
- 多重ディスプレイシステムにおいて、
映像信号を表示するディスプレイと、
前記多重ディスプレイシステムに入力された映像信号を保存する主メモリと、
ディスプレイに対応して配置され、対応するディスプレイに応じた映像信号処理を行う映像信号処理部と、
前記主メモリ及び前記映像信号処理部へ/から映像信号を伝送する第１メモリバスと、
前記映像信号処理部によって処理された映像信号を保存する補助メモリと、
前記補助メモリと前記映像信号処理部へ / から映像信号を伝送する第２メモリバスと、
前記主メモリに保存された映像信号をそれぞれの対応するディスプレイに表示するよう前記映像信号処理部を制御するコントローラを備え、
前記コントローラは二つ以上のディスプレイに映像信号を表示する場合、前記第１メモリバス上の映像信号の過負荷によって前記ディスプレイ中の一部には前記補助メモリに保存された映像信号のうち最適のサイズを有する映像信号を前記第２メモリバスを通して読み出して表示するよう前記映像信号処理部を制御することを特徴とする多重ディスプレイシステム。 - 前記映像信号処理部は、
映像信号のビデオデータの標本化周波数比率フォーマットを変換する補間処理部と、
映像信号のグラフィックデータ及び補間されたビデオデータを拡大/縮小するスケ-ラーと、
該拡大/縮小されたビデオデータをＲＧＢデータに変換するＲＧＢコンバータと、
拡大/縮小されたグラフィックデータとＲＧＢデータを合成するオーバーレイと、を備えることを特徴とする請求項１に記載の多重ディスプレイシステム。 - 前記コントローラは、
前記スケ-ラー、前記補間処理部、前記ＲＧＢコンバータ、及び前記オーバーレイによって信号処理されたそれぞれの前記映像信号を前記補助メモリに保存させることを特徴とする請求項２に記載の多重ディスプレイシステム。 - 前記コントローラは、
前記補助メモリから映像信号を読み出して前記対応する映像信号処理部に伝送して前記補助メモリから読み出された映像信号を処理するよう制御することを特徴とする請求項１に記載の多重ディスプレイシステム。 - 前記それぞれの映像信号処理部は、入力された映像信号をフィルタリングするローパスフィルタをさらに備えることを特徴とする請求項３に記載の多重ディスプレイシステム。
- 入力された映像信号を主メモリに保存する段階と、
前記主メモリに保存された前記映像信号をディスプレイそれぞれに対応する映像信号に変換されるよう信号を処理する段階と、
信号処理された前記映像信号を補助メモリに保存する段階と、
信号処理された前記映像信号をそれぞれの対応するディスプレイに表示し、少なくとも二つ以上の前記ディスプレイに前記映像を表示する場合前記映像信号が読み出される第１メモリバス上に前記映像信号の過負荷がかかれば、前記ディスプレイ中の一部には前記補助メモリに保存された前記映像信号のうち最適のサイズを有する映像信号を第２メモリバスを通して読み出して表示する段階と、を備えることを特徴とする多重ディスプレイ方法。 - 前記処理段階は、
映像信号のビデオデータの標本化周波数比率フォーマットを変換する段階と、
映像信号のグラフィックデータ及び補間された前記ビデオデータのそれぞれを拡大及び縮小する段階と、
該拡大及び縮小されたビデオデータをＲＧＢデータに変換する段階と、
該拡大及び縮小されたグラフィックデータとＲＧＢデータを合成する段階と、を備えることを特徴とする請求項６に記載の多重ディスプレイ方法。 - 前記補助メモリに保存された前記処理された映像信号を読み出す段階と、前記補助メモリから読み出された前記処理された映像信号に残り映像信号処理を施す段階と、を備えることを特徴とする請求項６に記載の多重ディスプレイ方法。
- 前記残り映像信号処理は、前記処理された映像信号をローパスフィルタリングすることを含むことを特徴とする請求項８に記載の多重ディスプレイ方法。
- 前記映像信号を表示する前にローパスフィルタリングすることをさらに備えることを特徴とする請求項６に記載の多重ディスプレイ方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0064545A KR100392637B1 (ko) | 2001-10-19 | 2001-10-19 | 다중 디스플레이 시스템 및 그 방법 |
| KR2001-064545 | 2001-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003177730A JP2003177730A (ja) | 2003-06-27 |
| JP3798352B2 true JP3798352B2 (ja) | 2006-07-19 |
Family
ID=19715249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002263305A Expired - Fee Related JP3798352B2 (ja) | 2001-10-19 | 2002-09-09 | 多重ディスプレイシステム及び該方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7369131B2 (ja) |
| JP (1) | JP3798352B2 (ja) |
| KR (1) | KR100392637B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538182B1 (ko) * | 2003-03-03 | 2005-12-22 | (주) 넥스트칩 | 다채널 비디오 디코더 및 디코딩 방법 |
| US7176848B1 (en) * | 2003-04-14 | 2007-02-13 | Ati Technologies, Inc. | Method of synchronizing images on multiple display devices with different refresh rates |
| US7075543B2 (en) * | 2003-07-08 | 2006-07-11 | Seiko Epson Corporation | Graphics controller providing flexible access to a graphics display device by a host |
| KR100460299B1 (ko) * | 2003-12-01 | 2004-12-09 | 하나 마이크론(주) | 듀얼 디스플레이 패널에 의한 하나의 확장된 화면을 갖는휴대용 단말기와 그 화면표시 제어 방법 및 그 제어 장치 |
| US7545341B2 (en) * | 2005-02-18 | 2009-06-09 | Gfx International Inc. | Double-sided electronic display |
| KR101233471B1 (ko) * | 2005-10-21 | 2013-02-14 | 엘지전자 주식회사 | 휴대용 기기의 다중 엘씨디 해상도 검출제어장치 및 방법 |
| KR100800021B1 (ko) * | 2006-03-08 | 2008-01-31 | 파인트론 주식회사 | 고해상도 멀티채널 디스플레이 기능을 구비한 ｄｖｒ |
| KR20080073537A (ko) * | 2007-02-06 | 2008-08-11 | 삼성전자주식회사 | 디스플레이장치 및 그 영상출력방법 |
| KR20090054836A (ko) * | 2007-11-27 | 2009-06-01 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어방법 |
| US8866698B2 (en) * | 2008-10-01 | 2014-10-21 | Pleiades Publishing Ltd. | Multi-display handheld device and supporting system |
| US20180357033A1 (en) * | 2017-06-08 | 2018-12-13 | Ve Virtual Environment Llc | Virtual video environment display systems |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583568A (en) * | 1988-08-26 | 1996-12-10 | Canon Kabushiki Kaisha | Solid state image pickup apparatus having improved luminance control |
| JP2698385B2 (ja) | 1988-08-26 | 1998-01-19 | キヤノン株式会社 | 固体撮像装置 |
| US5237686A (en) * | 1989-05-10 | 1993-08-17 | Mitsubishi Denki Kabushiki Kaisha | Multiprocessor type time varying image encoding system and image processor with memory bus control table for arbitration priority |
| US5363500A (en) * | 1990-01-25 | 1994-11-08 | Seiko Epson Corporation | System for improving access time to video display data using shadow memory sized differently from a display memory |
| JPH05265419A (ja) | 1992-03-19 | 1993-10-15 | Hitachi Ltd | 表示制御装置 |
| US5642136A (en) * | 1993-12-06 | 1997-06-24 | Vlsi Technology, Inc. | Method and apparatus for screen refresh bandwidth reduction for video display modes |
| JPH08115074A (ja) | 1994-10-14 | 1996-05-07 | Nippon Telegr & Teleph Corp <Ntt> | 画像表示装置 |
| US5694141A (en) * | 1995-06-07 | 1997-12-02 | Seiko Epson Corporation | Computer system with double simultaneous displays showing differing display images |
| US5874928A (en) * | 1995-08-24 | 1999-02-23 | Philips Electronics North America Corporation | Method and apparatus for driving a plurality of displays simultaneously |
| KR970022945A (ko) * | 1995-10-09 | 1997-05-30 | 구자홍 | 휴대형 개인 정보 단말기의 듀얼 디스플레이 장치 |
| US5764201A (en) * | 1996-01-16 | 1998-06-09 | Neomagic Corp. | Multiplexed yuv-movie pixel path for driving dual displays |
| US5754170A (en) * | 1996-01-16 | 1998-05-19 | Neomagic Corp. | Transparent blocking of CRT refresh fetches during video overlay using dummy fetches |
| US6154225A (en) * | 1996-10-11 | 2000-11-28 | Silicon Motion, Inc. | Virtual refresh™ architecture for a video-graphics controller |
| JPH10124024A (ja) * | 1996-10-15 | 1998-05-15 | Hitachi Ltd | 情報処理装置の表示制御装置 |
| JPH10161618A (ja) * | 1996-11-28 | 1998-06-19 | Hitachi Ltd | 複数表示装置を持つ情報処理システム |
| US5941968A (en) * | 1997-04-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device |
| JPH11345110A (ja) * | 1998-06-03 | 1999-12-14 | Hitachi Ltd | 情報処理装置 |
| US6535939B1 (en) * | 1999-11-09 | 2003-03-18 | International Business Machines Corporation | Dynamically configurable memory bus and scalability ports via hardware monitored bus utilizations |
-
2001
- 2001-10-19 KR KR10-2001-0064545A patent/KR100392637B1/ko not_active IP Right Cessation
-
2002
- 2002-09-09 JP JP2002263305A patent/JP3798352B2/ja not_active Expired - Fee Related
- 2002-10-17 US US10/272,016 patent/US7369131B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003177730A (ja) | 2003-06-27 |
| KR20030032625A (ko) | 2003-04-26 |
| KR100392637B1 (ko) | 2003-07-25 |
| US7369131B2 (en) | 2008-05-06 |
| US20030076278A1 (en) | 2003-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386579B1 (ko) | 멀티 소스용 포맷 변환 장치 | |
| JP4619397B2 (ja) | テレビジョン装置 | |
| EP0735755B1 (en) | Universal video format sample size converter | |
| KR100851707B1 (ko) | 영상신호 처리방법 및 장치 | |
| WO1998020670A2 (en) | System for converting computer graphics to television format with scaling requiring no frame buffers | |
| JP3798352B2 (ja) | 多重ディスプレイシステム及び該方法 | |
| JPH11220701A (ja) | 走査線変換装置及びフリッカ除去装置 | |
| JP2001523848A (ja) | ２タップ／３タップフリッカフィルタリングのためのシステム及び方法 | |
| KR100208552B1 (ko) | 믹싱된 yuv 및 컬러 파렛트화된 비디오 신호를 처리하는 장치 | |
| JP2005192230A (ja) | 表示装置 | |
| JP2002500478A (ja) | ネットワーク・アプリケーション・データのテレビジョン表示においてフリッカを減らす方法及び装置 | |
| JP2002500479A (ja) | ネットワーク・アプリケーション・データを表示するテレビジョン・システムにおいて実現されるフリッカ・フィルタ及びインタレーサ | |
| KR100565730B1 (ko) | 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 셋톱박스(Ｓｅｔ-Ｔｏｐ Ｂｏｘ)용 비디오/그래픽 프로세서 | |
| US20020113891A1 (en) | Multi-frequency video encoder for high resolution support | |
| JP2001086367A (ja) | 映像表示装置及びその制御方法 | |
| KR100743520B1 (ko) | 비디오 스케일러 및 스케일링 방법 | |
| KR100943902B1 (ko) | 디지털 ｔｖ 모니터용 범용 영상 처리 장치 | |
| KR19990080824A (ko) | 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법 | |
| JP2004101924A (ja) | 画像信号処理装置および画像信号処理方法 | |
| JP2595571B2 (ja) | テレビジョン信号処理装置 | |
| JP2004187110A (ja) | 映像表示制御方法および映像表示装置 | |
| KR100279637B1 (ko) | 피디피 텔레비젼수상기의 영상신호 변환장치 | |
| WO1999046935A2 (en) | Image and/or data signal processing | |
| JPH03289700A (ja) | グラフィック表示装置 | |
| JPH099164A (ja) | 多画面信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |