JP2002500479A - ネットワーク・アプリケーション・データを表示するテレビジョン・システムにおいて実現されるフリッカ・フィルタ及びインタレーサ - Google Patents

Abstract

(57)【要約】 ネットワーク・アプリケーション・データを表示するインタレース・ディスプレイ画面を有するテレビジョン・システム（１００）。フリッカ・フィルタ（４８０）は、ネットワーク・アプリケーション・データ画像に含まれる急激な切り替えを排除する無限インパルス応答（ＩＩＲ）として実施するのが好ましい。ランダム・アクセス・メモリ（ＲＡＭ）を使用して、フィルタ動作で使用するフィルタ済み画像の線及び近隣の任意の線を保存する。フィルタ済み画像の交互の線をＲＡＭから取り込み、フィルタ済みネットワーク・アプリケーション・データ画像のインタレース画像を供給する。このインタレース画像をテレビジョン・システムのインタレース・ディスプレイ・ユニットで表示する。

Description

【発明の詳細な説明】

【０００１】

【関連出願】

本願は、出典を明記することによりその開示内容を本願明細書の一部とする同
時係属米国特許出願書に関連する。

【０００２】 １．「ユーザによるテレビジョン・システムからのデータ・ネットワーク・ア
プリケーションへのアクセスを可能にする方法及び装置」を発明の名称とする特
許出願。1997年7月2日出願、出願番号08/867,203、事件整理番号：TCRZ-0001（ 以降「関連出願１」）。

【０００３】 ２．「テレビジョン信号に関連する時間参照信号と同期するクロック信号を発
生する回路及び方法」を発明の名称とする特許出願。本願と同日に出願、出願番
号未定、事件整理番号：TCRZ-0010（以降「関連出願２」）。

【０００４】 ３．「ネットワーク・アプリケーション・データのテレビジョン・ディスプレ
イにおいてフリッカを減らす方法及び装置」を発明の名称とする特許出願。本願
と同日に出願、出願番号未定、事件整理番号：TCRZ-0002（以降「関連出願３」 ）。

【０００５】 ４．「ネットワーク・アプリケーション・データの画像を表示するテレビジョ
ン・システムのディスプレイ画面をリフレッシュする方法及び装置」を発明の名
称とする特許出願。本願と同日に出願、出願番号未定、事件整理番号：TCRZ-001
3（以降「関連出願４」）。

【０００６】

【発明の属する技術分野】

本発明は、テレビジョン・システムに関し、特に、インタレース表示をサポー
トするテレビジョン・システムのディスプレイ・ユニット上に非インタレース・
フォーマットを有するネットワーク・アプリケーション・データを表示する方法
及び装置に関する。

【０００７】

【従来の技術】

１９４０年代以降、テレビジョン・システムは、特に工業国で、多くの家庭が
保有するようになった。テレビジョン・システムは、通常、世界の異なる場所で
行われる放送や、ビデオ・カセット・プレーヤ（ＶＣＰ）にあらかじめ録画され
た番組を見るために使用される。現在、家庭の大部分は少なくとも１台のテレビ
を家に置いている。現在、テレビジョン・ディスプレイはアナログ式のもの（Ｃ
ＲＴのディスプレイ画面で表示するＮＴＳＣアナログ信号など）とデジタル技術
によるもの（ＨＤＴＶなど）が利用可能、又は広く利用可能になることが予想さ
れている。

【０００８】 同時に、データ・ネットワーク・アプリケーション（以降「ネットワーク・ア
プリケーション」）は、１９８０年代半ば以来、驚くべき成長を見せている。ウ
ェッブのブラウジングや電子メールといったネットワーク・アプリケーションは
、情報の交換や普及を行う方法の根本に関わる影響を与えている。特に、こうし
たネットワーク・アプリケーションは、パーソナル・コンピュータ、ワークステ
ーションなどのコンピュータ・システムにおいて実施、使用されている。

【０００９】 少なくとも家庭におけるテレビジョン・システムの存在の大きさを考えれば、
ネットワーク・アプリケーションにアクセスする機能をテレビジョン・システム
に与えるのが望ましい。こうしたテレビジョン・システムの例については、関連
出願１及び関連出願２の中で説明している。

【００１０】 ネットワーク・アプリケーションをテレビのディスプレイ画面で表示する際の
問題点の一つは、テレビのディスプレイ・ユニットが通常はインタレース・フォ
ーマットの画像を表示するように構成されていることである。反対に、ネットワ
ーク・アプリケーション・データを表す画像はインタレース・フォーマットで利
用できる。

【００１１】 そのため、必要となるのは、インタレース表示フォーマットをサポートするテ
レビジョン・システムのディスプレイ・ユニット上において、非インタレース・
フォーマットで利用できるネットワーク・アプリケーション・データの表示を可
能にする回路及び方法である。

【００１２】 加えて、この回路及び方法では、ネットワーク・アプリケーション・データを
テレビジョン・システムで表示した場合に発生する可能性のあるフリッカを減少
させる必要がある。フリッカは通常、色の急激な切り替え（表示が白と黒の交代
走査線を含む場合など）の結果として、ネットワーク・アプリケーション・デー
タ画像に存在するのが普通である。この分野で広く知られているように、テレビ
ジョン・ディスプレイのフリッカは、人間の目にとって大きなストレスになる可
能性があるため、望ましくない。

【００１３】

【発明が解決しようとする課題】

そのため、さらに必要となるのは、フリッカの少ないネットワーク・アプリケ
ーション・データの表示を可能にする回路及び方法である。

【００１４】 加えて、テレビジョン・システムは消費者向けに応用され、通常は低コストが
重要な要素となるため、上述した条件をコスト効率に優れた方法で実施する必要
がある。

【００１５】

【課題を解決するための手段】

本発明は、テレビジョン・システムのインタレース・ディスプレイ・ユニット
上でネットワーク・アプリケーション・データの表示を可能にするフリッカ・フ
ィルタ及びインタレーサに関するものである。このフリッカ・フィルタは、ネッ
トワーク・アプリケーション・データの非インタレース画像を表すオリジナルの
ピクセル・データ要素を入力し、この画像をフィルタして、平滑化された非イン
タレース画像を表すフィルタ済みピクセル・データ要素を生成する。フィルタ動
作中、フリッカ・フィルタは、先に生成したフィルタ済みの線、非インタレース
画像の先に取り込んだ線（オリジナルのピクセル・データ要素）、非インタレー
ス画像の現在の線を使用して、新しいフィルタ済みの線を生成する。フリッカ・
フィルタは、バッファを使用して、先に取り込んだ線及び先に生成したフィルタ
済みの線を保存する。フリッカのフィルタリングにより、急激な切り替えは減少
するか或いはフィルタ済み画像から大幅に排除される。その結果、フリッカは最
終的な表示から大幅に排除される。

【００１６】 本発明では、フィルタ済みの線の交互の線はバッファから取り込まれる。交互
の線は、テレビジョン・システムのインタレース・ディスプレイ・ユニットで表
示するのに適したインタレース画像を形成する。

【００１７】 本発明の実施形態においては、データの線２本を保存するのに十分なメモリを
有するバッファを選択している。２本の線は、先行するオリジナル走査線及び先
に生成されたフィルタ済みの線を保存するのに使用される。保存された線はイン
タレース画像を生成するために取り込まれる。

【００１８】 したがって、本発明では、ネットワーク・アプリケーション・データを表すピ
クセル・データをフィルタすることで、テレビジョン・システムのインタレース
・ディスプレイ・ユニットにおけるネットワーク・アプリケーション・データの
表示からフリッカを排除する（又は減少させる）。

【００１９】 本発明では、画像をインタレース・フォーマットで供給することで、インタレ
ース・ディスプレイ・ユニットでのネットワーク・アプリケーション・データの
表示を可能にする。

【００２０】 本発明は、共通バッファを使用してフィルタ機能及びインタレース機能の両方
を実現することにより、テレビジョン・システムの全体的なコストを減らす。

【００２１】 本発明は、２本の線のピクセル・データ要素を保存するのに十分なメモリを有
するバッファを使用することで実現するフィルタ機能及びインタレース機能を可
能にすることで、コストをさらに減らし得る。

【００２２】 本発明のその他の機能と利点や、発明のさまざまな実施形態の構造と動作につ
いて、関連する図を参照して以下で詳しく説明する。これらの図において、通常
、同じ参照番号は、同等の機能や同等の構造を有する同一の要素を指す。要素が
最初に記載された図は、対応する参照番号の左端の数字によって示す。

【００２３】 以下、本発明を、関連する図を参照して説明する。

【００２４】

【発明の大要と解説】

本発明は、ネットワーク・アプリケーション・データ（ワールド・ワイド・ウ
ェッブなどの外部データから入力したデータ）を表す画像に含まれる急激な切り
替えを平滑化するフリッカ・フィルタに関するものである。画像の平滑化は、非
インタレース画像の近隣の線をフィルタすることで行う。ネットワーク・アプリ
ケーション・データ（メモリに保存）にアクセスする回数を最小限にするために
、フリッカ・フィルタは内部メモリを有する。このメモリは、近隣の線のピクセ
ル・データ要素及び近隣にあるいくつかの線の加重平均を表すフィルタ済みデー
タを保存するのに使用される。

【００２５】 画像を表すデータは、非インタレース画像の近隣の線を使用してフィルタする
ため、最終的な画像からは急激な切り替えが除去される。その結果、フリッカが
大幅に排除される。

【００２６】 加えて、本発明では、ハードウェアの条件を大幅に追加することなく、ネット
ワーク・アプリケーション・データのインタレース画像を供給することができる
。具体的には、メモリからのフィルタ済みデータの取り込みを革新的な方法で行
い、取り込んだデータがインタレース画像を表すようにする。したがって、コス
ト効率に優れた方法で、ネットワーク・アプリケーション・データをインタレー
ス・ディスプレイ・ユニットに表示することができる。

【００２７】 本発明は、実施例環境を用いることで理解できる。したがって、本発明につい
て、実施例環境を参照して、以下で説明する。

【００２８】

【実施例環境】

広義において、本発明はインタレース・ディスプレイ・ユニットを有する任意
のテレビジョン・システムで実施することができる。ここでは例証のために、ア
ナログ（ＣＲＴなどを使用した）技術を使ったテレビジョン・システムで本発明
を実施した場合について説明する。しかし、関連する分野の技能を有する者にと
って、本発明の範囲と趣旨から外れることなく、デジタル技術（インタレース・
フォーマットをサポートするＨＤＴＶ）を使って本発明を実施する方法は、本願
の説明を読むことで明白となる。

【００２９】 図１は、本発明を実施可能なテレビジョン・システム（ＴＶ）１００の例を示
したブロック図である。ここでは、本発明に関連するテレビジョン・システム１
００の動作、構造、使用法を説明する。しかし、テレビジョン・システム１００
の一つ以上の実施形態は、関連出願１及び関連出願２において、さらに詳しく説
明されており、これらは参考文献として、すべてここに組み込んでいる。

【００３０】 テレビジョン・システム１００を構成するのは、同期抽出器１２０、カラー・
デコーダ１３０、回線多重化装置１４０、ディスプレイ・インタフェース１４５
、ディスプレイ画面１５０、周辺機器インタフェース１６０、オン・スクリーン
・ディスプレイ（ＯＳＤ）コントローラ１７０、デジタル・アナログ・コンバー
タ（ＤＡＣ）１７５、メモリ・コントローラ１８５、メモリ・モジュール１８０
、マイクロ・コントローラ１９０である。マイクロ・コントローラ１９０は、制
御信号とクロッキング信号を発信し、テレビジョン・システム１００を構成する
残りのコンポーネントの動作を調整し、制御する。分かりやすくするために、図
１では、マイクロ・コントローラ１９０の接続の一部のみを示している。ＴＶ１
００の各コンポーネントについては、以下で詳しく説明する。

【００３１】 ネットワーク・インタフェース１１０は外部ソースからネットワーク・アプリ
ケーション・データを入力する。ネットワーク・インタフェース１１０には、電
話モデム、ケーブル・モデム、その他、外部ソースとの動作を目的とする任意の
インタフェースが含まれる。外部ソースには、例えば、通信プロトコルを使用し
たダイヤルアップ接続（ポイント・トゥ・ポイント）やネットワーク接続が含ま
れる。ネットワーク・インタフェース１１０は、単一のブロックとして示してい
るが、個々のテレビジョン・システムの条件によって、２つ以上のユニットを含
むことが可能だと考えられる。

【００３２】 ネットワーク・インタフェース１１０は、ウェッブのブラウジングや電子メー
ルなどにより、既知の方法で、ネットワーク・アプリケーションに対応するデー
タを入力する。このデータは、ＡＳＣＩＩ、ＨＴＭＬ、ＶＲＭＬなど、電気信号
にコード化された既知のフォーマットの一つで入力できる。ネットワーク・イン
タフェース１１０は、ネットワーク・アプリケーション・データを表す信号を、
ＯＳＤコントローラ１７０に送る。

【００３３】 ＯＳＤコントローラ１７０は、ネットワーク・インタフェース１１０からネッ
トワーク・アプリケーション・データを入力し、メモリ・コントローラ１８５と
インタフェースを行って、この入力したデータをメモリ・モジュール１８０に保
存する。メモリ・モジュール１８０は、ＴＶ１００の特定の条件に適した一つ以
上の物理メモリ・ユニットを含むことができる。メモリ・コントローラ１８５は
ＯＳＤコントローラ１７０とインタフェースして、ＯＳＤコントローラ１７０に
よるメモリ・モジュール１８０でのデータの保存や取り込みを可能にする。メモ
リ・コントローラ１８５の実施形態は、メモリ・モジュール１８０に使用する特
定の技術の選択によって変化し、メモリ・ストレージ・ユニットの一部とするこ
とができる。メモリ・コントローラ１８５の実施形態の機能は、関連出願４にお
いて、その一部が説明されている。

【００３４】 ＯＳＤコントローラ１８０は、ネットワーク・アプリケーション・データを、
メモリ・モジュール１８０での保存や取り込みに適した状態に変換する。保存ス
キームには、ネットワーク・アプリケーション・データを表示するエリアを表す
ための決まりを含めることができる。実施形態の一つにおいて、ＯＳＤコントロ
ーラ１８０は、以下で詳しく説明する図３Ａ及び３Ｂに関して示すように、ＲＧ
Ｂフォーマットにコード化した「ビット・マップ」としてメモリ・モジュール１
８０に保存する。

【００３５】 ＯＳＤコントローラ１７０は、他の表示実体も保存するように構成できる。こ
うした表示実体は、テレビジョン・システム１００の機能を追加し、使用を用意
にすることができる。しかし、こうした他の表示実体については、本発明の理解
には関係しないため、ここでは説明しない。本発明を説明する目的から、ＯＳＤ
コントローラ１７０はメモリ・モジュール１８０のネットワーク・アプリケーシ
ョン・データのみを保存すると仮定する。メモリ・モジュールに保存することが
可能な他の表示実体に関する詳細と、その使用方法については、関連出願１が参
照となる。

【００３６】 さらに、ＯＳＤコントローラ１８０は、非インタレース・フォーマットのネッ
トワーク・アプリケーション・データ画像のピクセル要素をメモリ・コントロー
ラ１８５から入力するが、インタレース・フォーマットの画像に対応するピクセ
ル要素を供給する。この変換は、テレビ信号表示とネットワーク・アプリケーシ
ョン・データ表示との間のオーバーレイ処理を簡略化する。加えて、ＯＳＤコン
トローラ１８０は、ピクセル・データ要素をフィルタして、ネットワーク・アプ
リケーション・データ画像を平滑化する。平滑化した（急激な切り替えのない）
画像を表すピクセル・データ要素は、インタレース・フォーマットで供給される
。実施形態において、こうしたフィルタ及びインタレースを実行する方法につい
ては、以下で詳しく説明する。

【００３７】 デジタル・アナログ・コンバータ（ＤＡＣ）１７５は、平滑化した画像を表す
ピクセル・データ要素をＯＳＤコントローラ１７０から入力し、このピクセル・
データ要素からアナログ・ディスプレイ信号をライン１７４で生成する。ライン
１４１がネットワーク・アプリケーション・データの表示を示すとき、通常、各
ピクセル・データ要素はディスプレイ画面１５０のポイントの色を表す。

【００３８】 同期抽出器１２０及びカラー・デコーダ１３０は、ケーブル・サービス・プロ
バイダ、テレビ（リレー）局、デジタル・ビデオ・ディスク・プレーヤなどのソ
ースから、テレビ信号を入力する。このテレビ信号は、例えばＮＴＳＣ合成ビデ
オ・フォーマットなど、既知のフォーマットで入力するのが普通である。しかし
、テレビ信号は他の任意の信号にすることが可能で、これにはインタレース・デ
ィスプレイ信号や対応する同期信号が含まれる。デコーダ１３０は、テレビ信号
にコード化されたインタレース・ディスプレイ信号を抽出し、このディスプレイ
信号をディスプレイ信号ライン１３４で回線多重化装置１４０に供給する。

【００３９】 同期抽出器１２０は、テレビ信号に既知の形で存在する同期信号を抽出（発信
）する。この同期信号はマイクロ・コントローラ１９０及びＯＳＤコントローラ
１７０に供給され、ネットワーク・アプリケーション・データ・フローとテレビ
信号の入力を一致させる。実施形態の一つ（関連出願２において説明）において
、ＯＳＤコントローラ１７０を駆動するクロック信号は、同期信号にジェンロッ
クされている。

【００４０】 回線多重化装置１４０は、インタレース・テレビ信号及びアナログ・ディスプ
レイ信号を、それぞれライン１３４及び１７４で入力として入力し、選択ライン
１４１の制御によって、２種類の入力の一つをディスプレイ・パネル・インタフ
ェース１４５へ選択的に転送する。実施形態の一つにおいて、選択ラインはＯＳ
Ｄコントローラ１７０が制御する。ライン１３４及び１７４で入力する２種類の
信号はディスプレイ画面の同じポイントに対応しているため、この選択はポイン
トごとに実行される。この選択によってオーバレイが発生する。したがって、テ
レビ信号表示及びネットワーク・アプリケーション・データ表示は、統合された
表示がディスプレイ画面１５０に供給される前にオーバレイされる。この説明か
ら、回線多重化装置１４０がＯＳＤコントローラ１７０と共に選択回路を形成し
、テレビ１００で表示される表示実体をオーバレイすることは明白である。実施
形態の一つにおいて、選択ライン１４１はＯＳＤコントローラ１７０が制御し、
回線多重化装置のそれぞれの入力はディスプレイ画面１５０の単一のピクセルに
対応している。

【００４１】 回線多重化装置１４０は選択ライン１４１と共に、テレビ信号及びライン１４
で入力したピクセル・データの間で選択動作をする。ここではＲＧＢデータを参
照して、テレビ信号及びネットワーク・アプリケーション・データの処理を説明
しているが、本発明の範囲と趣旨から外れることなく、他のデータ・フォーマッ
トを使用して、本発明を実施することも可能であると理解できる。

【００４２】 上の説明において、回線多重化装置１４０及びＤＡＣ１４５は選択回路として
動作している。この選択回路は、回線多重化装置１４０への入力がアナログ信号
の形であるという意味において、アナログ領域で動作している。しかし、本発明
の範囲と趣旨から外れることなく、デジタル領域で選択を実行することも可能で
あると理解できる。こうしたデジタル動作については、関連出願１の中で説明し
ている。

【００４３】 ディスプレイ・インタフェース１４５は、回線多重化装置１４０からディスプ
レイ信号を入力し、ディスプレイ画面１５０での表示に必要な任意の信号インタ
フェースに供給する。ディスプレイ画面１５０が、ＣＲＴ画面として実施されて
いる場合、ディスプレイ・インタフェース１４５は、通常ＣＲＴ回路に伴う走査
回路を制御する電気信号を発信する。ディスプレイ・インタフェース１４５の構
成と実施形態は、ディスプレイ画面１５０に選択した特定の技術に応じて変化す
る。ディスプレイ・インタフェース１４５の実施形態は、この分野の技術を有す
る者にとって明白である。本発明は、デジタル・テレビジョン・システム（ＨＤ
ＴＶなど）、フラット・パネルＴＶ、DMD（デジタル・ミラー・ディスプレイ） に基づくプロジェクションＴＶなどの技術を用いて実施できると考えられる。

【００４４】 マイクロ・コントローラ１９０は、これらの同期信号をライン１２９で入力し
、同期信号に基づいて、残りのコンポーネントの構成を行う。例えば、マイクロ
・コントローラ１９０は、入力したネットワーク・アプリケーション・データに
対応するビット・マップの作成を実行させる。加えて、マイクロ・コントローラ
１９０は、ライン１３４で入力したピクセル・データ要素（テレビ信号のもの）
及びライン１７８で入力したピクセル・データ要素（メモリ・モジュール１８０
に保存される表示実体のオーバレイ済み画像）を、確実にディスプレイ画面１５
０上の同じポイント／ピクセルに対応させる。

【００４５】 周辺機器インタフェース１６０は一つ以上の周辺機器のインタフェースを含む
ことができる。実施形態の一つにおいては、押しボタンや赤外線リモートのイン
タフェースが提供される。押しボタンは従来型のテレビに見られるもので、通常
はテレビのオン／オフや、音量調整などの機能に使用される。赤外線リモート・
インタフェースは、リモート・コントロール装置と共に動作し、テレビの調整（
選局、音質調整、リモート操作など）やネットワーク・アプリケーションの起動
など、いくつかの機能に使用できる。ＡＳＣＩＩデータの入力を容易にするキー
ボードなどの装置も、赤外線インタフェースを使用してインタフェースできる。
こうしたインタフェースの実施形態については、関連する技術を有する者にとっ
て明白である。

【００４６】 つまり、実施形態の一つにおいて、本発明のＯＳＤコントローラ１７０は、メ
モリ・モジュール１８０から非インタレース・フォーマットのネットワーク・ア
プリケーション・データを入力し、入力したデータをフィルタして、このアプリ
ケーション・データが表す画像を平滑化し、平滑化した画像を表すデータをイン
タレース・フォーマットで供給する。このデータはアナログ・ディスプレイ信号
に変換される。回線多重化装置１４０は、ネットワーク・アプリケーション・デ
ータのアナログ・ディスプレイ信号又はテレビ・ディスプレイ信号のいずれかを
、ディスプレイ画面のポイントごとに選択する。選択された信号は対応するポイ
ントで表示される。

【００４７】

【実施形態の例におけるメモリ・モジュールでの保存】

実施形態の例において、ネットワーク・アプリケーション・データは、ディス
プレイ画面１５０で求められる表示にしたがって、メモリ・モジュール１８０で
保存される。通常、ディスプレイ画面１５０上でネットワーク・アプリケーショ
ン・データを表示する部分とテレビ信号を表示する部分は、ユーザが指定する。
マイクロ・コントローラ１９０は、ユーザの指定に対応して、メモリ・モジュー
ルでネットワーク・アプリケーション・データを保存する命令を出す。データは
、この命令にしたがって、メモリ・モジュールで保管される。ＯＳＤコントロー
ラ１７０は、このデータを入力し、ユーザが指定したエリアで表示を行うように
構成されている。図３Ａは、図３Ｂに示す希望する表示に対応して保存されるデ
ータ・フォーマットを表している。このデータ・フォーマットを使用するＯＳＤ
コントローラ１７０の構造及び動作については、図４を参照してして説明する。

【００４８】 図３Ｂにおいて、ネットワーク・アプリケーション・データ表示３６０は、デ
ィスプレイ画面１５０の一部に表示されている。ユーザが指定すれば、ネットワ
ーク・アプリケーション・データ表示３６０はディスプレイ画面１５０の表面全
体を占めることもできる。ネットワーク・アプリケーション・データ表示３６０
がディスプレイ画面１５０の表面全体を占めていない場合、テレビ信号表示３５
０がネットワーク・アプリケーション・データ表示３６０の外側のエリアを占め
ることになる。図３Ｂに示す表示は例にすぎない。テレビ信号表示及びネットワ
ーク・データ・アプリケーションは、例えばユーザの指定に応じて、さまざまな
形で組み合わせることが可能である。いくつかの可能な表示の組み合わせ方につ
いては、関連出願１の中でさらに詳しく説明している。

【００４９】 図３Ｂは、ポイントＡ、Ｂ、Ｃ、Ｄを含んでおり、これらは図３Ａとの組み合
わせにおいて、メモリ・モジュール１８０内でネットワーク・アプリケーション
・データを表す決まりの一つを表している。保存されたデータは、どのネットワ
ーク・アプリケーション・データ表示をテレビ信号表示と組み合わせるかを定義
する。図３Ａにおいて、メモリ・モジュール１８０はビット・マップを保存して
おり、それぞれのビット位置はディスプレイ画面１５０のポイントに対応してい
る。ビット・マップは表面として保存することができ、各ビットは座標位置を有
する。テレビ信号の各フレームも表面として見ることができ、表面の相対的に同
等の位置に関して同じ座標位置を有する。したがって、ディスプレイ画面１５０
の左上の角にはＸＹ座標（０、０）が表示されている。

【００５０】 ディスプレイ・メモリに保存される各ビット／ポイント／ピクセルは、一般に
、ディスプレイ信号が発生することを表す値を有することができる。実施形態の
一つにおいて、ディスプレイの各ポイントはペレット化された１ピクセル当たり
８ビットのフォーマットで表されている。つまり、この８ビットは後で色にマッ
プされる（図１のＯＳＤコントローラ１７０で行うのが望ましい）。

【００５１】 同じく図３Ａ及び３Ｂにおいて、メモリ１８０に保存されるポイント値Ａ、Ｂ
、Ｃ、Ｄは、図３ＢのポイントＡ、Ｂ、Ｃ、Ｄに対応している。メモリ１８０に
保存されるそれぞれの値（ピクセル・データ要素）は、対応するポイントが表示
される際の色を表す値に設定されている。しかし、対応するポイントでテレビ信
号が表示される場合、この値は透過色と呼ばれる特別な値に設定される。したが
って、図３ＢのポイントＣ及びＤ（テレビ信号が表示される）に対応する値は、
透過色に設定される。これらの値は、ユーザがネットワーク・アプリケーション
・データの表示を希望するエリアにしたがって設定することができる。

【００５２】 ＯＳＤコントローラ１７０の実施形態が上記の決まりを使用してネットワーク
・アプリケーション・データ表示とテレビ信号表示とを組み合わせる方法につい
ては、以下の説明と関連出願１で詳しく述べている。本発明の実施形態において
、ＯＳＤコントローラ１７０がフィルタ済みインタレース表示を生成する方法に
ついては、以下で説明する。

【００５３】

【ＯＳＤコントローラの実施形態の例】

図４は、ＯＳＤコントローラ１７０の実施形態の例を表すブロック図であり、
これを構成するのは、メモリ・インタフェース４１０、透過レジスタ４６０、ネ
ットワーク・アプリケーション・データ・パス４５０、ブランク信号発生器４７
０、フリッカ・フィルタ４８０、インタレーサ４９０、タイミング発生器４９９
である。メモリ・モジュール１８０に他の表示実体が含まれる場合は、こうした
他の表示実体を処理するコンポーネントをＯＳＤコントローラ１７０に含めるこ
とができる。こうした表示実体を処理する実施形態の例については、関連出願１
で説明している。

【００５４】 メモリ・インタフェース４１０は、メモリ・コントローラ１８５と対話処理を
行うための電気的その他のプロトコルを持ち、ピクセル・データ要素をデータ・
パス４５０に供給する構成になっている。メモリ・インタフェース４１０の出力
はネットワーク・アプリケーション・データ・パス４５０の入力と結合している
。ブランク発生器４７０及びフリッカ・フィルタ４８０は、ネットワーク・アプ
リケーション・データ・パス４５０の出力と結合している。ブランク発生器４７
０は透過色レジスタ４６０と結合している。インタレーサ４９０はフリッカ・フ
ィルタ４８０の出力と結合している。タイミング発生器４９９は、ＯＳＤコント
ローラ１７０の他のあらゆるコンポーネントと結合しているが、分かりやすくす
るために接続の一部のみを示している。

【００５５】 ＯＳＤコントローラ１７０のコンポーネントの動作は、コンポーネントが動作
するスピードを広く知ることで理解できる。大まかに言って、ネットワーク・ア
プリケーション・データ・パス４５０とフリッカ・フィルタ４８０は、高速で動
作するようにクロックし、非インタレース画像を表すあらゆるピクセル・データ
要素を生成する。インタレーサ４９０はピクセル・データ要素を高速で入力する
が、インタレース画像を表すピクセル・データ要素の小さなセットを出力として
供給する。つまり、テレビ信号の１フレームの間にすべての奇数線を表すピクセ
ル・データ要素を供給し、隣接するフレームの間にすべての偶数線を表すピクセ
ル・データ要素を供給する。そのため、ネットワーク・アプリケーション・デー
タ・パス４５０、フリッカ・フィルタ４８０、インタレーサ４９０との接続には
高速クロック信号の２ＶＣＬＫが表示されており、低速クロックの１ＶＣＬＫは
インタレーサ４９０との接続のみに表示されている。

【００５６】 次にＯＳＤコントローラ１７０の個々のコンポーネントについて、詳しく説明
する。

【００５７】 データはネットワーク・アプリケーション・データ・パス４５０が入力し、こ
れは通常、マイクロ・コントローラ１９０からメモリ・コントローラ１８５への
命令を受けて行われる。この命令には、メモリ・モジュール１８０におけるデー
タの保存や取り込みの動作が含まれる。メモリ・コントローラ１９０は、この命
令を実行した結果取り込んだデータによって定義されるプログラムを実行するこ
とができる。取り込んだ命令の一部により、データはデータ・パス４５０に転送
され、転送されたデータが個々のデータ・パス４５０に保存されるパレット・デ
ータに対応する場合もある。パレット・データは他のＲＯＭ（表示なし）に保存
することもできる。

【００５８】 保存命令によりデータはメモリ・モジュール１８０に保存される。こうしたデ
ータは通常、対応する方面を修正（定義）するために保存される。例えば、テレ
ビジョン１００が外部ソースから新たなネットワーク・データを入力した場合、
入力したデータはメモリ・モジュール１８０に保存される。これはビット・マッ
プとして保存するの望ましい。図４を参照してメモリ・インタフェース４１０の
説明を続けると、メモリ・インタフェース４１０は、ネットワーク・アプリケー
ション・データ・パス４５０から命令を入力すると、ピクセル・データ要素を取
り込む。取り込んだ各ピクセル・データ要素は、ディスプレイ画面１５０の特定
のピクセル位置に対応している。

【００５９】 ネットワーク・アプリケーション・データ・パス４５０は、メモリ・インタフ
ェース４１０からの各ワードにおいて、複数のピクセル・データ要素を入力する
。次にネットワーク・アプリケーション・データ・パス４５０はシリアライズな
どのステップを実行し、入力したワードから各ピクセル・データ要素を抽出する
。例えば、ネットワーク・アプリケーション・データが８ｂｐｐフォーマットで
コード化されており、入力した各ワードが１６ビットのピクセル・データを含ん
でいる場合、ネットワーク・アプリケーション・データ・パス４４０は１６ビッ
トを２つのピクセル・データ要素にシリアライズする。

【００６０】 ネットワーク・アプリケーション・データ・パス４４０はさらに、８ビットの
ピクセル・データを既知の方法によってビット数の多いカラー・データに変換す
るためのパレット表を含むことができる。例えば、各ピクセル・データ要素を５
：６：５又は６：６：６のＲＧＢデータにマップすることができる。また、マイ
クロ・コントローラ１９０からの命令を受けて、適切なデータによって、パレッ
ト表を（未表示の外部ＲＯＭから）ロードすることもできる。

【００６１】 ネットワーク・アプリケーション・データ・パス４４０は、２ＶＣＬＫ及びＮ
ＩＣＤＥ（非インタレース合成表示可動）の２種類のクロック信号を使って動作
することが表示されている。２ＶＣＬＫ信号は、インタレーサ４９０の接続に表
示されている１ＶＣＬＫの２倍の周波数で動作することを示している。２ＶＣＬ
Ｋは、速いスピード（周波数）で、ネットワーク・アプリケーション・データ・
パス４４０に非インタレース・フォーマットの画像を表すピクセル・データ要素
での動作を実行させる。ＮＩＣＤＥ信号は、ネットワーク・アプリケーション・
データ・パス４４０がパイプラインを開始し、ピクセル・データ要素の処理を継
続する正確な時間を示す。ピクセル・データ要素は、こうした処理の結果、イン
タレーサ４９０に供給される。ネットワーク・アプリケーション・データ・パス
４４０のこうした動作により、インタレーサ４９０への十分なデータ・フローが
生じる。

【００６２】 ブランク信号発生器４７０はブランク信号を発信する。実施形態の一つにおい
て、ブランク信号発生器４７０はコンパレータを含んでおり、これはネットワー
ク・アプリケーション・データ・パス４５０の出力をプログラム可能レジスタ４
６０に保存される透過色と比較する。コンパレータの出力は、ライン１４１で回
線多重化装置１４０に供給される。したがって、コンパレータへの２つの入力値
が等しいことが検知された場合、ブランク信号が表出し、その結果、回線多重化
装置１４０はＯＳＤコントローラがライン１７４で供給するデータを選択する。
これ以外の場合には、回線多重化装置１４０はエンコーダ１３０から入力したテ
レビ信号データを選択する。

【００６３】 実施形態の一つにおいて、ブランク信号発生器４７０はブランク信号をバス４
７８でフリッカ・フィルタ４８０に供給する。続いて、フリッカ・フィルタ４８
０は、データ・パス４５０から入力したピクセル・データと相関する信号を表す
データ・ビットの保存や転送を行う。こうした相関関係により、ＯＳＤコントロ
ーラ１７０は、別のパスで入力したテレビ信号の対応部分（ポイント）を適切に
処理することが可能になる。別の実施形態においては、ブランク信号を選択回路
に直接供給することができる。

【００６４】 フリッカ・フィルタ４８０は、いくつかの方法の一つによって、入力したピク
セル・データ要素をフィルタできる。入力したピクセル・データ要素を「オリジ
ナル・ピクセル・データ要素」と呼び、フィルタ動作によって生じたピクセル・
データ要素を「フィルタ済みピクセル・データ要素」と呼ぶものとする。フィル
タリングには一般に、後に表示される画像を平滑化する効果がある。画像の平滑
化の結果、ディスプレイ画面１５０上のネットワーク・アプリケーション・デー
タにおいて、フリッカを減らすことができる。以下で詳しく説明する実施形態の
一つにおいて、フリッカ・フィルタ４８０にはデータの２つ以上の線を保存する
バッファが含まれる。しかし、関連する分野の技術を有する者がこの説明を読む
ことで明らかになるように、さまざまな数のラインを保存し、フィルタ時に使用
することが可能である。

【００６５】 フィルタリングは先行する線や後続の線と比較して実行される。一般に、バッ
ファに保存される（近隣の線に対応する）データには、急激な切り替えを取り除
く（減らす）処理が施される。例えば、ピクセル・データ要素は近隣のピクセル
・データ要素に補間され、ピクセル・データ要素（フィルタ済みピクセル・デー
タ要素）が生じる。このフィルタ済みピクセル・データ要素は、以下に説明する
ように、ディスプレイ信号の生成に利用される。さらに、フリッカ・フィルタ４
８０も、２ＶＣＬＫ信号を使用して動作し、非インタレース画像に存在する多数
のピクセル・データ要素を処理できる。ここで、新たなピクセル・データ値はフ
リッカ・フィルタ４８０の動作によって発生するのが普通である。したがって、
ブランク信号は、フリッカ・フィルタ４８０がピクセル・データ要素を処理する
前に発生する。

【００６６】 インタレーサ４９０は非インタレース画像を表すピクセル・データ要素をフリ
ッカ・フィルタ４８０から入力し、出力としてインタレース画像を表す交互の線
を供給する。一般に、奇数線と偶数線を交互に供給することができる。こうした
線の各セットはインタレース・フレームと呼ばれる。ディスプレイ画面１５０は
インタレース画像を表示する構成になっているため、こうした変換が実行される
。フリッカ・フィルタ４８０のアーキテクチャに統合されたインタレーサ４９０
の実施形態については、以下で説明する。

【００６７】 インタレーサ４９０の動作はタイミング信号発生器４９９で制御できる。具体
的には、図４において、タイミング信号発生器４９９からインタレーサ４９０の
間に、ＩＣＤＥ（インタレース合成表示可動）、２ＶＣＬＫ、１ＶＣＬＫ信号が
表示されている。２ＶＣＬＫ信号は、１ＶＣＬＫ信号の２倍の周波数で発信され
る。２ＶＣＬＫ信号によって、インタレーサ４９０は非インタレース・フォーマ
ットの画像を表すピクセル・データ要素を入力することができる。１ＶＣＬＫ信
号によって、インタレーサ４９０はインタレース・フォーマットの同じ画像を表
すピクセル・データ要素を生成することができる。ＩＣＤＥは、回線多重化装置
１４０で入力したテレビ信号部分が表すポイントに対応する各ピクセル・データ
要素をインタレーサ４９０が生成するように、タイミングを調整されている。前
述のように、回線多重化装置１４０は２種類の信号のいずれかを選択でき、これ
によってテレビ信号画像とネットワーク・アプリケーション・データ画像との組
み合わせが生じる。インタレーサ４９０のいくつかの実施形態は、この分野の技
術を有する者が、この説明を読むことで明白になる。

【００６８】 インタレーサ４９０の出力は、ライン１７４で回線多重化装置１４０の入力と
して供給される。上記の説明から明らかなように、インタレーサ４９０の出力は
インタレース・フォーマットのネットワーク・アプリケーション・データ画像を
表す。加えて、データ・パス回線多重化装置４６０が発信したブランク信号も、
信号ライン１４１で供給される。ブランク信号の値の一つにより、回線多重化装
置１４０はエンコーダ１３０から入力したテレビ信号ピクセル・データ要素を選
択し、ブランク信号の別の値により、回線多重化装置１４０はインタレーサ４９
０から入力したピクセル・データ要素を選択する。したがって、ブランク信号は
、テレビ信号画像及びネットワーク・アプリケーション・データ画像のどちらを
表示するかをピクセルごとに決定する。

【００６９】 タイミング信号発生器４９９は、クロック信号及び制御信号をＯＳＤコントロ
ーラ１７０のさまざまなコンポーネントへ発信する。タイミング信号発生器４９
９は、テレビ信号からＨＳＹＮＣ及びＶＳＹＮＣ信号を入力として入力し、ここ
で説明する１ＶＣＬＫ信号及び表示可動信号を発信する。１ＶＣＬＫ信号及び表
示可動信号は、テレビ信号の同期信号と「ジェンロック」している。ジェンロッ
クとは、ある信号と別の信号が同期していることを意味する。一般に、１ＶＣＬ
Ｋ及び表示可動信号が、正確にＨＳＹＮＣ及びＶＳＹＮＣ信号にロックされてい
ることが重要である。正確にロックされていなければ、ネットワーク・データ表
示が、テレビ信号表示に対して、動いているように見える可能性がある。こうし
た動き（ジッタと呼ばれる）は人間の眼にとってストレスであり、望ましくない
。信号がジェンロックされていれば、ジッタを最小限に抑える（又は排除する）
ことが可能である。こうしたジェンロックを達成するための実施形態については
、関連出願２の中で説明している。

【００７０】 つまり、タイミング信号発生器４９９は、入力したテレビ信号に存在する同期
信号とジェンロックするタイミング信号を発信する。この信号は、ネットワーク
・アプリケーション・データを非インタレース・モードで生成するのに使用され
る。このデータは入力された後、フィルタされ、ネットワーク・アプリケーショ
ン・データ画像の平滑化（急激な切り替えの排除）が行われる。その後、平滑化
された画像に対応するデータは、インタレース・テレビ信号を表示するディスプ
レイに適したインタレース・フォーマットで供給される。

【００７１】 したがって、ＯＳＤコントローラ１７０は、ネットワーク・アプリケーション
・データのフィルタ済みインタレース画像を表す信号を生成する。主に、フリッ
カ・フィルタ４８０及びインタレーサ４９０の動作により、こうした信号が生成
される。フリッカ・フィルタ４８０及びインタレーサ４９０は、異なる回路とし
て実施できる。別の方法としては、以下に説明するように、本発明にしたがって
、これらを一つの回路として統合することができる。

【００７２】

【インタレーサの実施形態の例】

図５は、本発明の実施形態の例におけるインタレーサ４９０のブロック図であ
る。インタレーサ４９０を構成するのは、多重分離装置５１０、アービタ５２０
、書き込みバッファ５３０、書き込みバッファ制御５４０、線バッファ５５０，
読み出しバッファ５６０、読み出しバッファ制御５７０、多重分離装置５８０、
トライステート・バッファ５９０である。以下で説明するように、インタレーサ
４９０は、非インタレース画像を表すフィルタ済みピクセル・データ要素を（フ
リッカ・フィルタ４８０から）入力し、非インタレース画像を表すピクセル・デ
ータ要素を生成する。

【００７３】 実施形態の一つにおいて、線バッファ５５０は、ピクセル・データ要素の水平
線２本を保存するのに十分な容量を有するランダム・アクセス・メモリとして実
施する。線バッファ５５０のワード幅（各ワードのビット数）は、２つのピクセ
ル・データ要素のデータを保存するよう選択できる。以下の説明から明らかにな
るように、こうしたメモリ・サイズとワード幅により、データをインタレーサ４
９０から望ましい速度で送ると同時に、線バッファ５５０における読み出しと書
き込みの競合を効果的に解消できる。インタレーサ４０９の残りのロジックは、
線バッファ５５０との動作のために実施する。

【００７４】 インタレーサ４９０の出力速度は、インタレース出力を供給しているとき、入
力速度の半分しかないため、読み出し動作の発生頻度は書き込み動作の半分であ
る。したがって、書き込みバッファ制御５４０及び読み出しバッファ制御５７０
は、それぞれ２ＶＣＬＫ信号及び１ＶＣＬＫ信号と結合している。実施形態の一
つにおいて、２ＶＣＬＫ及び１ＶＣＬＫは、それぞれ２５ＭＨＺ及び１２．５Ｍ
ＨＺの周波数で動作する。

【００７５】 加えて、ＮＩＣＤＥ（非インタレース合成表示可動）は、非インタレース画像
を表す有効なピクセル・データ要素を入力する際のクロック周期に関する表示を
供給する。したがって、以下でさらに詳しく説明するように、書き込みバッファ
制御５４０は、書き込みバッファ５３０が多重分離装置５１０からデータを入力
するのを可能にする信号をライン５４３で発信する。書き込みバッファ制御５４
０は、ライン５２４で書き込み要求をアービタ５２０へ送り、これが線バッファ
５５０に対して、読み出し動作との競合がないことを確認する。

【００７６】 線バッファ５５０への書き込み動作に関して、書き込みバッファ５３０は２つ
の部分５３１及び５３２を含んでいる。保存された後、２つのピクセル・データ
要素は線バッファ５５０に転送される。別の実施形態においては、データは５つ
のピクセル・データ要素を単位として、線バッファ５５０で保存及び取り込みが
行われる。したがって、書き込みバッファ５３０（及び読み出しバッファ５６０
）は５つの部分を含むことができる。多重分離装置５１０は、書き込みバッファ
制御５４０によって表出する回線多重装置選択ライン５４１の制御の下、フリッ
カ・フィルタ４８０から入力したピクセル・データ要素を２つの部分５３１及び
５３２に多重化する動作を行う。書き込みバッファ制御５４０は、制御信号を書
き込みバッファ５３０及び多重分離装置５１０に発信し、個々の動作の調整及び
制御を行う。さらに書き込みバッファ制御５４０は、データを線バッファ５５０
から読み出すときに、トライステート・バッファ５９０を高インピーダンス状態
にする。

【００７７】 読み出し動作に関して、読み出しバッファ５６０は２つの部分５６１及び５６
２を含むことができ、それぞれがピクセル・データ要素を保存する。書き込みバ
ッファ５３０において、線のピクセル・データ要素が最初に２つ利用できるよう
になると、この２つのピクセル・データ要素は読み出しバッファ５６０に直接転
送される。これは、読み出しバッファ５６０を前もって充填し、最初の２つのデ
ータ・ピクセルを表示するのに備えるために行われる。その後のピクセルについ
ては、線バッファ５５０から読み出しバッファに転送される。読み出しバッファ
制御５７０は、制御信号を発信し、読み出し動作の調整及び制御を行う。

【００７８】 読み出しバッファ制御５７０が発信した信号は、部分５６１及び５６２に保存
されるピクセル・データ要素をシリアライズするための動作も行う。つまり、読
み出しバッファ制御５７０は、適切な値を信号ラインで発信し、読み出しバッフ
ァ５６０に保存される２つのピクセル・データ要素の一つを出力としてライン１
７４で供給する。信号ライン５７８は、走査順序が早いピクセル・データ要素が
先に選択されるように表出する。

【００７９】 アービタ５２０は、読み出し要求と書き込み要求の調停を行う。こうした調停
は競合状態を避けるために必要となる可能性があり、線バッファ５５０を単一ポ
ートＲＡＭとして実施する場合にも必要となる可能性がある。一般に、競合があ
る場合、インタレース・モードでのデータ供給の際に読み出し処理は低周波数と
なるため、アービタ５２０は書き込み要求に高い優先度を与えることができる。
したがって、競合状態において、読み出し動作は直後のクロック周期中に行うこ
とができる。読み出しバッファ５７０に２つの部分を有することで、飢餓状態が
回避できる。つまり、表示を生成するのに望ましい速度で継続的にデータが供給
される。

【００８０】 個々のコンポーネントの動作は、タイミング信号発生器４９９からの信号によ
って、制御、調整（同期）される。実施形態の例におけるタイミング信号の関係
は、以下のタイミング図を参照してして説明する。

【００８１】

【タイミング図】

図６Ａ及び６Ｂは、本発明の実施形態における動作フローを制御する様々な信
号のタイミングの関係を表している。具体的には、図６Ａ及び６Ｂは、それぞれ
水平タイミング及び垂直タイミングの関係を表している。それぞれの図の信号に
ついて、以下で説明する。

【００８２】 図６Ａにおいて、ＨＳＹＮＣ信号は、受信した合成テレビ信号から抽出した水
平同期信号を指す。ＳＹＮＣ−ＰＵＬＳＥは既知の方法で発信し、１ＶＣＬＫ及
び２ＶＣＬＫを含む信号をＨＳＹＮＣのトレーリング・エッジにジェンロックす
るのに使用する。ＩＨＤＥ（インタレース水平表示可動）信号は、テレビ・ディ
スプレイ画面１５０の各水平線を表示するタイミングを制御する。ＮＩＨＤＥ（
非インタレース水平表示可動）信号は、水平線における各ピクセル・データ要素
のフローのタイミングを制御する。水平表示可動信号は、通常、有効なデータが
後の処理のために存在する時間を示す。ＩＨＤＥがスタートするとき、すでにイ
ンタレース・バッファに十分なデータが存在するように、ＮＩＨＤＥ信号は十分
なＶＣＬＫクロック周期分、ＩＨＤＥに先行する必要がある。ＨＳＹＮＣにジェ
ンロックされたＶＣＬＫは、両方の波形をジェンロックするのに使用される。

【００８３】 図６Ｂにおいて、ＮＩＣＤＥ信号は、ネットワーク・アプリケーション・デー
タ・パス３４０、フリッカ・フィルタ４８０、インタレーサ４９０のデータ・フ
ローを前述のように制御する。各フレームの水平な線（１〜６）は、信号が論理
的に高位にある各時期に処理される。この水平な線には図では番号１〜６が付い
ている。ＩＣＤＥ信号は、奇数フレーム及び偶数フレームが処理されるとき、そ
れぞれ奇数ＩＣＤＥ及び偶数ＩＣＤＥで表される。理解できる通り、インタレー
サ４０９で発生するピクセル・データ要素は、フィルタ動作のため、フリッカ・
フィルタ４８０へ入力として供給されるピクセル・データ要素とは異なる値を持
っている。したがって、ＮＩＣＤＥに対応する線にはプライム・シンボル（’）
が付いておらず、対応するフィルタ済みデータにはプライム・シンボルが付いて
いる。さらにＣＤＥ信号は、ピクセル・データ要素から生成されたディスプレイ
信号が、回線多重化装置１４０において、テレビジョン・ディスプレイ信号部分
の対応部分に対応する時間に確実に入力されるように発信される。

【００８４】 したがって、インタレーサ４９０は、バッファ５５０を使用して、インタレー
スされたものを表すピクセル・データ要素を供給するように構成することができ
る。さらに、フリッカ・フィルタ４８０は入力ピクセル・データ要素を供給する
。フリッカ・フィルタ４８０にはフィルタ動作のための内部メモリを含めること
ができる。フリッカ・フィルタ４８０及びインタレーサ４９０に異なるメモリ・
ユニットを使用すると費用が大きくなる可能性がある。したがって、本発明では
、フリッカ・フィルタ４９０をインタレーサ４９０に統合することができる。

【００８５】

【本願の発明】

図２は、本発明にしたがって実行するステップを表すフローチャートである。
ステップ２１０において、ネットワーク・アプリケーション・データを入力する
。実施形態の一つにおいて、ネットワーク・アプリケーション・データを表すピ
クセル・データ要素はメモリに保存され、保存されたピクセル・データ要素はス
テップ２１０の際に取り込まれる。取り込んだピクセル・データ要素は非インタ
レース・モード（プログレッシブ・スキャン・モード）のネットワーク・アプリ
ケーション・データ画像を表す。ステップ２２０において、オリジナルのピクセ
ル・データ要素を使用してフィルタ動作を実行し、フィルタ済みピクセル・デー
タ要素を生成する。フィルタ済みピクセル・データ要素は非インタレース画像を
表すが、急激な切り替えを持たない。

【００８６】 ステップ２３０において、フィルタ済みピクセル・データ要素をメモリに保存
する。ステップ２４０において、非インタレース画像の交互の線をメモリから取
り込む。交互の線はインタレース画像を表す。ステップ２１０、２２０、２３０
、２４０は、いくつかの方法の一つで実行でき、これは関連する技術を有する者
が本願の説明を読むことで明白になる。実施例環境においてステップ２１０、２
２０、２３０、２４０を実行可能な方法については、以下で詳しく説明する。

【００８７】 ステップ２５０において、インタレース画像を表すフィルタ済みピクセル・デ
ータ要素をアナログ信号に変換する。ステップ２６０において、テレビ信号又は
ステップ２５０で生成したアナログ信号のいずれかを表示のために選択する。ス
テップ２５０、２６０を実行する方法は、関連する技術を有する者が本願の説明
に基づいて明確に理解できる。

【００８８】 したがって、フィルタ動作及びインタレース動作の両方に単一のメモリを使用
することができる。いくつかの実施形態は、関連する技術を有する者が本願の説
明を読むことで明白になる。アーキテクチャの例と、このアーキテクチャに基づ
く実施形態について以下で説明する。分かりやすくするため、フリッカ・フィル
タ４８０のアーキテクチャについて先に説明する。単一のメモリを使用するため
に、フリッカ・フィルタ４８０をインタレーサに統合する方法は、タイミング図
を参照して説明する。

【００８９】

【フリッカ・フィルタ４８０】 図７は、本発明の実施形態の一つにおけるフリッカ・フィルタ４８０のアーキ
テクチャを表すブロック図である。以下の説明で明らかになるように、インタレ
ーサ４９０を同じ回路に統合するために、同じアーキテクチャ及び動作を拡張で
きる。大まかに言って、実施形態の一つにおいて、フリッカ・フィルタ４８０は
、無限インパルス応答（ＩＩＲ）フィルタを使用して実施する。実施形態では、
任意の時点において、保存する必要があるのはデータの水平線２本のみであるた
め、フリッカ・フィルタ４８０は小さなメモリを使用して実施できる。したがっ
て、バッファ７２０はネットワーク・アプリケーション・データの水平線２本を
保存するのに十分なメモリを含む。実施形態の一つにおいて、バッファ７２０は
ランダム・アクセス・メモリ（ＲＡＭ）として実施し、優れた性能を得る。

【００９０】 この説明において、表示可能なインタレース画像の現在の線は「ｎ」で示され
る。画像はインタレース・フォーマットで表示できるため、実際には交互の線の
みが表示のために供給されると理解できる。Ｌ（）はメモリ・モジュール１８０
から取り込まれている線を指し、Ｌ’（）はフィルタを使用して生成した近隣の
線（フィルタ済みの線）の加重平均を指す。フィルタ済みの線Ｌ’（）は表示の
ために送られる。表示線Ｌ’（ｎ）は先に取り込まれた線に対応するため、現在
取り込まれている線はＬ（ｎ＋１）として表す。したがって、この説明では、メ
モリ・モジュールから取り込まれた線をＬ（ｎ＋１）として表し、表示のために
供給されている線はＬ’（ｎ）として表す。さらに、Ｌ（ｎ＋１）及びＬ’（ｎ
＋１）は、次の水平期間に、それぞれＬ（ｎ）及びＬ’（ｎ）となる。

【００９１】 加えて、実施形態の一つのフィルタ７１０は、現在の表示可能な線Ｌ’（ｎ）
、現在の取り込んでいる線Ｌ（ｎ＋１）、先に取り込んだ線Ｌ（ｎ）を使用して
、次に表示可能な線を生成する。次の水平線周期（テレビ信号の次のＨＳＹＮＣ
などによって定義される）中には、この生成された線が表示可能になる。フィル
タ７１０は、現在の線１本と先行する線１本を操作するものとして説明している
が、フィルタ７１０は、近隣にある数本の線（及びＬ’線）を保存し、この一部
又は全部をフィルタリングに使用するように実施することも可能だと理解できる
。さらに、ここで説明する実施形態では垂直フィルタリングのみを含めている。

【００９２】 理解できる通り、表示のために生成される線は、Ｌ’線の再帰的定義のため、
いくつかの先行する線をもとに生成される。つまり、Ｌ’線が次のＬ’線の生成
に使用されるため、先行するすべての線が表示線に寄与できる。フレームの先行
するすべての線が、現在表示されている線に寄与できるため、ＩＩＲフィルタを
使用すると言える。

【００９３】 実施形態の一つにおいて、線Ｌ’（ｎ）は、以下の方程式を使用して生成する
。 Ｌ’（ｎ）＝ｋ１×Ｌ’（ｎ−１）＋ｋ２×Ｌ（ｎ）＋ｋ３×Ｌ（ｎ＋１）．
．．式１ この式においてｋ１＋ｋ２＋ｋ３＝１．．．式２ 一般に、ｋ１、ｋ２、ｋ３の値は以下のように選択する。 ｋ３＞ｋ２＞ｋ１．．．式３

【００９４】 式３には、表示のために供給される生成された線に対してＬ（ｎ＋１）に最も
大きな影響を持たせ（又は最も大きく寄与させ）、Ｌ’に最も小さな影響を持た
せる効果がある。ｋ３＝１のとき、フィルタ動作は行われず、取り込んだ線が表
示のために供給される。ｋ１及びｋ２の値がｋ３に近づくと、フィルタリングの
効果が強くなり、表示画像のシャープネスが弱まる（不鮮明になる）。ｋ１、ｋ
２、ｋ３の値は、シャープネスとフリッカ除去条件とのバランスを取って選択す
る必要がある。

【００９５】 ｋ１、ｋ２、ｋ３の値は、それぞれの色で変えることができる。最終的な画像
が赤、緑、青の要素で生成されると仮定した場合、フリッカ効果は（人間の目で
は）緑色で強くなり、青色で最も弱くなる。したがって、緑色のフィルタを最高
にし（ｋ３の値を大きくする）、青色のフィルタを最低にすることができる。フ
ィルタリングのレベルの変更は、さらにシャープネスとフリッカ除去条件とのバ
ランスを取るのに使用することができる。

【００９６】 生成後、線Ｌ’のフィルタ済みピクセル・データ要素はバッファ７２０に保存
される。加えて、バッファ７２０はフィルタリングに使用する近隣にある任意の
線を保存することもできる。図７の実施形態において、バッファ７２０は、現在
入力しているオリジナル線及び現在生成しているフィルタ済み線に加えて、先行
する線１本と先行するフィルタ済み線１本を保存する。このピクセル・データ要
素をフィルタ７１０に供給し、表示に使用することが可能なフィルタ済みピクセ
ル・データ要素を生成する。動作の詳細は以下の説明によってさらに明らかにな
る。

【００９７】

【フリッカ・フィルタの実施形態の例】

図８は、フリッカ・フィルタ４８０の実施形態の例を表すブロック図である。
フリッカ・フィルタ４８０には、回線多重化装置（ＭＵＸ）８１０、バッファ８
２０、一時記憶域８３０、重み加算器８４０、８５０、一時記憶域８３０、８３
１、８５１、８６０、入力バッファ８７０を含めることができる。バッファ８２
０は図７のバッファ７２０に対応できる。実施形態の一つにおいて、バッファ８
２０は単一ポート・メモリとして実施する。バッファ８２０がボトルネックとな
るため、データは５つのピクセル・データ要素を単位としてバッファ８２０から
読み出す（又は書き込む）。

【００９８】 入力バッファ８７０は、メモリ１８０からピクセル・データ要素を入力し、バ
ッファして、このデータ要素を１度に５つのピクセル・データ要素を単位として
供給する。一時記憶域８３０、８３１、８５１、８６０により、バッファ８２０
は５つのピクセル・データ要素を単位として動作することができる。ＭＵＸ８１
０は、バッファ８２０への書き込みを加算器８５０又は入力バッファ８７０のど
ちらから行うかを制御する。ライン８１１の値の一つによって、入力バッファ８
７０からのデータがバッファ８２０に書き込まれ、別の値によって、一時記憶域
８５１からのデータが書き込まれる。

【００９９】 バッファ８２０には２つの部分８２０及び８２１があり、それぞれの部分がピ
クセル・データ要素の水平線１本を保存するのに十分なメモリを持っている。以
下の説明の通り、本発明にしたがってデータの保存及び取り込みが行われ、バッ
ファ８２０ではメモリ・ストレージの追加を必要としない。バッファ８２０は、
入力バッファからのピクセル・データ要素及び加算器８５０からのフィルタ済み
ピクセル・データ要素を保存する。これらはどちらも回線多重化装置８１０を経
由する。

【０１００】 バッファ８２０が供給するのは、インタレース・モードで表示するためのＬ’
（ｎ）、次に表示する線の計算に使うＬ’（ｎ−１）、先行するＨＳＹＮＣ期間
に保存したＬ（ｎ）である。こうした複数の読み出しアクセスの結果、何らかの
ボトルネックが発生する可能性を避けるために、一時記憶域８３０及び一時記憶
域８６０を準備し、５つのピクセル・データ要素を保存する。Ｌ’（ｎ）のピク
セル・データ要素は、表示のために一時記憶域８６０に供給する。一時記憶域８
６０は５つのピクセル・データ要素を入力し、各ピクセル・データ要素を（図１
の）ＤＡＣ１７５に供給する。一時記憶域８６０を除く図８のすべての要素は、
一時記憶域８６０の２倍のクロック速度で動作する。ピクセル・データ要素は遅
いクロック速度で一時記憶域８６０から取り込まれ、ＤＡＣに供給される。した
がって、データ要素はインタレース・フォーマットに対応する遅いクロック速度
で供給される。

【０１０１】 バッファ８２０は、後続線のオリジナル・ピクセル・データ要素を入力してい
る間に、各線（Ｌ（ｎ））のオリジナル・ピクセル・データ要素を（５つの要素
を単位として）重み加算器８４０に転送する。一時記憶域８３０は各線の５つの
ピクセル・データ要素を入力し保存する。バッファ８２０は、線Ｌ’（ｎ−１）
のピクセル・データも、５つのピクセル・データ要素を単位として、重み加算器
８４０に転送する。

【０１０２】 重み加算器８４０は、線Ｌ（ｎ−１）のピクセル・データ要素をライン８３４
で入力し、フィルタ済みの線Ｌ’（ｎ−１）のピクセル・データ要素をライン８
２４で入力する。重み加算器８４０は（ｋ１×Ｌ’（ｎ−１）＋ｋ２×Ｌ（ｎ）
）を生成する。重み加算器８４０の出力はライン８４５で重み加算器８５０に供
給され、ここで入力バッファ８７０から入力したｋ３×Ｌ（ｎ＋１）を加え、上
記の式１〜３にしたがった新しいフィルタ済みの線を生成する。上記の通り、ｋ
１、ｋ２、ｋ３はプログラム可能レジスタに保存することが可能で、それぞれの
色で変化させることができる。一対の重み加算器８４０及び重み加算器８５０を
それぞれの色に準備することができる。さらに、この説明に基づいて、関連する
分野の技術を有する者が明確に理解できるように、フィルタ済みの線や近隣の線
の数を増やして、フィルタ動作を行うこともできる。

【０１０３】 重み加算器８５０の出力は、後続の表示線を生成するためにバッファ８２０に
保存される。上記の通り、バッファ８２０にはピクセル・データ要素の線２本の
みを保存する容量を含めることができる。加えて、本発明にしたがってフィルタ
済みピクセル・データ要素を取り込み、取り込んだピクセル・データ要素がイン
タレース画像を表すようにすることができる。したがって、以下の説明で明らか
になるように、単一のメモリ・ユニットを共有するようにインタレーサ４９０を
フリッカ・フィルタ４８０に統合できる。

【０１０４】

【フリッカ・フィルタとインタレーサの統合を表すタイミング図】

図９は、実施形態の一つにおいて、線Ｌ及びＬ’の使用と生成の間の時間的関
係を表すタイミング図である。このタイミング図には、入力線Ｌ（ｎ＋１）、生
成線Ｌ（ｎ）、表示線Ｌ’（ｎ）、様々な線を入力及び処理する際のバッファ８
２０の２つの部分８２１及び８２２の状況を表すバッファ状況が含まれる。各部
分８２１及び８２２の記述において、→の印は、左の線が継続的に右の線に置き
換わることを表している。例えば「Ｌ（３）→Ｌ’（１）」は、対応する時間間
隔の間に、線Ｌ（３）がＬ’（１）に置き換わることを意味する。

【０１０５】 図の表示では、線Ｌ（１）は点９１０及び９１９の間に入力される。Ｌ（１）
のピクセル・データ要素は、バッファ状況に示す通り、点９１０及び９１９の間
は部分８２１に保存される。線Ｌ（２）は点９２０及び９２９の間に入力され、
部分８２２に保存される。同時に、（時間的に点９２０の後に位置する）点９１
１からは、線Ｌ２及びＬ１を使用して、線Ｌ’（１）のフィルタ済みピクセル・
データ要素の計算が始まる。線Ｌ（２）が部分８２２に保存される間、フィルタ
済みピクセル・データ要素Ｌ’（１）は部分８２１に保存される。Ｌ’（１）は
Ｌ（１）に置き換わるが、置き換わるのは表示及びフィルタ動作にすでに使用さ
れたオリジナル・ピクセル・データ要素のみである。したがって、点９３０で線
Ｌ（３）の置き換えが始まるまで、部分８２１はＬ’（１）を保存し、部分８２
２は線Ｌ（２）を保存する。

【０１０６】 線Ｌ（３）は点９３０及び９３９の間に入力される。同時に、線Ｌ（３）（図
８の入力バッファ８７０から加算器８５０に直接供給される）、Ｌ（２）、Ｌ（
１）を使用して、線Ｌ’（２）が生成される。対応するフィルタ済みピクセル・
データ要素が生成されるため、部分８２２においてＬ’（２）はＬ（２）に置き
換わる。オリジナル・ピクセル・データ要素が入力されるため、Ｌ（３）はＬ’
（１）に置き換わる。

【０１０７】 点９１３及び９１４の間に、線Ｌ’（１）のフィルタ済みピクセル・データ要
素が表示のために供給される。この供給動作は、オリジナル・ピクセル・データ
を処理して（２ＶＣＬＫ）、ピクセル・データ要素を生成したクロック速度の半
分のクロック速度（図４の１ＶＣＬＫ）を使って行われる。速度が遅いため、ピ
クセル・データ要素をインタレース速度で供給することができる。Ｌ’（１）の
表示とＬ’（１）がＬ（３）となる時間はオーバラップしているが、表示は置き
換えよりもかなり先行して始まる。加えて、表示の終了点９１４は、線Ｌ（３）
の最後のピクセル・データ要素を入力する点９３９よりも先行するようになって
いる。したがって、表示に必要なピクセル・データ要素は表示のために転送され
るまで維持される。

【０１０８】 線（４）は点９４０及び９４９の間に入力される。同時に、線Ｌ（４）、Ｌ（
３）を使用して線Ｌ’（３）が生成される。部分８２２においてＬ（４）はＬ’
（２）に置き換わり、部分８２１においてＬ’（３）はＬ（３）に置き換わる。
線Ｌ’（３）Ｌ’（４）、Ｌ’（５）の生成と置き換えは上記と同様に説明され
る。部分８２１及び８２２も上記と同様に説明される。一般に、Ｌ’（ｎ）はＬ
（ｎ）に置き換わり、Ｌ（ｎ＋１）はＬ’（ｎ）に置き換わる。

【０１０９】 したがって、図９の説明により、フィルタ済みピクセル・データ要素をバッフ
ァ８２０からインタレース速度で取り込むことができると理解できる。取り込ん
だピクセル・データ要素はメモリに保存されるネットワーク・アプリケーション
・データのインタレース画像を表す。したがって、この説明に基づいて、関連す
る分野の記述を有する者には明確に理解できるように、図８のバッファ８２０を
図５の線バッファとし、図５及び７の２つの回路を統合することができる。

【０１１０】 インタレーサ４９０及びフリッカ・フィルタ４８０が共通メモリ・ユニットを
使用できるため、テレビジョン・システム１００の全体的なコストは最低限に抑
えることができる。加えて、ネットワーク・アプリケーション・データ画像のす
べての水平線を使用してフィルタリングするため、急激な切り替えが減少する。
その結果、テレビのディスプレイ・画面１５０上の最終的なネットワーク・アプ
リケーション・データ表示において、フリッカを大幅に減らすことができる。加
えて、フィルタ済みデータをインタレース・フォーマットで供給するため、ディ
スプレイ画面のインタレース・ディスプレイで表示するのに最適である。

【０１１１】

【結論】

本発明の様々な実施形態について説明してきたが、これらは例示的なものであ
って、制約的なものではないことは理解されよう。したがって、本発明の広さと
範囲は、上述の実施形態によって制限されるものではなく、前記特許請求の範囲
及びその等価物にしたがってのみ画定されるべきである。

【図面の簡単な説明】

【図１】 本発明にしたがったテレビジョン・システムの実施形態の例を表すブロック図
である。

【図２】 本発明の方法を表すフローチャートである。

【図３】 Ａは、メモリ・モジュールのブロック図で、図３Ｂのテレビのディスプレイ画
面で表示されるネットワーク・アプリケーション・データを表すピクセル・デー
タ要素を保存するスキームの例を示して図である。 Ｂは、テレビのディスプレイ画面におけるネットワーク・アプリケーション・
データの表示の例を表すブロック図である。

【図４】 オン・スクリーン・ディスプレイ（ＯＳＤ）コントローラの実施形態の例を表
すブロック図で、フィルタ済みデータをインタレース・フォーマットで供給する
方法を示した図である。

【図５】 非インタレース画像を表すピクセル・データからインタレース画像を表すピク
セル・データを生成するインタレーサの実施形態の例を表すブロック図である。

【図６】 Ａは、本発明の実施形態の一つにおける動作フローを制御するさまざまな信号
のタイミングの関係を表した図である。 Ｂは、本発明の実施形態の一つにおける動作フローを制御するさまざまな信号
のタイミングの関係を表した図である。

【図７】 本発明の実施形態の一つにおけるフリッカ・フィルタのアーキテクチャを表す
ブロック図である。

【図８】 本発明の実施形態におけるフリッカ・フィルタの実施形態の例を表すブロック
図である。

【図９】 インタレーサ及びフリッカ・フィルタを統合して単一のメモリ・ユニットを使
用する方法を表すタイミング図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，Ｕ Ｇ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 インタレース表示フォーマットをサポートするディスプレイ
   ・ユニット上にネットワーク・アプリケーション・データを表示するテレビジョ
   ン・システムであって、 前記ネットワーク・アプリケーション・データの非インタレース画像を表す複
   数のオリジナル・ピクセル・データ要素を入力するインタフェースにして、前記
   インタレース画像が複数の線を含むインタフェースと、 前記複数のオリジナル・ピクセル・データ要素を入力するために前記インタフ
   ェースに結合されるフィルターであって、前記フィルターは前記複数の線の少な
   くとも一つ及び先に生成されたフィルタ済みの線を使用してフィルタ動作を実行
   し、フィルタ済みの線を生成するフィルタにして、複数のフィルタ済みの線が、
   前記インタレース画像の平滑化された画像を表す前記フィルタ済みの線を含み、
   後続のフィルタ済みの線を生成するために先に生成したフィルタ済みの線として
   使用される、フィルタと、 前記フィルタが生成した前記複数のフィルタ済みの線が保存されるように前記
   フィルタに結合され、前記後続のフィルタ済みの線を生成するために前記保存さ
   れたフィルタ済みの線を前記先に生成されたフィルタ済みの線として利用可能に
   する、バッファと、 前記バッファが供給する複数のフィルタ済みの線に含まれる交互の線を入力し
   、前記入力した交互の線にしたがって、前記ディスプレイ・ユニットのためにデ
   ィスプレイ信号を生成するディスプレイ・インタフェースにして、前記交互の線
   が前記ネットワーク・アプリケーション・データのインタレース画像を形成する
   、ディスプレイ・インタフェースと、 を備え、 これにより、フリッカを最小限に抑えて、前記ネットワーク・アプリケーショ
   ン・データを前記ディスプレイ・ユニット上に表示する、 ことを特徴とする、テレビジョン・システム。
2. 【請求項２】 前記フィルタが無限インパルス応答フィルタを備える、 ことを特徴とする、請求項１記載のテレビジョン・システム。
3. 【請求項３】 前記バッファがピクセル・データ要素の線２本を保存するの
   に十分なメモリを含む、 ことを特徴とする、請求項１記載のテレビジョン・システム。
4. 【請求項４】 前記バッファが近隣の線１本のオリジナル・ピクセル・デー
   タとフィルタ済み線１本のフィルタ済みピクセル・データとを保存する、 ことを特徴とする、請求項３記載のテレビジョン・システム。
5. 【請求項５】 前記インタフェースがメモリ・モジュールからのオリジナル
   ・ピクセル・データ要素を入力するように構成される、 ことを特徴とする、請求項１記載のテレビジョン・システム。
6. 【請求項６】 前記バッファが近隣の線１本のオリジナル・ピクセル・デー
   タとフィルタ済み線１本のフィルタ済みピクセル・データとを保存し、前記フィ
   ルタが前記近隣の線１本と前記フィルタ済み線１本とを使用して新しいフィルタ
   済みの線を生成する、 ことを特徴とする、請求項１記載のテレビジョン・システム。
7. 【請求項７】 ネットワーク・アプリケーション・データを表示するディス
   プレイ・ユニットを含み、該ディスプレイ・ユニットがインタレース・フォーマ
   ットで画像を表示するように構成される、テレビジョン・システムであって、 前記ネットワーク・アプリケーション・データの非インタレース画像を表す複
   数のオリジナル・ピクセル・データ要素を入力する手段にして、前記非インタレ
   ース画像が複数の線を含む、入力手段と、 複数のフィルタ済みピクセル・データ要素が生成されるように、前記オリジナ
   ル・ピクセル・データ要素を処理することで前記非インタレース画像をフィルタ
   する手段にして、前記フィルタリングのステップでは、前記複数の線の少なくと
   も１本と先に生成されたフィルタ済みの線を使用して、フィルタ済みの線が生成
   され、複数のフィルタ済みの線が前記インタレース画像の平滑化された画像を表
   す、フィルタ手段と、 前記フィルタ済みの線のそれぞれを保存する手段と、 先に生成されたフィルタ済みの線として保存する前記保存手段で保存される前
   記フィルタ済みの線のそれぞれを、前記複数のフィルタ済みの線が生成されるよ
   うにフィルタする前記フィルタ手段に供給する手段と、 前記複数のフィルタ済み線の交互の線を前記バッファから取り込む手段にして
   、前記交互の線が前記ネットワーク・アプリケーション・データのインタレース
   画像を形成する、取り込み手段と、 前記取り込み手段によって取り込んだ前記交互の線にしたがって、前記ディス
   プレイ・ユニット用のディスプレイ信号を生成する手段にして、これにより、フ
   リッカを最小限に抑えて、前記ネットワーク・アプリケーション・データを前記
   ディスプレイ・ユニット上に表示する，生成手段と、 を備える、 ことを特徴とする、テレビジョン・システム。
8. 【請求項８】 ネットワーク・アプリケーション・データをテレビジョン・
   システムのディスプレイ・ユニット上に表示する方法にして、前記ディスプレイ
   ・ユニットがインタレース・フォーマットで画像を表示するように構成される、
   方法であって、 （ａ）前記ネットワーク・アプリケーション・データの非インタレース画像を
   表す複数のオリジナル・ピクセル・データ要素を入力するステップにして、前記
   非インタレース画像が複数の線を含む、入力ステップと、 （ｂ）複数のフィルタ済みピクセル・データ要素が生成されるように、前記オ
   リジナル・ピクセル・データ要素を処理することで前記非インタレース画像をフ
   ィルタするステップにして、前記フィルタリングのステップが、前記複数の線の
   少なくとも１本と先に生成したフィルタ済みの線とを使用してフィルタ済みの線
   を生成し、複数のフィルタ済みの線が前記インタレース画像の平滑化された画像
   を表す、フィルタステップと、 （ｃ）ステップ（ｂ）で生成された前記フィルタ済みの各線をバッファに保存
   するステップと、 （ｄ）前記複数のフィルタ済みの線が生成されるように、先に生成されたフィ
   ルタ済みの線としてステップ（ｃ）で保存された前記フィルタ済みの各線をステ
   ップ（ｂ）に供給するステップと、 （ｅ）前記複数のフィルタ済み線の交互の線を前記バッファから取り込むステ
   ップにして、前記交互の線が前記ネットワーク・アプリケーション・データのイ
   ンタレース画像を形成する、取り込みステップと、 （ｆ）ステップ（ｅ）で取り込んだ前記交互の線にしたがって、前記ディスプ
   レイ・ユニット用のディスプレイ信号を生成するステップにして、これにより、
   フリッカを最小限に抑えて、前記ネットワーク・アプリケーション・データを前
   記ディスプレイ・ユニット上に表示する、生成ステップと、 を備える、 ことを特徴とする方法。