KR100634999B1

KR100634999B1 - 영상신호의 해상도를 높이기 위한 포맷변환장치

Info

Publication number: KR100634999B1
Application number: KR1020000016813A
Authority: KR
Inventors: 백승웅
Original assignee: 삼성전자주식회사
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2006-10-16
Also published as: KR20010094496A

Abstract

영상신호의 해상도를 높이기 위한 포맷변환장치는 TV, VTR 및 PC등의 영상신호 입력포맷을 단일 디스플레이기기의 디스플레이출력포맷으로 변환시 고화질의 영상신호를 얻어내어 해상도를 높이기 위한 것이다. 본 발명은 대역폭(bandwidth)이 제한된 TV나 VTR등의 입력 영상신호에 대해 현재 출력모드를 판단하여 그에 맞는 주파수의 샘플링클럭으로 영상신호를 샘플링하여 디지탈 변환한 후 수직적으로만 스케일링처리하고, 대역폭이 제한되지 않은 PC신호에 대해 현재 입력모드를 판단하여 그에 맞는 주파수의 샘플링클럭으로 PC신호를 샘플링하여 디지탈 변환한 후 수직 및 수평적으로 스케일링처리하여 포맷이 변환되도록 구성된다. 따라서, 본 발명은 TV나 VTR등의 대역폭이 제한된 영상신호와 대역폭이 제한되지 않은 PC신호를 구분하여 포맷변환을 달리 하므로써 영상신호의 입력소스를 최대한 유지하여 영상신호의 해상도를 높일 수 있는 효과를 제공한다.

PC, scaling, format converting, sampling frequency

Description

영상신호의 해상도를 높이기 위한 포맷변환장치{Format converting apparatus for a high resolution of video signal}

도 1은 종래 PC와 영상입력 포맷변환장치를 나타낸 블록도,

도 2는 본 발명의 일실시예에 따른 PC와 영상입력 포맷변환장치를 나타내는 블록도,

도 3은 도 2 장치의 수평스칼라부를 나타내는 상세도,

도 4는 본 발명의 다른 실시예에 따른 PC와 영상입력 포맷변환장치를 나타내는 블록도.

<도면의 주요부분에 대한 부호의 설명>

11,21 : 동기분리부 12,22 : 입력모드판단부

13,23 : PLL 14,24 : A/D변환부

15 : 휘도/칼라처리부 16 : 동기생성부

17 : 출력모드판단부 31 : 호스트프로세서

32 : 수직스칼라부 33 : 수평스칼라부

331 : 수평스케일러 332 : 멀티플렉서(MUX)

본 발명은 서로 다른 포맷의 입력 영상신호를 단일 디스플레이기기에서 보기 위한 포맷변환(format converting)에 관한 것으로, 보다 상세하게는, 대역폭이 제한되지 않은 PC신호와 대역폭이 제한된 TV나 VTR등의 영상신호를 구분하여 포맷변환을 달리 하므로써 영상신호의 해상도를 높이기 위한 포맷변환장치에 관한 것이다.

멀티미디어(multi media) 시대를 맞이하여 영상신호의 포맷이 다양해졌다. 즉, NTSC, PAL, SECAM등의 방송방식에 따른 포맷과 고화질(HD)방송방식에 따른 포맷의 영상신호들 뿐만 아니라 컴퓨터영상출력인 VGA, SVGA, XGA, SXGA 및 UXGA등과 같은 포맷의 영상신호들이 있다. 이러한 소스(source)들은 전형적으로 라인당 화소수, 프레임당 라인수의 관점에서 다른 해상도들을 가진다. 단일 디스플레이기기에서 보여주기 위한 많은 다른 포맷들의 입력 영상신호들을 수용하기 위하여, 디스플레이기기는 입력소스들의 포맷을 변환해야 한다. 포맷변환을 위한 방법으로, 입력 영상신호를 보간(interpolation)이나 추림(decimation)등의 스케일링(scaling)을 한다. 이는 주위의 화소를 가지고 필터를 사용하여 유사한 데이타를 만들어 내는 과정이다. 이러한 종래의 포맷변환장치를 도 1에 도시하였다.

도 1은 종래 PC와 영상입력 포맷변환장치를 나타낸 블록도로서, TV나 VTR등의 영상입력 및 PC입력으로부터 각각 수평 및 수직동기신호(Hsync,Vsync)를 분리하기 위한 영상 및 PC동기분리부(11,21)와, 분리된 수평 및 수직동기신호(Hsync, Vsync)를 각각 입력받아 영상 및 PC입력모드를 판단하기 위한 영상 및 PC입력모드 판단부(12,22)를 구비한다. 제 1PLL부(13)는 영상동기분리부(11)와 영상입력모드판단부(12) 사이에 연결되며, 판단된 영상입력모드에 따라 샘플링클럭(vclk)을 발생한다. 제 2PLL부(23)는 PC동기분리부(21)와 PC입력모드판단부(22) 사이에 연결되며, 판단된 PC입력모드에 따라 샘플링클럭(pclk)을 발생한다. 도 1의 장치는 또한, 복수개의 PLL부(13,23)에서 각각 발생되는 샘플링클럭(vclk,pclk)에 따라 영상입력 및 PC입력을 샘플링하여 디지탈형태로 변환하는 복수개의 A/D변환부(14,24)와, 디지탈 변환된 영상입력을 적(R), 녹(G), 청(B)의 칼라데이타로 변환하여 출력하는 휘도/칼라처리부(15)를 구비한다. 호스트프로세서(31)는 소스입력 영상신호를 원하는 포맷으로 변환하여 출력하기 위해 각 구성의 동작을 전반적으로 제어한다. 한편, 도 1의 장치는 휘도/칼라처리부(15) 및 제 2A/D변환부(24)에서 각각 입력되는 R, G, B데이타(RV,GV,BV)(RP,GP,BP)를 호스트프로세서(31)의 제어에 따라 수직적으로 스케일링하는 수직스칼라부(32)와, 수직적으로 스케일링된 R, G, B데이타를 수평적으로 다시 스케일링하여 원하는 포맷으로 출력하는 수평스칼라부(33)를 구비한다.

이러한 구성을 갖는 도 1의 종래 장치에서, TV나 VTR등의 입력 영상신호는 영상동기분리부(11)와 제 1A/D변환부(14)로 입력된다. 영상동기분리부(11)는 입력되는 영상신호에서 수평 및 수직동기신호(Hsync,Vsync)를 분리하여 영상입력모드판단부(12)로 출력한다. 분리된 수평동기신호(Hsync)는 제 1PLL부(13)로도 출력된다. 영상입력모드판단부(12)는 입력되는 수직동기신호(Vsync)의 주기와 수평동기신호(Hsync)의 갯수를 기준으로 현재 입력되는 영상신호의 입력모드를 판단 하여 수평 전체화소수(N1)를 제 1PLL부(13)로 출력한다. 예를 들면, 영상입력모드판단부(12)는 입력 영상신호가 NTSC모드로 판단되면 수평 전체화소수(N1) "858"를 제 1PLL부(13)로 출력한다. 영상입력모드판단부(13)는 입력 영상신호가 PAL모드로 판단되면 수평 전체화소수(N1) "864"를, 그리고 HD급 인터레이스(interlace)모드로 판단되면 "2200"을 출력한다. 제 1PLL부(13)는 입력되는 수평동기신호(Hsync)에 로킹(locking)되며 수평동기신호(Hsync)의 주파수보다 입력되는 수평 전체화소수(N1)만큼 빠른 주파수의 샘플링클럭(vclk)을 발생시킨다. 여기서, 수평 전체화소수(N1)는 샘플링주파수를 결정하며, 입력 수평동기신호 (Hsync)의 주파수(Hf)*수평 전체화소수(N1)가 샘플링주파수가 된다. 제 1A/D변환부(14)는 입력 영상신호를 제 1PLL부(13)에서 발생되는 샘플링클럭(vclk)에 따라 샘플링하여 디지탈 영상데이타를 휘도/칼라처리부(15)로 출력한다. 휘도/칼라처리부(15)는 제 1A/D변환부(14)에서 디지탈형태의 복합영상신호가 입력되면 휘도신호와 칼라신호로 분리한 후 칼라디코딩을 통해 R, G, B데이타(RV,GV,BV)로 변환한다. 휘도/칼라처리부(15)는 휘도와 칼라데이타로 입력되면 바로 R, G, B데이타(RV,GV, BV)로 변환한다. R, G, B데이타(RV,GV,BV)는 수직스칼라부(32)로 입력된다.

한편, PC신호가 입력되면 PC동기분리부(21)는 수평동기신호(Hsync)와 수직동기신호(Vsync)를 추출하여 PC입력모드판단부(22)로 출력한다. 분리된 수평동기신호(Hsync)는 제 2PLL부(23)로도 출력된다. PC입력모드판단부(22)는 입력되는 수직동기신호(Vsync)의 주기와 수평동기신호(Hsync)의 갯수를 기준으로 현재 입력되는 PC신호의 입력모드를 판단하여 수평 전체화소수(N2)를 제 2PLL부(23)로 출력한다. 예를 들면, PC입력모드판단부(22)는 입력 PC신호가 VGA모드이면 수평 전체화소수 (N2) "800"을 출력하고, XVGA모드이면 "1344"를 출력한다. 제 2PLL부(23)는 입력되는 수평동기신호(Hsync)에 로킹되며 수평동기신호(Hsync)의 주파수보다 입력되는 수평 전체화소수(N2)만큼 빠른 주파수의 샘플링클럭(pclk)을 발생시킨다. 여기서, 샘플링클럭(pclk)의 주파수는 수평동기신호(Hsync)의 주파수(Hf)*수평 전체화소수 (N2)가 된다. 제 2A/D변환부(24)는 입력 PC신호를 제 2PLL부(23)에서 발생되는 샘플링클럭(pclk)에 따라 샘플링하여 R, G, B형태의 디지탈데이타를 수직스칼라부(32)로 출력한다.

수직스칼라부(32)는 호스트프로세서(31)로부터 인가되는 스케일팩터(scale factor; SF)만큼 라인메모리(미도시)를 이용하여 R, G, B데이타를 수직적으로 확장 혹은 축소시켜 수평스칼라부(33)로 출력한다. 수평스칼라부(33)는 수직적으로 스케일링된 R, G, B데이타를 수평적으로 스케일링처리하여 출력한다.

하지만, 위와 같은 종래 포맷변환장치는 PC신호와 영상신호를 동일하게 수직, 수평적으로 스케일링처리하여 영상신호의 수평 해상도를 떨어뜨리는 문제가 있다. 즉, PC신호는 대역폭(bandwidth)이 제한되어 있지 않아 샘플링할 때 포인트를 맞춘 다음 디지탈적으로 스케일링을 해야 하지만, 일반 영상신호는 이미 대역폭이 제한되어 있어 입력 영상에 맞는 주파수로 샘플링한 후 스케일링하는 것보다 미리 아날로그적인 데이타를 더 많은 포인트에서 샘플링하는 것이 원래의 소스에 가깝게 된다.

따라서, 본 발명은 목적은 전술한 점을 고려하여 다양한 포맷의 PC신호와 영상신호를 원하는 포맷으로 디스플레이시키고자 할 때 대역폭이 제한되지 않은 PC신호는 입력포맷에 맞게 샘플링한 후 수평 및 수직스케일링처리하고, 대역폭이 제한되어 있는 영상신호는 출력포맷에 맞게 샘플링한 후 수직스케일링처리만 하여 입력소스에 가까운 포맷변환을 수행하여 영상신호의 해상도를 높이기 위한 포맷변환장치를 제공함에 있다.

이와 같은 목적을 달성하기 위한 본 발명에 따른 영상신호의 해상도를 높이기 위한 포맷변환장치는, 입력소스포맷을 소망된 디스플레이출력포맷으로 변환하기 위한 장치에 있어서, 제 1입력소스의 영상신호에 대해 입력포맷에 맞는 주파수로 샘플링하여 디지탈형태로 변환하는 제 1변환수단과, 제 2입력소스의 영상신호에 대해 출력포맷에 맞는 주파수로 샘플링하여 디지탈형태로 변환하는 제 2변환수단과, 상기 제 1변환수단에서 변환된 디지탈 영상데이타를 수직 및 수평적으로 스케일링하고, 제 2변환수단에서 변환된 디지탈 영상데이타를 수직적으로 스케일링처리하기 위한 스케일링수단, 및 각 구성의 전반적인 동작을 제어하기 위한 호스트프로세서를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

도 2는 본 발명의 일실시예에 따른 PC와 영상입력 포맷변환장치의 블록도를 나타낸다. 도 2에 나타낸 장치는 도 1의 종래 포맷변환장치의 구성블록을 모두 포 함하며, 영상입력모드판단부(12) 대신 출력모드판단부(17)를 포함한다. 도 2의 장치는 출력용 클럭(rclk)에 따라 수평 및 수직동기신호(Hsync,Vsync)를 생성하는 동기생성부(16)와, 생성된 수평 및 수직동기신호(Hsync,Vsync)에 따라 출력모드를 판단하여 수평 전체화소수(N1)를 제 1PLL부(13)로 출력하는 출력모드판단부(17)를 구비한다.

도 3은 도 2 수평스칼라부(33)의 상세블록도로서, 수직적으로 스케일링된 R, G, B데이타(R′,G′,B′)를 수평적으로 스케일링하는 수평스케일러(331)와, 수직적으로 스케일링된 R, G, B데이타(R′,G′,B′)와 수평적으로 스케일링된 R, G, B데이타를 입력받아 현재 입력소스에 따라 선택적으로 출력하는 멀티플렉서(332)를 구비한다.

이러한 구성을 갖는 본 발명의 일실시예에 따른 포맷변환장치에 대한 동작을 구체적으로 설명한다.

도 2에서, TV나 VTR등의 입력 영상신호는 영상동기분리부(11)와 제 1A/D변환부(14)로 입력된다. 영상동기분리부(11)는 입력되는 영상신호에서 수평동기신호(Hsync)를 분리하여 제 1PLL부(13)로 출력한다. 출력모드판단부(17)는 동기생성부(16)에서 생성되는 수직동기신호(Vsync)의 주기와 수평동기신호(Hsync)의 갯수를 근거로 출력모드를 판단하여 수평 전체화소수(N1)를 제 1PLL부(13)로 출력한다. 동기생성부(16)는 디스플레이에 사용될 출력용 클럭(rclk)에 따라 수평 및 수직동기신호(Hsync,Vsync)를 생성한다. 예를 들어, 출력모드판단부(17)는 해당 디스플레이기기가 TFT LCD모니터이고, XGA 출력모드로 판단되면 수평 전체화소수(N1) "1344"를 출력하고, SXGA 출력모드로 판단되면 수평 전체화소수(N1) "1688"을 출력한다. 여기서, 출력모드를 판단함은 출력할 수평 전체화소수만큼 미리 아날로그 입력 영상신호를 샘플링하기 위함이다. 제 1PLL부(13)는 입력되는 수평동기신호(Hsync)에 로킹되며 수평동기신호(Hsync)의 주파수보다 입력되는 수평 전체화소수(N1)만큼 빠른 주파수의 샘플링클럭(vclk)을 생성한다. 제 1A/D변환부(14)는 제 1PLL부(13)에서 생성되는 클럭(vclk)에 따라 입력 영상신호를 샘플링하여 디지탈형태로 변환한다. 휘도/칼라처리부(15)는 제 1A/D변환부(14)에서 디지탈 변환된 영상신호가 복합영상신호이면 휘도와 칼라신호로 분리한 후 컬러디코딩을 통해 R, G, B형태로 변환한다. 휘도/칼라처리부(15)는 디지탈 영상데이타가 휘도와 칼라신호로 분리된 형태이면 바로 R, G, B데이타로 변환한다.

한편, PC신호가 입력되면 PC동기분리부(21)는 입력되는 PC신호로부터 수평 및 수직동기신호(Hsync,Vsync)를 분리해낸다. 분리된 수평 및 수직동기신호(Hsync,Vsync)는 PC입력모드판단부(22)로 입력되고, 수평동기신호(Hsync)는 제 2PLL부(23)로도 입력된다. PC입력모드판단부(22)는 입력되는 수직동기신호(Vsync)의 주기와 수평동기신호(Hsync)의 갯수를 기준으로 현재 입력되는 PC신호의 입력모드를 판단하여 수평 전체화소수(N2)를 제 2PLL부(23)로 출력한다. 예를 들면, PC입력모드판단부(22)는 입력 PC신호가 VGA모드로 판단되면 수평 전체화소수(N2) "800"을 출력하고, XGA모드로 판단되면 "1344"를 출력한다. 제 2PLL부(23)는 입력되는 수평동기신호(Hsync)에 로킹되며 수평동기신호(Hsync)의 주파수보다 입력되는 수평 전체화소수(N2)만큼 빠른 주파수의 샘플링클럭(pclk)을 생성한다. 제 2A/D변환부(24)는 생성된 클럭(pclk)에 따라 입력 PC신호를 샘플링하여 디지탈형태의 R, G, B데이타로 변환한다.

수직스칼라부(32)는 휘도/칼라처리부(15)로부터 인가되는 R, G, B데이타(RV,GV,BV) 및 제 2A/D변환부(24)로부터 인가되는 R, G, B데이타를 호스트프로세서(31)로부터 인가되는 스케일팩터(SF)만큼 수직적으로 확장 또는 축소시킨다. 수직적으로 스케일링된 R, G, B데이타(R′,G′,B′)는 수평스칼라부(33)의 수평스케일러(331) 및 멀티플렉서(332)의 제 1입력단으로 입력된다. 수평스케일러(331)는 수직적으로 스케일링된 R, G, B데이타(R′,G′,B′)를 다시 수평적으로 스케일링처리하여 멀티플렉서(332)의 제 2입력단으로 입력한다. 멀티플렉서(332)는 현재 입력소스에 따라 두 입력단중 하나를 선택하여 선택된 입력단에 입력되는 R, G, B데이타를 출력한다. 즉, 멀티플렉서(332)는 현재 입력소스가 PC모드(pc_mode)이면 제 2입력단으로 입력되는 수직 및 수평적으로 스케일링처리된 R, G, B데이타를 디스플레이되도록 출력하고, 영상모드이면 제 1입력단으로 입력되는 수직적으로만 스케일링처리된 R, G, B데이타를 디스플레이되도록 출력한다.

도 4는 본 발명의 다른 실시예에 따른 PC와 영상입력 포맷변환장치의 블록도를 나타낸다. 도 4의 장치는 도 2 장치와 동일하게 구성되며, 단지 PC입력모드판단부(22)와 출력모드판단부(17)의 모드판단을 호스트프로세서(31)에서 수행하도록 구성된다.

도 4에서, 호스트프로세서(31)는 동기생성부(16)에서 생성된 수평 및 수직동 기신호(Hsync,Vsync)를 입력받아 수직동기신호(Vsync)의 주기와 수평동기신호(Hsync)의 갯수를 기준으로 현재 출력모드를 판단한다. 호스트프로세서(31)는 판단된 현재 출력모드에 따라 수평 전체화소수(N1)를 제 1PLL부(13)로 출력한다. 호스트프로세서(31)는 또한, PC동기분리부(21)에서 입력 PC신호로부터 분리된 수평 및 수직동기신호(Hsync,Vsync)를 입력받아 수직동기신호(Vsync)의 주기와 수평동기신호(Hsync)의 갯수를 기준으로 현재 PC신호의 입력모드를 판단한다. 호스트프로세서(31)는 판단된 현재 PC신호의 입력모드에 따라 수평 전체화소수(N2)를 제 2PLL부(23)로 출력한다. 그 밖의 구성블록들에 대해서는 도 2의 구성블록과 동일하게 동작한다.

상술한 바와 같이, 본 발명에 따른 영상신호의 해상도를 높이기 위한 포맷변환장치는, 대역폭이 제한되지 않은 PC신호에 대해 입력포맷에 맞는 주파수로 샘플링하여 수직 및 수평적으로 스케일링처리하고, TV나 VTR등의 대역폭이 제한된 영상신호에 대해 출력포맷에 맞는 주파수로 샘플링하여 수직적으로만 스케일링처리하여 영상신호의 입력소스를 최대한 유지할 수 있게 포맷변환하므로써, 보다 정확한 데이타를 얻어 영상신호의 수평 해상도를 높일 수 있는 효과를 갖는다.

Claims

입력소스포맷을 소망된 디스플레이출력포맷으로 변환하기 위한 장치에 있어서,

제 1입력소스의 영상신호에 대해 입력포맷에 맞는 주파수로 샘플링하여 디지탈형태로 변환하는 제 1변환수단;

제 2입력소스의 영상신호에 대해 출력포맷에 맞는 주파수로 샘플링하여 디지탈형태로 변환하는 제 2변환수단;

상기 제 1변환수단에서 변환된 디지탈 영상데이타를 수직 및 수평적으로 스케일링하고, 제 2변환수단에서 변환된 디지탈 영상데이타를 수직적으로 스케일링처리하기 위한 스케일링수단; 및

각 구성의 전반적인 동작을 제어하기 위한 호스트프로세서를 포함하는 포맷변환장치.
제 1항에 있어서, 상기 제 1입력소스는 대역폭이 제한되지 않은 PC신호이며,

상기 제 2입력소스는 대역폭이 제한된 영상신호인 것을 특징으로 하는 포맷변환장치.
제 2항에 있어서, 상기 제 2변환수단은

입력 영상신호에서 수평동기신호를 분리하기 위한 영상동기분리부;

디스플레이 출력을 위해 생성되는 수평 및 수직동기신호를 입력받아 현재 출력모드를 판단하여 수평 전체화소수를 출력하는 출력모드판단부;

상기 분리된 수평동기신호와 수평 전체화소수를 입력받아 샘플링클럭을 발생하는 PLL;

상기 발생된 샘플링클럭에 따라 입력 영상신호를 샘플링하여 디지탈형태로 변환하는 A/D변환부; 및

상기 디지탈 변환된 영상데이타를 적(R), 녹(G), 청(B)형태로 처리하여 상기 스케일링수단으로 출력하는 휘도/칼라처리부를 구비함을 특징으로 하는 포맷변환장치.
제 3항에 있어서, 상기 출력모드판단부는 생성되는 수직동기신호의 주기와 수평동기신호의 갯수를 근거로 출력모드를 판단함을 특징으로 하는 포맷변환장치.
제 3항에 있어서, 상기 스케일링수단은

상기 호스트프로세서로부터 인가되는 스케일팩터 만큼 상기 휘도/칼라처리부에서 처리된 R, G, B데이타 및 상기 제 1변환수단에서 변환된 R, G, B데이타를 수직적으로 확장하거나 축소하는 수직스칼라부; 및

상기 수직스칼라부에서 수직적으로 스케일링된 R, G, B데이타를 수평적으로 스케일링하는 수평스케일러와, 수직적으로 스케일링된 R, G, B데이타와 수평스케일러에서 수평적으로 스케일링된 R, G, B데이타를 입력소스에 따라 선택적으로 출력 하는 멀티플렉서로 된 수평스칼라부를 구비함을 특징으로 하는 포맷변환장치.
제 2항에 있어서, 상기 호스트프로세서는 디스플레이 출력을 위해 생성되는 수평 및 수직동기신호를 입력받아 현재 출력모드를 판단하여 수평 전체화소수를 출력하며, 상기 입력 PC신호의 수평 및 수직동기신호를 입력받아 PC신호의 현재 입력모드를 판단하여 수평 전체화소수를 출력함을 특징으로 하는 포맷변환장치.
제 6항에 있어서, 상기 제 1변환수단은 입력 PC신호의 수평동기신호 주파수보다 상기 호스트프로세서로부터 입력되는 PC신호의 현재 입력모드에 대응하는 수평 전체화소수만큼 빠른 주파수로 샘플링함을 특징으로 하는 포맷변환장치.
제 6항에 있어서, 상기 제 2변환수단은 입력 영상신호의 수평동기신호 주파수보다 상기 호스트프로세서로부터 입력되는 영상신호의 현재 입력모드에 대응하는 수평 전체화소수만큼 빠른 주파수로 샘플링함을 특징으로 하는 포맷변환장치.