CN1617218A - 控制器－驱动器，显示设备，和显示方法 - Google Patents

控制器－驱动器，显示设备，和显示方法 Download PDF

Info

Publication number
CN1617218A
CN1617218A CNA2003101012474A CN200310101247A CN1617218A CN 1617218 A CN1617218 A CN 1617218A CN A2003101012474 A CNA2003101012474 A CN A2003101012474A CN 200310101247 A CN200310101247 A CN 200310101247A CN 1617218 A CN1617218 A CN 1617218A
Authority
CN
China
Prior art keywords
bits
pictorial data
display
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101012474A
Other languages
English (en)
Other versions
CN100541597C (zh
Inventor
能势崇
盐田顺洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1617218A publication Critical patent/CN1617218A/zh
Application granted granted Critical
Publication of CN100541597C publication Critical patent/CN100541597C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种控制器－驱动器，一种驱动控制器－驱动器的方法，和一种存储图象数据的方法，允许卷动或者其它各种功能，而不增加显示存储器的存储容量，也不增加功耗。具有一帧容量(H像素×V像素×比特数目)的内置显示存储器根据图象类型被分区为多个存储器。通过使用由存储控制电路(6)控制的第一选择器(8)至第三选择器(10)，在被读出之前，高阶比特随后存储到第一显示存储器(7a)且下一帧的高阶比特或者低阶比特存储到第二显示存储器(7b)。由此，一帧的高电平图象数据可以在不使用卷动功能时被显示，并且在使用卷动功能时，多个帧的图象数据可以被显示而不需访问图象绘画单元(1)，从而降低功耗。

Description

控制器-驱动器，显示设备，和显示方法
技术领域
本发明设计控制器驱动器(由控制器-驱动器代表)、显示设备、和显示方法，用于控制移动终端装置或设备，如蜂窝电话、PDA(个人数字助理)等的显示屏幕。
背景技术
近年来，随着朝向高性能和复杂的便携式终端，如蜂窝电话、PDA的发展趋势，在屏幕上显示各种类型的信息。例如，除了电话通信功能以外，普遍类型的蜂窝电话提供了e-mail功能、web浏览功能、照相功能、电影显示功能等。具有大数据尺寸的图象数据和文字数据一样显示在蜂窝电话的屏幕上。
参考图33，下面描述在现有蜂窝电话等使用的具有带有内置存储器的控制器-驱动器的显示设备。现有显示设备包括图象绘画单元1，如CPU；控制器-驱动器20，用于从图象绘画单元1接收图象数据并将其输出为显示数据；显示单元3，其中由数据线和门线分隔的像素以矩阵形式排列；等级电压生成电路4，用于生成用于等级显示的电压；和门线驱动电路5，用于驱动显示单元3的门线。控制器-驱动器20包括显示存储器23，用于存储图象数据；锁存电路24，用于暂时保留一行图象数据；数据线驱动电路25，用于驱动显示单元3的数据线；存储控制电路21，用于根据显示存储控制信号来控制从/到显示存储器的读/写操作；和定时控制电路22，用于根据定时控制信号来控制存储控制电路21、锁存电路24、和门线驱动电路5。
在具有带有上述配置的内置存储器的控制器-驱动器中，显示存储器23通常具有一帧图象数据的存储容量。当屏幕不切换时，控制器-驱动器停止从图象绘画单元1传送图象数据，并将存储在显示存储器23中的图象数据输出到显示单元3。当屏幕切换时，控制器-驱动器依次将从图象绘画单元1传输的图象数据存储到显示存储器23中，并将其输出到显示单元3中用于显示。关于这一点，如蜂窝电话的便携式终端具有有限尺寸的显示单元3以及有限数量的像素迫于必要来小型化整个设备。因此，当接收到超过显示单元3的像素数目的图象文件、e-mail等时，不可能在显示单元3上显示所有数据，并由此屏幕应该顺序切换来显示整个接收的信息。
然而，在日本未审查专利申请No.平9-281950中描述的屏幕切换显示方法具有下列问题：当通过e-mail传输长消息时，用户不能立刻理解该消息。因此，有一种方法，消息数据存储在显示存储器中，作为位图，并且显示存储器的内容以对应于卷动的方式进行移动。当使用卷动显示屏幕的方法时，无论何时卷动屏幕，如果一帧图象数据存储在显示存储器23中，则需要高功耗。由此，在上述公开文件中，通过仅仅从图象绘画单元1传送改变像素的图象数据来降低功耗。
进而，有一种方法，显示存储器23的存储容量增加，作为显示超过显示单元3的像素数目的图象文件或e-mail的方法。例如，日本未审查专利申请No.平7-295937公开了一种方法，通过将显示数据存储到显示存储器中，提供能够检测卷动距离和方向的鼠标球，并由算术操作单元来读取卷动信息，来改善卷动的可操作性，其中显示数据位于的区域比能够在显示单元中显示的数据区域宽。
然而，当使用在日本未审查专利申请No.平9-281950中公开的具有带有内置存储器的现有控制器-驱动器的卷动功能时，内置显示存储器的存储容量是一帧，并因此需要在每次卷动时从CPU传送要新显示的图象数据，因此导致了增加功耗的问题。功耗的增加是移动终端的重要问题。电源需要大尺寸以维持可用时间，因此损害了小尺寸和轻重量的便携式终端的特性。
另外，当通过增加内置在控制器-驱动器20中的显示存储器的存储容量来使用卷动功能时，可能抑制了从图象绘画单元1传送的图象数据。然而，在日本未审查专利申请No.平7-295937的方法中，在宽于显示区域的区域中的显示数据存储在图象存储器(显示存储器)中，并且在卷动时图象存储器的显示位置移动，由于增加显示存储器的存储容量而增加了芯片面积，从而限制了小型化。进一步，芯片价格的增加显著加剧了设备价格的上升。
本发明考虑了上述问题。本发明的主要目的是提供控制器-驱动器，显示设备，和显示方法。
发明内容
本发明适用的控制器-驱动器包括存储器区域，其具有用于存储足以显示单个屏幕的图象数据量的存储容量。每个图象数据由多个比特构成。根据本发明的控制器-驱动器进一步包括存储控制电路，其可选择地操作在第一模式和第二模式下，用于在第一模式下将多个比特的全部图象数据存储到存储区域中，并且在第二模式下将多个比特的一部分图象数据存储到存储区域中以在存储区域中留下空白区域。
在上述的控制器-驱动器中，由多个比特形成的该一部分图象数据由代表等级电平数目的多个比特中预定数目的高阶比特来指定。
给定了上述控制器-驱动器，在第二模式中，不同于上述多个比特的图象数据的图象数据和不同图象数据的期望高阶比特都存储到存储区域的空白区域中。
给定了上述控制器-驱动器，在第二模式中，多个比特的图象数据经过比特数目转换且色彩减少到预定比特数目。经过比特数目转换和色彩减少过程的多个比特用作由多个比特形成的一部分图象数据。
给定了上述控制器-驱动器，在第二模式中，多个比特的图象数据经过比特数目转换且色彩减少到期望比特，同时通过将不同图象数据转换和色彩减少到期望比特获得多个比特的图象数据。
在控制器-驱动器中，不同图象数据由在连续屏幕中当前屏幕的下一屏幕的图象数据来指定，或者通过与由多个比特形成的作为一部分图象数据存储的图象数据相关地执行预定处理而获得的图象数据来指定。
控制器-驱动器包括色彩减少过程电路，可操作在第二模式下以执行将比特数目转换为多个比特的输入图象数据以及将色彩减少到预定比特数目，以产生预定数目的比特作为该一部分多个比特。
控制器-驱动器中的色彩减少电路构造为用于执行抖动过程的抖动电路。
控制器-驱动器包括处理电路，可操作在第二模式下，用于与多个比特的输入图象数据相关地执行预定过程，以产生图象数据作为一部分多个比特，或者与从色彩减少电路输出的图象数据相关地执行预定过程，以产生作为一部分多个比特。
在控制器-驱动器中，处理电路可操作在第二模式下，与存储在存储区域中的一部分多个比特的图象数据和多个输入比特相关地、或者与从色彩减少电路输出的图象数据相关地执行预定处理，并且处理电路将处理过的图象数据作为该一部分多个比特存储到空白区域中。
在控制器-驱动器中，存储区域分割为多个再分割的存储区域，其等于提供由多个比特给定的图象数据的等级电平的比特数目。第一模式用于通过将多个比特的图象数据在与分割存储区域的分割因子对应的每个期望比特数目进行分割而存储全部图象数据。第二模式用于选择再分割的存储区域的任一个以存储由多个比特形成的一部分图象数据。
在控制器-驱动器中，存储区域被分割为第一再分割的存储区域和第二再分割的存储区域。由多个比特形成的图象数据关于涉及等级电平数目的多个比特被相等地分割为高阶比特和低阶比特。在第一模式，再分割的图象数据的高阶比特存储到第一再分割的存储区域，而再分割的图象数据的低阶比特存储到第二再分割的存储区域。在第二模式，由多个比特形成的图象数据的高阶比特选择性地存储到第一再分割的存储区域或第二再分割的存储区域，作为由多个比特形成的该一部分图象数据。
在控制器-驱动器中，存储区域分割成多个再分割的存储区域，其数目等于代表等级电平数目的比特数目。在第一模式，参考代表等级电平数目的多个比特，多个比特的图象数据在每一比特分割为多个再分割的存储区域，且在每一比特分割的全部图象数据单独存储到每个再分割的存储区域。在第二模式，代表等级电平数目的最高阶比特在再分割的存储区域的被选择的一个中存储为该一部分多个比特。
在控制器-驱动器中，存储控制电路可操作控制两个显示屏幕，且存储在存储区域中的全部多个比特在第一模式下用于显示在两个屏幕的任一个上，而存储在存储区域中该一部分多个比特在第二模式下用于显示在显示屏幕的至少一个上。
在控制器-驱动器中，存储控制电路可操作在第一模式下以读出存储在再分割的存储区域中的全部图象数据作为显示图象数据。在第二模式下，存储控制电路读出存储在任一再分割的存储区域中的图象数据，并使用读出图象数据作为显示图象数据的高阶比特。要显示的图象数据的低阶比特由与读出数据相同的数据、一部分读出数据、和者预定数据的被选择的一个来形成。
在控制器-驱动器中，第二模式执行二进制驱动操作，将显示屏幕进入与在再分割的存储区域的被选择的一个中存储的图象数据对应的打开状态或者关闭状态。
控制器-驱动器包括第一判断电路，用于通过比较多个比特的输入图象数据和存储区域的存储容量来控制第一和第二模式。
控制器-驱动器还包括第二判断电路，用于通过判断多个比特的输入图象数据是否经过预定过程来控制第一和第二模式。
控制器-驱动器通过基于来自外部电路的模式选择信号控制第一和第二模式来指定。
控制器-驱动器中的存储控制电路在第二模式下基于比特数目选择信号来控制该一部分多个比特的比特宽度。
在控制器-驱动器中，控制区域通过与用于由H(像素)×V(像素)×n(比特)定义的单个屏幕的图象数据的数据量对应的存储容量的存储器来指定。
从上可知，很容易理解：输入图象数据全部存储在第一模式下，而在第二模式下可在存储区域中形成空白区域。空白区域可用于存储多个图象数据或者用作用于预定处理的工作区域。当图象数据存储在空白区域中时，可在显示屏幕上实现卷动功能，例如。在这种情况下，当不使用卷动功能时，存储区域用于存储单个屏幕所需的全部图象数据。存储的图象数据可以重现为并显示为高等级电平的单个屏幕。反之，当使用卷动功能时，可以减少代表图象数据的等级电平的比特数目。这使得有可能存储大于用于单个卷动屏幕图象数据的图象数据，并以卷动的方式显示存储的图象数据。以这种结构，可以显示多个卷动图象，而不在每一卷动操作处从图象渲染设备接收图象数据。
作为另一例子，本发明适用于具有两种不同显示屏幕的蜂窝电话，诸如主屏幕和子显示屏幕。在这种情况下，用于主显示屏幕的数据和用于子显示屏幕的数据都存储在存储区域中，并被控制以在两者之间进行切换。以这种结构，有可能在主显示屏幕和子显示屏幕上显示两者信息，而不增加用于子显示屏幕的任何控制器-驱动器和额外的存储器。另一例子是在预定过程前后在存储区域中存储图象数据，且在使用中户型切换两者图象数据。例如，当半透彻或者半透明显示屏幕用作显示屏幕时，存储区域在改变伽马(γ)特性前后存储图象数据。以这种结构，有可能参考是否存在背光来改变γ特性。作为使用空白区域作为工作区域的例子，空白区域用作在图画处理中用于预定计算的区域。
根据本发明的半导体集成电路的特征在于控制器-驱动器由单一芯片形成。
根据本发明的另一个半导体集成电路的特征在于控制器-驱动器安装的显示面板上包括显示部分。
这样，由半导体集成电路形成的控制器-驱动器可由单个芯片构成而不是多个芯片，或者与显示部分集成在一起。
根据本发明的另一方面，显示设备的特征在于显示区域，其具有存储器或者存储器容量用于存储多个比特的图象数据，从而足以显示单个屏幕，其特征还在于存储控制电路，其可操作在第一模式下以存储存储区域中的全部多个比特，并可操作在第二模式下以存储存储区域中一部分多个比特以在存储区域中留下空白区域。根据显示设备，第一模式用于在存储区域中存储整个输入图象数据，而第二模式用于在存储区域中留下控制区域。
根据本发明的再一方面，方法适用于控制器-驱动器中的显示方法，其存储区域具有的存储容量用于存储多个比特的图象数据，从而足以显示单个屏幕。特别的，显示方法的特征在于存储控制电路，其可操作在第一模式下存储存储区域中的全部多个比特，并可操作在第二模式下存储在存储区域中该一部分多个比特并在存储区域中留下空白区域。这样，显示方法通过在第一模式下存储整个输入图象数据以及通过在第二模式下在存储区域中留下空白区域来指定。
附图说明
图1示出了根据本发明的第一实施例的包含控制器-驱动器的显示设备的配置图；
图2示出了根据本发明的第一实施例的具有控制器-驱动器的图象数据显示步骤的流程图；
图3示出了根据本发明的第一实施例的控制器-驱动器中的图象数据流(不使用卷动功能时)的图；
图4示出了根据本发明的第一实施例的控制器-驱动器中的图象数据流(使用卷动功能时)的图；
图5示出了根据本发明的第一实施例的控制器-驱动器的选择器输出的图；
图6示出了根据本发明的第一实施例的控制器-驱动器的另一种配置的图；
图7示出了根据本发明的第二实施例的包含控制器-驱动器的显示设备的配置图；
图8示出了抖动电路的配置图；
图9示出了根据本发明的第二实施例的控制器-驱动器的选择器输出的图；
图10示出了帮助解释根据本发明的第二实施例的效果的图；
图11示出了根据本发明的第二实施例的包含控制器-驱动器的显示设备的另一配置图。
图12示出了根据本发明的第三实施例的控制器-驱动器中的图象数据流(不使用卷动功能时)的图；
图13示出了根据本发明的第三实施例的控制器-驱动器中的图象数据流(使用卷动功能时)的图；
图14A和14B示出了根据本发明的第三实施例的数据线驱动电路的配置图；
图15示出了根据本发明的第三实施例的用于数据线驱动电路的切换的时序图；
图16示出了根据本发明的第四实施例的包含控制器-驱动器的显示设备的配置图；
图17示出了根据本发明的第四实施例的控制器-驱动器中的图象数据流(不使用校正功能时)的图；
图18A和18B示出了根据本发明的第四实施例的控制器-驱动器中的图象数据流(使用校正功能时)的图；
图19示出了根据本发明的第四实施例的控制器-驱动器的选择器输出的图；
图20示出了根据本发明的第五实施例的控制器-驱动器的配置图；
图21示出了用于帮助解释过载操作的图；
图22示出了根据本发明的第六实施例的包含控制器-驱动器的显示设备的配置图；
图23示出了根据本发明的第六实施例的控制器-驱动器的芯片布局之间的排列关系图；
图24示出了根据本发明的第六实施例的控制器-驱动器中的图象数据流(只使用主显示屏幕时)；
图25示出了根据本发明的第六实施例的控制器-驱动器中的图象数据流(相同的图象数据输出到主显示屏幕和背面显示屏幕时)；
图26示出了根据本发明的第六实施例的控制器-驱动器中的图象数据流(不同的图象数据输出到主显示屏幕和背面显示屏幕时)；
图27示出了根据本发明的第六实施例的控制器-驱动器中的图象数据流(只使用背面显示屏幕时)；
图28示出了根据本发明的第六实施例的控制器-驱动器的显示屏幕(只使用主显示屏幕时)的例子的图；
图29示出了根据本发明的第六实施例的控制器-驱动器的显示屏幕(相同的图象数据输出到主显示屏幕和背面显示屏幕时)的例子的图；
图30示出了根据本发明的第六实施例的控制器-驱动器的显示屏幕(不同的图象数据输出到主显示屏幕和背面显示屏幕时)的例子的图；
图31示出了根据本发明的第六实施例的控制器-驱动器的显示屏幕(只使用背面显示屏幕时)的例子的图；
图32示出了具有现有背面屏幕显示的蜂窝电话的概括配置图；
图33示出了现有控制器-驱动器的配置图。
具体实施方式
在根据本发明的优选实施例的控制器-驱动器中，参考多种图象将具有一帧(H像素(H：沿着水平方向的像素)×V像素(V：沿着垂直方向的像素数目)×n比特(n：代表等级电平数目的比特数目))存储容量的显示存储区域(通常称作显示存储器)分区或者分割为多个存储器(可称为分割的或者子分割的存储区域)。显示存储区域将比特分割的图象数据(例如，高阶比特和低阶比特)存储到分区的显示存储器中，并通过使用由存储控制电路控制的选择器来选择和读出数据。由此，有可能当不使用卷动功能时显示一帧的高电平图象数据(一个屏幕相同的)，当使用卷动功能时显示帧的分区数目的图象数据而不存取图象绘画单元，从而降低了功耗。
进一步，例如，一部分分区的显示存储器用作用于存储修正的图象数据的存储区域、用于使用图画功能的绘画存储区域、用于存储过载数据的存储区域，其中过载数据用于执行过载处理，以提高液晶响应的速度、和用于2屏幕显示的后面显示存储区域，从而达到了便携式终端使用的各种功能，而不增加新显示存储区域。
【实施例】
下面将参考附图具体说明本发明的优选实施例。
【第一实施例】
首先，参考图1至图6描述根据本发明的第一实施例的控制器-驱动器，显示设备，和显示方法。参考图1，示出了包含根据第一实施例的控制器-驱动器的显示设备的配置图。参考图2，示出了具有控制器-驱动器的图象数据显示步骤的流程图。参考图3和图4，示出了用于解释在使用卷动功能时的图象数据流和在不使用卷动功能时的图象数据流的图。参考图5，示出了选择器状态的图。另外，参考图6，示出了根据本实施例的另一种配置的控制器-驱动器的图。
首先，下面描述了参考图1的包含控制器-驱动器的显示设备的配置。尽管在本申请中描述的显示设备适用于任意显示设备，它特别适用于需要小型化和低功耗的诸如蜂窝电话或PDA的便携式终端。尽管该配置描述了显示8比特数据的例子，数据的比特数目不限于8，而是类似地适用于2比特或更长的数据。
如图1所示，根据本实施例的显示设备包括：图象绘画单元1，如CPU；控制器-驱动器2，用于从图象绘画单元1接收8比特图象数据并将其输出为显示数据；显示单元3，在此由数据线和门线分隔的像素以矩阵形式排列；等级电压生成电路4，用于为8比特等级电压生成电压；和门线驱动电路5，用于驱动显示单元3的门线。控制器-驱动器2包括：两个显示存储器(第一显示存储器7a和第二显示存储器7b)，用于存储图象数据；三个选择器(第一选择器8、第二选择器9和第三选择器10)，用于选择显示存储器中的输入-输出数据；存储控制电路6，用于以显示存储控制信号来控制显示存储器，以存储分区信号和存储读选择信号来控制选择器；锁存电路12，用于保持由第二选择器9和第三选择器10选择的单行图象数据；定时控制电路11，用于以定时控制信号来控制存储控制电路6、锁存电路12和门线驱动电路5；和数据线驱动电路13，用于根据来自锁存电路12的图象数据以等级电压来驱动显示单元3的数据线。尽管在图中分割了显示存储器以简化描述，但是不需要总是物理分割显示存储器。所需的只是存储区域被分区以使得每个区域能够被独立控制。
关于这一点，在图33所示的现有控制器-驱动器20的配置中，具有一帧(H像素×V像素×8比特)存储容量的显示存储器23包含单个块，并且8比特数据根据存储控制电路21的显示存储控制信号以像素单位进行重写。而在本实施例的控制器-驱动器2中，显示存储器分区成每个具有H像素×V像素×4比特尺寸存储容量的第一显示存储器7a和第二显示存储器7b，并且比特分割的(在下文中，高阶4比特和低阶4比特)图象数据存储在每个显示存储器中由显示存储控制信号指定的地址。显示存储控制信号包括：使能从显示存储器中读出操作的读信号、使能向显示存储器中写操作的写信号、和显示屏幕开始位置地址信号。这些信号用于单独控制第一显示存储器7a和第二显示存储器7b。
特别的，第一显示存储器7a存储从图象绘画(渲染)单元(由CPU形成)1传输的高阶4比特图象数据，而第二显示存储器7b存储当前帧的低阶4(四)比特或者由根据存储分区信号控制的第一选择器8选择的下一帧的高阶4(四)比特。应该注意，随后的或者下一帧携带不同于当前帧的图象数据。
进一步，根据存储读选择信号控制的第二选择器9从第一显示存储器7a或第二显示存储器7b中选择存储在锁存电路12中的高阶4比特，并且第三选择器10从第一显示存储器7a或第二显示存储器7b中选择存储在锁存电路12中的低阶4比特。尽管在下面图象数据以像素单位进行处理，也可能通过为单个行提供选择器来共同处理图象数据。
下面通过参考图2至图4描述在本实施例的图象绘画单元1和控制器-驱动器2上显示图象的操作。首先，在步骤S101，图象绘画单元1检查接收的图象数据文件的尺寸。在步骤102，确定图象数据是否具有能够在一帧中显示的尺寸。如果数据能够在一帧中显示，则确定不使用卷动功能并执行步骤S103。如果需要多个帧(本实施例中的两个帧)，则确定使用卷动功能并执行步骤S106。
当不使用卷动功能时，如图3所示，低阶4比特图象数据由根据存储分区信号控制的第一选择器8来选择。由此，第一显示存储器7a存储一帧图象数据的高阶4比特(图3中的“1100”)，第二显示存储器7b存储一帧图象数据的低阶4比特(在第一显示存储器7a中存储的图象数据的低阶4比特：图3中的“1111”)(步骤S103)。
进一步，根据存储读选择信号控制的第二选择器9选择存储在第一显示存储器7a中的图象数据，且第三选择器10选择存储在第二显示存储器7b中的图象数据(图3中的实线所示)。此后，从第一显示存储器读出的上述图象数据的高阶4比特和从第二显示存储器7b读出的上述图象数据的低阶4比特分别传送达到锁存电路12中的高阶4比特和低阶4比特。这样，与原始图象数据“11001111”相同的数据还原到锁存电路12中(步骤S104)。数据同时写入到第一显示存储器7a和第二显示存储器7b，并同时从第一显示存储器7a和第二显示存储器7b中读出。每个显示屏幕的开始位置是第一显示存储器7a或第二显示存储器7b第一行地址(如图3中的存储区域的顶部的细线)。
此后，响应于来自定时控制电路11的定时控制信号，锁存电路12保持一行数据并将其传输到数据线驱动电路13，数据线驱动电路13以通过使用来自等级电压生成电路4的电压生成的等级电压来控制显示单元3的数据线，并且显示单元3显示8比特图象(步骤S105)。
另一方面，当使用卷动功能时，如图4所示，根据存储分区信号控制的第一选择器8选择下一帧图象数据的高阶4比特数据，而不是当前帧图象数据的低阶4比特数据。由此，第一显示存储器7a存储两帧的第一帧中的图象数据的高阶4比特，且第二显示存储器7b存储两帧的下一帧中的图象数据的高阶4比特(步骤S106)。
如果由显示单元3显示的图象数据存在于第一显示存储器7a中，根据存储读选择信号控制的第二选择器9和第三选择器10分别选择存储在第一显示存储器7a中的相应图象数据。各数据传送到锁存电路12的高阶4比特和低阶4比特(步骤S107)。由此，显示单元3显示4比特图象(尽管由于下面的原因，与高阶4比特相同的数据写在低阶4比特，但是低阶4比特不同于真实图象数据的那些，并因此表示为4比特图象)(步骤S108)。
接下来，一旦从卷动单元(未示出)收到卷动指令，则在步骤S109改变数据读出开始位置。在操作中，显示单元3显示的图象数据包括存储在第二显示存储器7b中的下一帧。因此，如果首先显示存储在第一显示存储器7a中的数据，如图4(a)所示，则第二选择器9和第三选择器10以上述方式选择第一显示存储器7a中的数据，并将该数据传送到锁存电路12的高阶4比特和低阶4比特。如果接下来显示存储在第二显示存储器7b中的图象数据，如图4(b)所示，则第二选择器9和第三选择器10选择第二显示存储器7b中的数据，并将该数据传送到锁存电路12的高阶4比特和低阶4比特(步骤S110)。由此，显示单元3显示卷动之后的4比特图象(尽管这里与高阶4比特相同的图象数据也传送到低阶4比特，低阶4比特不同于真实图象数据的那些，并因此表示为4比特图象)(步骤S111)。
分别执行写入到第一显示存储器7a和第二显示存储器7b的操作，且也分别执行从第一显示存储器7a和第二显示存储器7b的读出操作，其中根据显示屏幕开始位置地址信号来控制显示屏幕上的开始位置。这样，即使使用卷动功能，也只有显示屏幕的开始位置改变，并有可能通过使用存储在第一和第二显示存储器7a和7b中的数据来显示图象，除非图象数据发生变化。因此，可以停止从图象绘画单元1的图象数据传送，从而减少功耗。
参考图5，示出了控制信号(存储分区信号和存储读选择信号)和从选择器输出的数据之间的关系表。存储分区信号是从存储控制电路6发送的用于第一选择器8的控制信号。第一选择器8在关状态选择图象数据的低阶4比特，而在开状态选择下一帧的高阶4比特。存储读选择信号从存储控制电路6发送的用于第二选择器9和第三选择器10的控制信号。这些选择器根据与存储分区信号的结合来选择第一显示存储器7a或者第二显示存储器7b中的图象数据。
图3示出了存储分区信号为关而存储读选择信号为开的情况。在这种情况下，图象数据的低阶4比特输入到第二显示存储器7b，且第一显示存储器7a的高阶4比特和第二显示存储器7b的低阶4比特分别从第二选择器9和第三选择器10传送到锁存电路12。图4(a)示出了存储分区信号为开而存储读选择信号为关的情况。在这种情况下，下一帧的高阶4比特输入到第二显示存储器7b，且第一显示存储器7a的高阶4比特从第二选择器9和第三选择器10传送到锁存电路12。图4(b)示出了存储分区信号为开而存储读选择信号为开的情况。在这种情况下，第二显示存储器7b的下一帧的高阶4比特从第二选择器9和第三选择器10传送到锁存电路12。
这里为了显示4比特图象，如“0000”或者“1111”的固定值给定到低阶4比特。例如，如果“0000”加到低阶4比特，则图象数据的可能值范围从“00000000”到“11110000”，而如果“1111”加到低阶4比特，则图象数据的可能值范围从“00001111”到“11111111”。因此，不可能在前者的情况下将所有比特的数据设置为1，而在后者的情况下将所有比特的数据设置为0，由此不能显示完全的黑或者白。因此，在此实施例中，对于图4所示的4比特显示，与高阶4比特相同的值也给到低阶4比特，从而能够显示“00000000”到“11111111”，由此当仅使用高阶4比特时能够显示完全的黑和白。
如果通过仅使用4比特显示将固定值给到低阶4比特，则可以安排第二选择器9选择第一显示存储器7a或者第二显示存储器7b且第三选择器10选择第二显示存储器7b或者预定的固定值，如图6所示。
如上所述，将具有一帧图象数据存储容量的显示存储器进行分区，其中，一个显示存储器存储图象数据的高阶4比特；而当不使用卷动功能时另一显示存储器存储图象数据的低阶4比特，当使用卷动功能时通过使用第一选择器8另一显示存储器存储下一帧的高阶4比特，并且第二选择器9和第三选择器10选择从分区的显示存储器中读出的数据并且数据被传输到锁存电路12，由此可以使用卷动功能而不增加更多的显示存储器也不增加功耗，并且由于图象数据不需要卷动而可以显示高等级原始图象数据。
另外，在4比特显示中，固定值没有加到低阶4比特，而是与高阶4比特相同的值加到低阶4比特，由此有可能扩大图象数据的范围并因此能够显示完全的黑和白，从而防止了显示质量的下降。
【第二实施例】
下面参考图7至图11描述根据本发明的第二实施例的控制器-驱动器，驱动控制器-驱动器的方法，和处理图象数据的方法。参考图7，示出了根据第二实施例的包含控制器-驱动器的显示设备的配置图。参考图8，示出了抖动电路的配置图。参考图9，示出了选择器状态的图。参考图10，示出了帮助解释本实施例效果的图。进一步，参考图11，示出了根据本实施例的另一控制器-驱动器的配置图。
如图7所示，除了图1所示的第一实施例的配置以外，本实施例的控制器-驱动器2在用于显示存储器的图象数据的输入级中进一步包括抖动电路14和第四选择器15。这样，当使用卷动功能时，在存储在显示存储器中的图象数据上进行抖动过程(伪级别显示)，以防止出现可能由于低阶比特截断造成的错误轮廓和错误色彩。
抖动过程是这样一种技术：当图象比特位面(planes)的数目减少时，用于执行原始图象数据的伪等级显示。图8示出了抖动电路14的配置。抖动电路14包括矩阵值确定单元14a、抖动矩阵值存储单元14b和加法器14c。抖动电路14接收8比特原始图象数据的输入和输入图象的坐标数据(x坐标、y坐标)。加法器14c将抖动矩阵值加到图象数据上并且量化该值(删除了低阶4比特的图象数据在这里输出)，其中抖动矩阵值是从坐标数据唯一确定的。抖动过程的执行防止了当图象数据值逐渐改变时由于降低图象比特位面的数目而导致的错误轮廓和错误色彩。然而，注意应该控制加法器以使得在抖动过程中不发生图象数据溢出，尽管在图8中省略了这些。
在本实施例中，为了执行抖动过程，在第一显示存储器7a的输入级提供了第四选择器15。然后，图象数据的高阶4比特或者抖动处理过的高阶4比特输入到第四选择器15，且图象数据的低阶4比特或者下一帧的抖动处理过的高阶4比特输入到第一选择器8。由此，当使用卷动功能时，抖动处理过的数据存储到第一显示存储器7a和第二显示存储器7b。这里，注意到：存储在第二显示存储器7b中的下一帧图象数据不同于存储在第一显示存储器7a中的当前帧图象数据。
参考图9，示出了控制信号和从选择器输出的各数据之间的关系图。不使用卷动功能的情况对应于存储分区信号为关状态且存储读选择信号为开状态。在这种情况下，第四选择器15将高阶4比特输入到第一显示存储器7a，第一选择器8将低阶4比特输入到第二显示存储器7b，第一显示存储器7a的高阶4比特从第二选择器9传输到锁存电路12，且第二显示存储器7b的低阶4比特从第三选择器10传输到锁存电路12，由此显示原始的8比特图象数据。
使用卷动功能并显示前一帧的情况对应于存储分区信号为开状态且存储读选择信号为关状态。在这种情况下，第四选择器15将抖动处理过的高阶4比特输入到第一显示存储器7a，第一选择器8将下一帧的抖动处理过的高阶4比特输入到第二显示存储器7b，第一显示存储器7a中的抖动处理过的高阶4比特从第二选择器9和第三选择器10传输。显示下一帧的情况对应于存储分区信号为开状态且存储读选择信号为开状态。在这种情况下，第二选择器9和第三选择器10传输第二显示存储器7b中抖动处理过的高阶4比特，并且显示抖动处理过的伪8比特图象。
参考图10，示出了8比特显示图象、4比特显示图象(第一实施例中的显示屏幕：当使用卷动功能时)、和伪8比特显示图象(本实施例的显示屏幕：使用卷动功能)之间的比较图。从图10清楚可见，当在第一实施例的配置中使用卷动功能时与高阶4比特相同的值给到图象数据的低阶4比特，并因此图象数据在色调级别逐渐变化(只有低阶4比特逐渐变化)的区域具有相同的值，从而导致生成错误轮廓。反之，在本实施例中，抖动过程的执行防止了错误轮廓的发生，如图所示。
尽管在上述配置中当抖动处理过的图象数据输入到第一选择器8和第四选择器15时，抖动电路14总是在运行，但是也可能使用另一配置来减少功耗，其中如图11所示，抖动电路14的前级中提供了第五选择器，根据存储控制电路6的存储分区信号控制第五选择器17，且当不使用卷动功能时抖动电路14的操作停止。
【第三实施例】
下面参考图12至图15描述根据本发明的第三实施例的控制器-驱动器，显示设备，和显示方法。参考图12和图13，示出了根据第三实施例的控制器-驱动器中使用卷动功能和不使用卷动功能的情况下的图象数据流。参考图14，示出了数据线驱动电路中的输出单元的配置图。参考图15，示出了切换操作的时序图。
尽管在描述第一和第二实施例中给出的例子将显示存储器分区为两个存储器，分区的显示存储器的数目不限于两个，而是可以设置为任一数目，直至图象数据的比特数目。例如，有可能为每比特提供显示存储器，如图12和图13所示。就此而论，假定8比特图象数据，显示存储器被分区为8个存储器，即，第一至第八存储器7a至7h，并在第二至第八显示存储器7b至7h的输入级中提供第一选择器8b至8h。另外，在第一至第八显示存储器7a至7h和锁存电路12之间提供单一的第二选择器9。
当在具有上述配置的控制器-驱动器2中不使用卷动功能时，对于每比特，图象数据如图12的实线所示进行流动。根据存储分区信号控制的第一选择器8b至8h导致图象数据(图12中的“11001111”)从图象绘画单元1传输，按照从高阶比特顺序存储到第一至第八显示存储器7a至7h。此后，根据存储读选择信号控制的第二选择器9选择第一显示存储器7a。然后，第一显示存储器7a中的数据写入在锁存电路12的最高阶比特，并且第二至第八显示存储器7b至7h中的对应数据写入在低阶比特，由此恢复原始8比特图象数据。
当使用卷动功能时，对于每比特，图象数据如图13所示的实线进行流动。根据存储分区信号控制的第一选择器8b至8h导致第一帧的最高阶比特存储到第一显示存储器7a中，并导致第二至第八帧中的每个图象数据的最高阶比特存储到第二至第八显示存储器7b至7h。此后，根据存储读选择信号控制的第二选择器9顺序选择第一至第八显示存储器7a至7h(图13示出了显示第二帧且第二选择器9选择第二显示存储器7b的情况)。第二至第八帧携带不同于第一帧的图象数据。
第一至第八显示存储器7a至7h中的数据之一写在锁存电路12中的最高阶比特，从而显示相应帧的二进制数据。
以这种安排，e-mail或其它二进制信息(黑和白图象)可以存储在显示存储器中用于八个屏幕。由此，即使接收长的e-mail，当使用卷动功能时可以仅以存储在显示存储器中的数据进行显示，且停止从图象绘画单元1的数据传送，从而减少了功耗。
当使用卷动功能时，也可能以二进制方式驱动数据线驱动电路，集中锁存电路12中存储的最高阶比特。更具体的，尽管当用多个比特显示数据时需要在数据线驱动电路13中用放大器放大信号，但是当用单个比特驱动时数据线驱动电路13可以用开关以开-关控制进行驱动。
例如，连接到数据线的路径提供有放大电路，包括有解码器13a、输出放大器13b、和SW3和包括SW4和SW5的切换电路，如图14所示，从而要使用的电路通过根据驱动模式切换信号切换操作来被选择。更具体的，如图15所示，在用于驱动输出放大器13b的正常模式，驱动模式切换信号设置为高，从而打开SW1和SW2以向解码器和输出放大器13b供电，并从而关断SW4和SW5，由此8比特图象数据在输出放大器13b中被放大并经由SW3输出到数据线。为了在二进制模式下进行驱动，驱动模式切换信号设置为低，从而关断SW1和SW2以停止向解码器13a和输出放大器13b供电，并从而根据最高阶比特的信号而打开或者关断SW4和SW5，由此1比特信号输出到数据线。
使用数据线驱动电路13的安排，有可能当显示e-mail或者其它二进制信息时停止向解码器13a和输出放大器13b供电，从而进一步降低功耗。
本发明的特征在于根据对它们进行控制的图象类型将显示存储器分区为多个显示存储器。因此，例如，对于8比特图象数据有可能将一帧的4比特图象数据存储到第一至第四显示存储器7a至7d，并将下一帧的4比特图象数据存储到第五至第八显示存储器7e至7h。因此，根据本发明的配置可以时第一或者第二实施例和本实施例的结合。
在显示存储器中，两个高等级比特的图象数据可以被存储用于四个连续的屏幕，或者三个高阶比特的图象数据可以被存储用于两个连续的屏幕，与两个高阶比特的图象数据一起用于单个屏幕。
在显示存储器中，两个高阶比特的图象数据可以存储用于四个连续屏幕，或者三个高阶比特的图象数据与用于单个屏幕的两个高阶比特的图象数据一起可以存储用于两个连续屏幕。另外，CPU可以给出确定存储在显示存储器中图象数据的屏幕数目的控制信号、和确定用于提供存储在显示存储器中的图象数据的等级电平数目的比特数目的控制信号。
【第四实施例】
下面参考图16至图19描述根据本发明的第四实施例的控制器-驱动器，显示设备和显示方法。参考图16，示出了根据第四实施例的包含控制器-驱动器的显示设备的配置图。参考图17和18，示出了使用校正功能和不使用校正功能的情况的图象数据流。参考图19，示出了选择器输出状态的图。
尽管上述描述的第一至第三实施例的情况是以本发明的显示存储分区控制执行卷动功能，有可能执行卷动功能之外的其它功能。因此，将描述本实施例执行图象校正功能的情况，作为卷动功能之外的其它功能。
如图16所示，本实施例的控制器-驱动器2的特征为：除了第二实施例的配置之外，在第一选择器8的输入级中设置了用于校正图象数据(例如，伽马校正、亮度校正、和对比度增亮)的校正电路16，并且校正电路根据来自图象绘画单元1的校正过程信号来控制。尽管下面描述的情况使用了具有抖动电路14的抖动过程以及具有校正电路16的校正过程，也有可能使用这样一种配置，其中作为本实施例特征的校正电路16加到图1所示的第一实施例的配置中。
将使用图17和图18描述具有上述结构的控制器-驱动器2的操作。当不使用校正功能时，如图17所示，第一显示存储器7a存储图象数据的高阶4比特(图17中的“1100”)，该图象数据还没有被根据存储分区信号控制的第四选择器15进行抖动处理；而第二显示存储器7b存储图象数据的低阶4比特(图17中的“1111”)，该图象数据还没有被第一选择器8进行校正。此后，第一显示存储器7a中的数据和第二显示存储器7b中的数据由根据存储读选择信号控制的第二选择器9和第三选择器10分别传输到锁存电路12，由此它们作为原始8比特图象数据显示在显示单元3上。
反之，当使用抖动功能时，如图18(a)所示，第一显示存储器7a通过根据存储分区信号控制的第四选择器15来存储抖动处理过的图象数据(高阶4比特：图象数据“1101”，其中在本实施例中抖动处理过的图象数据“11001111”导致了一进位(carry))，并且第二显示存储器7b通过第一选择器8在图象数据从抖动电路14传输到校正电路16之后存储校正过的图象数据(高阶4比特：在本实施例中的抖动处理过的数据“1101”上校正的“1110”)，以在校正电路16进行的图象质量校正过程中被校正，其中图象质量校正过程如伽马校正、亮度校正和对比度增亮。校正过在第二显示存储器7b中存储的图象数据不同于抖动过程后在第一显示存储器7a中存储的图象数据。
此后，根据存储读选择信号控制的第二选择器9和第三选择器10将显示存储器7a中的数据传输到锁存电路12，且然后数据以4比特抖动处理过的图象数据显示在显示单元3上。
当使用校正功能时，如图18(b)所示，第一显示存储器7a类似地存储抖动处理过的图象数据，且第二显示存储器7b类似地通过第一选择器8存储校正过的图象数据。此后，根据存储读选择信号控制的第二选择器9和第三选择器10将第二显示存储器7b中的数据传输到锁存电路12，且然后数据以校正过的4比特图象数据显示在显示单元3上。
参考图19，示出了控制信号和从选择器输出的数据之间的关系表。抖动功能和校正功能都不使用的情况对应于存储分区信号为关状态而存储都选择信号为开状态，其中图象数据的高阶4比特图象数据由第四选择器15输入到第一显示存储器7a，且图象数据的低阶4比特由第一选择器8输入到第二显示存储器7b，并且其中第一显示存储器7a的高阶4比特和第二显示存储器7b的低阶4比特分别从第二选择器9和第三选择器10发送。此后，它们在锁存电路12中合并，由此显示原始8比特图象数据。
使用抖动功能且不使用校正功能的情况对应于存储分区信号为开状态且存储读选择信号为关状态，其中抖动处理过的图象数据的高阶4比特由第四选择器15输入到第一显示存储器7a中，且校正过的图象数据的高阶4比特由第一选择器8输入到第二显示存储器7b中，并且其中第一显示存储器7a中的抖动处理过的图象数据的高阶4比特从第二选择器9和第三选择器10发送。使用校正功能的情况对应于存储分区信号为开状态且存储读选择信号为开状态，其中第二显示存储器7b中的校正过的图象数据的高阶4比特从第二选择器9和第三选择器10发送。
作为使用该功能的例子，可以是具有半透射LCD面板的便携式设备的应用。半透射LCD面板用作当背光打开时用于显示的透射LCD，而它用作当背光关闭时通过使用外部光用于显示的高反射LCD面板。因此，例如，如果调整伽马特性等从而匹配透射LCD面板的光学特性，产生了当背光关闭时显示差的问题。因此，进行设置，使得用于透射LCD面板的图象数据存储到第一显示存储器7a并且被伽马校正以符合高反射LCD面板的图象数据存储到第二显示存储器7b中，并且使得第一至第四选择器与背光的打开和关闭同步地被控制以将图象数据输出切换到显示单元3。具有了控制器-驱动器2的配置，无论背光打开或者关闭都独立地达到好的显示。上述使用的类型仅仅是一个例子。因此，适用于任何形式，其中不同类型的图象数据存储在第一显示存储器7a和第二显示存储器7b中，且数据被正确地选择和显示。
【第五实施例】
下面参考图20和图21描述根据本发明的第五实施例的控制器-驱动器，显示设备和显示方法。参考图20，示出了根据第五实施例的包含控制器-驱动器的显示设备的配置图。参考图21，示出了用于帮助解释过载操作的图。
如图20所示，本实施例的控制器-驱动器2的特征在于：除了第二实施例的配置以外，在第一选择器8的前级中提供了查找表(LUT)19，且第二显示存储器7b存储由LUT 19校正过的过载数据，其中校正是比较前一帧的数据与随后帧的数据的结果。尽管下面描述的配置中提供了用于执行抖动处理的抖动电路14，也可能使用下面的配置：其中在图1所示的第一实施例的配置中提供LUT 19。
下面大致参考图21描述过载操作。图21中的横坐标轴代表帧而纵坐标轴代表透射率的相对值。在液晶显示器(LCD)中，通过将电压施加到相对的衬底或者施加到一个衬底的电极之间的部分来转动液晶分子，并且根据转动来改变透射率状态以控制显示。然而，根据响应速度来驱动液晶，其中响应速度是由相对于如扩展、扭曲和弯曲的变形的弹性常数、液晶元件的厚度、介电常数等确定的。因此，即使切换施加的电压，透射率也不立即改变，而是以图21中细实线所示的预定时间常数逐渐改变。当显示需要快速屏幕切换的数据时，液晶特性防止了液晶分子的响应跟随施加的电压，从而导致了显示质量的恶化。因此，对于具有不同等级数据的显示，通过施加比要显示的图象数据的等级电压更高或者更低的电压，液晶被驱动，如图21中的虚线所示，增加了响应速度，并且透射率可以如果粗实线所示那样进行改变。
因此，在本实施例中，为了执行上述的过载操作，由根据存储分区信号控制的第四选择器15将抖动处理过的前一帧中的图象数据传送到第一显示存储器7a中，在第一显示存储器7a中存储的前一帧中的图象数据和从抖动电路14传输来的当前帧的图象数据输入到LUT19中，通过参考LUT 19中存储的数据将它们转换为超载数据，并且转换过的数据由根据存储分区信号控制的第一选择器8存储到第二显示存储器7b中。存储在第二显示存储器7b中的用于过载的数据(过载数据)不同于在抖动过程后存储在第一显示存储器7a中的前一帧的图象数据。
此后，通过使用根据存储读选择信号控制的第二选择器9和第三选择器10，存储在第二显示存储器7b中的数据传输到锁存电路12，并且显示在显示单元3上。以这种方式，第一显示存储器7a用作用于过载操作的工作存储器，由此显示单元3接收从第二显示存储器7b用于过载转换的图象数据的输出，从而允许过载操作，以提高液晶响应速度而不增加显示存储器。对于静态图象，原始图象数据，即，8比特图象数据可以以与在第一或者第二实施例中不使用卷动功能的情况相同的方式显示。
【第六实施例】
下面参考图22至图32描述根据本发明的第六实施例的控制器-驱动器，显示设备和显示方法。参考图22，示出了根据第六实施例的包含控制器-驱动器的显示设备的配置图。参考图23，示出了控制器-驱动器的芯片布局和显示单元之间的排列关系图。参考图24至图27，示出了各种情况的图象数据流：只使用主显示屏幕的情况；使用背面显示屏幕的情况(相同的图象数据输出到主显示屏幕和背面显示屏幕)；使用背面显示屏幕的情况(不同的图象数据输出到主显示屏幕和背面显示屏幕)；以及只使用背面显示屏幕的情况。参考图28至图31，示出了各显示屏幕的例子。参考图32，示出了具有现有背面屏幕显示的蜂窝电话的概括配置图。
由于折叠类型的蜂窝电话的形式能够减少整个设备的尺寸并达到大显示屏幕，因此它非常流行。然而，折叠蜂窝电话不方便使用，在于无论何时收到来电，显示单元都需要被翻转(tip up)，这是因为显示屏幕通常放在隐蔽的位置，从而当蜂窝电话折叠时，用户不能检查显示。为了解决这个问题，提出了一种蜂窝电话，它除了主显示屏幕以外，还具有背面显示屏幕(例如，在日本未审查专利申请No.2002-141993中)。例如，除了H像素×V像素×8比特的主显示单元3a以外，具有背面显示屏幕的蜂窝电话还具有H像素×V像素×4比特的背面显示单元3b，从而用户能够使用背面显示单元3b上的显示来检查来电或者e-mail，而不需要打开或者关闭蜂窝电话。然而，除了驱动主显示单元3a的电路以外，具有背面显示单元的现有蜂窝电话还需要控制器-驱动器20b，以驱动背面显示单元3b，从而导致价格增加、功耗增加和驱动器按照区域的问题。
因此，在此实施例中，当蜂窝电话具有背面显示单元时，主显示单元3a和背面显示单元3b由单芯片控制器-驱动器2来驱动以防止上述问题。特别的，如图22所示，除了图1的第一实施例的配置或者图7的第二实施例的配置以外，用于驱动主显示单元3a的控制器-驱动器2包括用于背面显示单元3b的第二锁存电路12b、第二数据线驱动电路13b、和根据从图象绘画单元1(未示出)输入的背面屏幕控制信号控制的SW1。
参考图23，示出了控制器-驱动器2的芯片布局和显示单元之间排列关系。第一显示存储器7a和第二显示存储器7b几乎排列在芯片的中心。具有主显示单元输出板26a的第一锁存电路12a和具有背面显示单元输出板26b的第二锁存电路12b相对于显示存储器分布在对称的位置。从主显示单元3a的显示存储器读出的图象数据和从背面显示单元3b的显示存储器读出的图象数据相对于显示存储器对称地操作。因此，在背面显示单元3b上显示的屏幕具有左右转换的x地址。进一步，从后端观看的背面显示屏幕示出的显示具有与主显示屏幕相同的方向。尽管显示存储器和锁存电路的排列不限于图23中的排列，但是图23中的排列的优点在于显示存储器和第一锁存电路12a之间的布线长度与显示存储器和第二锁存电路12b之间的布线长度几乎一样。
下面参考图24至图27适当描述使用两个显示屏幕的图象数据流。
参考图24，示出了只使用主显示屏幕(背面显示屏幕：不显示)的情况的图象数据流。第四选择器15选择主显示屏幕的图象数据的高阶4比特，且图象数据的高阶4比特存储在第一显示存储器7a中。第一选择器8选择主显示屏幕的图象数据的低阶4比特，且图象数据的低阶4比特(存储在第一显示存储器7a中的图象数据的高阶4比特)存储在第二显示存储器7b中。第二选择器9选择从第一显示存储器7a输出的数据(图象数据的高阶4比特)，且第三选择器10选择从第二显示存储器7b输出的数据(图象数据的低阶4比特)。然后第一锁存电路12a顺序存储8比特图象数据，且主显示单元3a显示8比特图象数据。
在这时，根据背面屏幕控制信号关闭SW1，且在背面显示单元3b上什么都不显示。应该注意：通过停止向用于驱动背面显示单元3b的第二数据线驱动电路13b、第二门线驱动电路5b、以及第二锁存电路12b供电，降低了功耗。参考图28，示出了存储在显示存储器中的图象数据和显示屏幕之间的通常关系图。如图所示，主显示屏幕使用存储在第一显示存储器7a和第二显示存储器7b中的图象数据的结合而显示原始8比特图象数据。
参考图25，示出了使用背面显示(或者子显示)的情况的数据流(当相同的图象数据输出到主显示屏幕和背面显示屏幕时)。第四选择器15选择由抖动电路14抖动处理过的主显示屏幕的图象数据的高阶4比特，且第一显示存储器7a存储抖动处理过的图象数据的高阶4比特。以与第四选择器15相同的方式，第一选择器8还选择主显示屏幕的抖动处理过的图象数据的高阶4比特，且第二显示存储器7b以左右转换状态存储抖动处理过的图象数据的高阶4比特。存储在第二显示存储器7b中的背面显示屏幕的图象数据不同于存储在第一显示存储器7a中的主显示屏幕的图象数据。
第二选择器9选择从第一显示存储器7a输出的数据(抖动处理过的图象数据的高阶4比特)。同时，第三选择器10也选择从第一显示存储器7a输出的数据(抖动处理过的图象数据的高阶4比特)。第一锁存电路12a顺序地将存储在第一显示存储器7a中的4比特图象数据存储到用于存储高阶4比特和低阶4比特的区域，且主显示单元3a显示4比特抖动处理过的图象(伪8比特显示)。
根据背面屏幕控制信号打开SW1，由此，从第二显示存储器7b输出的数据(抖动处理过的图象数据的高阶4比特：第一显示存储器7a中的左右转换的图象数据)顺序存储在背面显示单元3b的第二锁存电路12b中，且背面显示单元3b显示与显示在主显示单元3a上的图象相同的4比特抖动处理过的图象(伪8比特显示)。有了上述控制的执行，可以在主显示屏幕的背面的背面显示屏幕上进行相同的显示。参考图29，示出了在存储在显示存储器中的图象数据和显示屏幕之间的通常关系图。如图所示，主显示屏幕显示存储在第一显示存储器7a中的图象数据，且背面显示屏幕显示左右转换且存储在第二显示存储器7b中的读出图象数据，从而使得相同的图象数据显示在两个屏幕上，其中从后观察背面显示屏幕。
参考图26，示出了使用背面显示屏幕(当不同的图象数据输出到主显示屏幕和背面显示屏幕时)的情况的图象数据流。第四选择器15选择主显示屏幕的抖动处理过的图象数据的高阶4比特，且第一显示存储器7a存储主显示屏幕的抖动处理过的图象数据的高阶4比特。第一选择器8选择背面显示屏幕的抖动处理过的图象数据的高阶4比特，且第二显示存储器7b以左右转换的状态存储背面显示屏幕的抖动处理过的图象数据的高阶4比特。存储在第二显示存储器7b的背面显示屏幕的图象数据不同于存储到第一显示存储器7a中的主显示屏幕的图象数据。
第二选择器9选择从第一显示存储器7a输出的数据(抖动处理过的图象数据的高阶4比特)，且第三选择器10选择从第一显示存储器7a输出的数据(主显示屏幕的抖动处理过的图象数据的高阶4比特)。第一锁存电路12a顺序将存储在第一显示存储器7a中的4比特图象数据存储到用于存储高阶4比特和低阶4比特的区域，且主显示单元3a显示4比特抖动处理过的图象数据(伪8比特显示)。
根据背面屏幕控制信号打开SW1，由此，从第二显示存储器7b输出的数据(在背面显示屏幕上的抖动处理过且左右转换的图象数据的高阶4比特)顺序存储到背面显示单元3b的第二锁存电路12b中，且背面显示单元3b从用于背面显示的抖动处理过的图象数据显示4比特图象，该图象不同于在主显示单元3a上显示的图象(伪8比特显示)。上述控制的执行使得在主显示屏幕和背面显示屏幕上显示不同的屏幕。参考图30，示出了存储在显示存储器中的图象数据和显示屏幕之间的通常关系图。
参考图27，示出了只使用背面显示屏幕的情况(主显示屏幕：无显示)的图象数据流。第四选择器15和第一选择器8选择背面显示屏幕的抖动处理过的图象数据的高阶4比特，且第二显示存储器7b以左右转换的状态存储背面显示屏幕的抖动处理过的图象数据的4比特。此时，通过根据显示存储控制信号的写操作的停止，禁止第一显示存储器7a存储图象数据。
另外，根据背面屏幕控制信号打开SW1，由此，从第二显示存储器7b输出的数据(在背面显示屏幕上的抖动处理过且左右转换的图象数据的高阶4比特)顺序存储到背面显示单元3b的第二锁存电路12b中，且背面显示单元3b从抖动处理过的背面显示图象数据(伪8比特显示)显示4比特图象。应该注意，通过停止向用于驱动主显示单元3a的第一数据线驱动电路13a、第一门线驱动电路5a、和第一锁存电路12a供电，降低了功耗。上述控制的执行使得只在背面显示屏幕上进行显示，而不在主显示单元上进行显示。参考图31，示出了存储在显示存储器中的图象数据和显示屏幕之间的通常关系图。
以这种方式，在用于主显示屏幕和背面显示屏幕的2屏幕显示的排列中，多个分区的显示存储器用作用于主显示屏幕的显示区域和用于背面显示屏幕的显示区域，由此实现了2屏幕显示而没有增加任何显示存储器。进一步，锁存电路和其它部件相对于显示存储器对称布置，从而实现了基本相同的布线长度，并且在主显示屏幕和背面显示屏幕上保持了的相等的显示质量。
如上所述，根据本发明的控制器-驱动器，驱动控制器-驱动器的方法和处理图象数据的方法具有如下效果。
本发明的第一效果是：可以卷动屏幕而不需将图象数据从图象绘画单元(CPU)传送到控制器-驱动器。
这是因为，一帧的显示存储器被分区且以多个比特的单位进行控制，由此，图象数据可以以与现有技术中不使用卷动功能相同的方式被比特分割和存储到显示存储器中，而多个帧的图象数据可以存储在显示存储器中，且所需的图象数据可以从显示存储器中读出，并且以相应于使用卷动功能时的卷动的方式进行显示。
本发明的第二效果是，有可能显示修正的图象，并执行过载操作，而不增加显示存储器。
这是因为，被分区或者被分割的显示存储器用作用于处理过的图象数据的存储区域，或者用作处理中的工作存储区域，从而使得能够参考LUT以及正常图象显示来显示修正后的数据或者转换的图象数据。
本发明的第三效果是，有可能防止增加价格、功耗、以及在具有两个显示屏幕的配置中的安装区域。
这是因为，显示存储器用作用于背面显示或者子显示屏幕的数据存储区域，从而消除了用于提供专用于背面显示屏幕的控制器-驱动器以及内置存储器的需要。另外，当显示存储器分区为用于控制的两个时，锁存电路和其它部件相对于显示存储器而对称布置，从而达到两个屏幕上的相等布线长度和相等显示质量。
以这种结构，有可能处理控制器-驱动器中的不同数据，而不增加控制器-驱动器中包括的显示存储器的存储容量。这表明了同时实现了卷动操作和低功耗，抑制了图象质量的降低。再者，可以很容易地达到校正操作和过载操作。
尽管已经结合若干实施例描述了本发明，应该很容易地懂得将本发明以各种其它形式投入实用。例如，根据本发明的控制器-驱动器可以通过单芯片或者多个芯片实现。例如，当图1所示的门线驱动电路5、控制器-驱动器2、等级电压生成电路4形成在单芯片上时，有可能降低芯片价格和/或降低芯片安装到玻璃基底上(chip-on-glass，COG)的实施价格。进一步，当CPU也包含在该单一芯片上时，由于降低了布线负载，也可期望减少功耗。
本发明可采取显示单元和控制器-驱动器的结构，诸如SOG-LCD(系统安装到玻璃基底上的液晶显示器，System On Glass-LiquidCrystal Display)，其集成到玻璃衬底上且具有集成电路功能和显示功能。该结构免除了控制器-驱动器的实施价格，因此更有效地降低了价格。
尽管抖动过程电路作为一个色彩减少电路的单独的例子在实施例2中进行了描述，以实现伪等级电平表示，也可以为减少色彩执行误差或差别扩展过程。在实施例2中，控制器-驱动器包括在抖动电路中，然而，色彩减少过程，如抖动过程，可以在控制器-驱动器外部执行，且在例如CPU中执行。特别的，当色彩减少过程在控制器-驱动器外部执行时，例如可以给控制器-驱动器用于经过色彩减少过程的两个连续屏幕的图象数据(即，第一和第二屏幕)。这使得有可能串行或者并行地向控制器-驱动器提供第一和第二屏幕的图象数据。例如，当经过色彩减少过程的4比特图象数据给到8比特的总线时，用于两个屏幕的图象数据可以并行发送。在这种情况下，可以对于第一和第二显示存储器执行同时写入操作，因此，图象数据可以以高速从CPU传递到控制器-驱动器。
在图2中，对于输入图象数据是否应该减少等级电平的数目进行了判断。为此，判断电路的例子是判断是否执行卷动操作。然而，上述的判断可以通过将控制器-驱动器的存储容量与输入图象数据的量进行比较，或者通过检测在图象数据中是否需要期望的处理来进行。
另外，根据控制器-驱动器的控制器-驱动器中使用的存储区域可以具有足以存储单一屏幕的图象数据的存储容量。例如，本发明适用于具有用于1.2个屏幕的存储容量的存储区域。
在任何速率，当等级电平的数目下降或者降低到50％时，用于两个屏幕的图象数据可以以等级电平的一半数目存储在存储区域中。类似的，当等级电平的数目降低40％时，有可能存储用于三个连续屏幕的图象数据，尽管相比于降低到50％的等级电平的数目，等级电平的数目降低了。进一步，当等级电平的数目降低到60％时，用于两个连续屏幕的图象数据相比于降低到50％可以以高等级电平进行存储。
进而，当包括在控制器-驱动器中的显示存储器具有的存储容量相等于H像素×V像素×n比特定义的单一屏幕所需的数据量时，不需要在显示存储器中留下多余的存储容量。这意味着可以更有效地执行显示控制。

Claims (20)

1.一种显示驱动器，包括：
存储区域，其具有用于存储足以显示单个屏幕的图象数据量的存储容量，每个图象数据由多个比特构成；以及
存储控制电路，用于在第一模式下将多个比特的全部图象数据存储到存储区域中，并且在第二模式下将多个比特的一部分图象数据存储到存储区域中以在存储区域中留下空白区域。
2.如权利要求1所述的显示驱动器，其中，由多个比特形成的该一部分图象数据是代表等级电平数目的多个比特中的预定数目的高阶比特。
3.如权利要求2所述的显示驱动器，其中，存储区域分割成多个再分割的存储区域，其数目等于提供由多个比特给出的图象数据的等级电平的比特数目；
在第一模式中，图象数据在对应于等级电平数目的用于多个比特的每一比特处进行分割，且在每一比特处分割的全部图象数据存储在多个再分割的存储区域中；
在第二模式中，在图象数据中形成等级电平数目的多个比特的最高阶比特作为该一部分图象数据存储在再分割的存储区域的被选择的一个中。
4.如权利要求3所述的显示驱动器，其中，在第二模式中，对应于在再分割的存储区域的被选择的一个中存储的图象数据，通过二进制驱动操作使得打开或关闭显示屏幕。
5.如权利要求1所述的显示驱动器，其中，在第二模式中，输入不同于多个比特的上述图象数据的图象数据，且不同图象数据的等级电平数目中的期望高阶比特或者多个比特存储在存储区域中的空白区域中。
6.如权利要求5所述的显示驱动器，其中，不同于上述图象数据的图象数据由在连续屏幕中当前屏幕的下一屏幕的图象数据、或通过将由多个比特形成的作为一部分图象数据存储的图象数据经过预定处理而获得的图象数据来指定。
7.如权利要求1所述的显示驱动器，其中，在第二模式中，输入转换为预定比特数目且经过色彩减少过程的多个比特的图象数据；
转换为预定比特数目且经过色彩减少过程的多个比特的图象数据用作由多个比特形成的该一部分图象数据。
8.如权利要求7所述的显示驱动器，其中，在第二模式中，转换为预定比特数目且经过色彩减少过程的多个比特的图象数据并行地与通过将不同图象数据转换成期望比特数目并将其经过色彩减少过程而获得的多个比特的图象数据一起输入。
9.如权利要求8所述的显示驱动器，包括：
色彩减少电路，在第二模式中用于将多个比特的图象数据转换为预定比特数目且经过色彩减少过程，以产生色彩减少的比特作为该一部分多个比特。
10.如权利要求9所述的显示驱动器，其中，色彩减少电路构造为用于执行抖动过程的抖动电路。
11.如权利要求1所述的显示驱动器，包括：
处理电路，在第二模式中用于将多个比特的输入图象数据经过预定过程，或者将从色彩减少电路给出的图象数据经过预定过程，以输出该一部分多个比特。
12.如权利要求1所述的显示驱动器，包括：
处理电路，在第二模式中用于将作为存储在存储区域中的该一部分多个比特而输入的多个比特的图象数据存储到空白区域中，或者将从色彩减少电路输出并经过预定过程的图象数据存储到空白区域中作为该一部分多个比特。
13.如权利要求1所述的显示驱动器，其中，存储区域被一分割数目分割为多个再分割的存储区域；
在第一模式中，由多个比特形成的图象数据被相应于分割数目的一数目分割为期望比特数目，且分割为期望比特数目的全部图象数据存储在多个再分割的存储区域中；
在第二模式中，任一个再分割的存储区域被选择用于存储由多个比特形成的该一部分图象数据。
14.如权利要求1所述的显示驱动器，其中，存储区域被分割为第一分割的存储区域和第二分割的存储区域；
在第一模式中，
由多个比特形成的图象数据被相等地在第一模式中分割为用于代表等级电平数目的多个比特的高阶比特和低阶比特；
分割的多个比特中的图象数据的高阶比特存储到第一分割的存储区域，而分割的多个比特中的图象数据的低阶比特存储到第二分割的存储区域；
在第二模式中，
由多个比特形成的图象数据的高阶比特用作由多个比特形成的该一部分图象数据，且选择性地存储到第一分割的存储区域或第二分割的存储区域。
15.如权利要求1所述的显示驱动器，其中，在控制两个显示屏幕的情况下，在第一模式中，存储控制电路使用存储在存储区域中的全部多个比特来显示在两个显示屏幕的任一个上；
在第二模式中，存储控制电路使用存储在存储区域中的该一部分多个比特来显示在显示屏幕的至少一个上。
16.如权利要求1所述的显示驱动器，其中，在第一模式中，存储控制电路读出存储在分割的存储区域中的全部图象数据作为用于显示用的图象数据；
在第二模式中，存储控制电路读出存储在任一分割的存储区域中的图象数据作为用于显示用的图象数据的高阶比特，并使用与读出数据相同的数据、该一部分读出数据、或者预定期望数据作为用于显示用的图象数据的低阶比特。
17.如权利要求1所述的显示驱动器，包括：
第一判断电路，用于通过比较多个比特的输入图象数据和存储区域的存储容量来控制第一和第二模式。
18.如权利要求17所述的显示驱动器，包括：
第二判断电路，用于通过判断多个比特的输入图象数据是否经过预定过程来控制第一和第二模式。
19.如权利要求1所述的显示驱动器，其中，第一和第二模式通过来自外部电路的模式选择信号来控制。
20.如权利要求1所述的显示驱动器，其中，在第二模式中，存储控制电路响应于比特数目选择信号来控制该一部分多个比特的比特宽度。
CNB2003101012474A 2002-10-15 2003-10-15 显示驱动器 Expired - Fee Related CN100541597C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002299845 2002-10-15
JP299845/2002 2002-10-15
JP2003350636A JP2004157526A (ja) 2002-10-15 2003-10-09 コントローラ・ドライバ、表示装置及び表示方法
JP350636/2003 2003-10-09

Publications (2)

Publication Number Publication Date
CN1617218A true CN1617218A (zh) 2005-05-18
CN100541597C CN100541597C (zh) 2009-09-16

Family

ID=32044685

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101012474A Expired - Fee Related CN100541597C (zh) 2002-10-15 2003-10-15 显示驱动器

Country Status (6)

Country Link
US (1) US7206003B2 (zh)
EP (1) EP1411492B1 (zh)
JP (1) JP2004157526A (zh)
KR (1) KR100563792B1 (zh)
CN (1) CN100541597C (zh)
TW (1) TWI259421B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540144B (zh) * 2008-03-18 2011-06-15 安凯(广州)微电子技术有限公司 双屏lcd刷新方法、装置及系统
CN102792364A (zh) * 2010-06-01 2012-11-21 夏普株式会社 显示装置
CN110288955A (zh) * 2018-03-19 2019-09-27 精工爱普生株式会社 显示驱动器、电光装置和电子设备
CN112259048A (zh) * 2020-10-26 2021-01-22 杭州国芯科技股份有限公司 一种自适应Gamma曲线调节方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159440B2 (en) 2003-06-30 2012-04-17 Advanced Micro Devices, Inc. Controller driver and display apparatus using the same
JP4381888B2 (ja) * 2004-05-24 2009-12-09 富士通株式会社 液晶表示装置およびテレビジョン受像機
KR20060014213A (ko) * 2004-08-10 2006-02-15 엘지.필립스 엘시디 주식회사 유기 전기 발광 소자의 구동 회로 및 이를 이용한 구동 방법
EP1628282A1 (en) * 2004-08-20 2006-02-22 Dialog Semiconductor GmbH Display controller with DRAM graphics memory
JP4683384B2 (ja) * 2004-09-22 2011-05-18 株式会社ソニー・コンピュータエンタテインメント メモリ制御方法、グラフィックプロセッサおよび情報処理装置
JP2006106120A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 映像表示装置及び映像信号処理装置
JP4974507B2 (ja) * 2004-10-29 2012-07-11 株式会社半導体エネルギー研究所 表示装置
TWI258109B (en) * 2004-11-03 2006-07-11 Realtek Semiconductor Corp Method and apparatus for non-linear dithering of images
JP5086524B2 (ja) * 2005-01-13 2012-11-28 ルネサスエレクトロニクス株式会社 コントローラ・ドライバ及びそれを用いた液晶表示装置
KR100666603B1 (ko) * 2005-03-24 2007-01-09 삼성전자주식회사 멀티 디스플레이 구동 회로 및 멀티 디스플레이 구동회로의 동작 방법
JP2007033864A (ja) * 2005-07-27 2007-02-08 Mitsubishi Electric Corp 画像処理回路及び画像処理方法
KR101253243B1 (ko) 2005-08-31 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US7847793B2 (en) * 2005-12-08 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Control circuit of display device, and display device and electronic appliance incorporating the same
KR20080042433A (ko) * 2006-11-10 2008-05-15 삼성전자주식회사 표시 장치 및 그 구동 장치
KR100800493B1 (ko) 2007-02-09 2008-02-04 삼성전자주식회사 임베디드 메모리 장치를 이용한 액정 표시 장치의 응답속도 보상 시스템 및 영상 프레임 데이터 제어 방법
TWI386887B (zh) * 2007-08-31 2013-02-21 Tpo Displays Corp 顯示裝置及電子系統
JP5185697B2 (ja) * 2008-05-28 2013-04-17 ルネサスエレクトロニクス株式会社 表示装置、表示パネルドライバ、表示パネルの駆動方法、及び表示パネルドライバへの画像データ供給方法
TWI399732B (zh) * 2008-08-13 2013-06-21 Sitronix Technology Corp And a control chip for a color order type liquid crystal display device
KR101023130B1 (ko) * 2009-01-08 2011-03-24 삼성모바일디스플레이주식회사 표시 장치 및 그의 구동 방법
KR101040902B1 (ko) * 2009-01-23 2011-06-16 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치 및 그 구동방법
TWI404035B (zh) * 2009-06-03 2013-08-01 Univ Nat Taiwan Normal 具有影像狀態記憶特性之顯示器驅動電路以及方法
KR200457896Y1 (ko) * 2009-08-12 2012-01-12 (주)희성 신발 깔창
CN102708837B (zh) * 2009-09-29 2014-07-09 盛群半导体股份有限公司 亮度补偿装置及方法
US9268367B2 (en) * 2010-10-13 2016-02-23 Microsoft Technology Licensing, Llc Use of low-power display on device
US9183799B2 (en) 2011-05-24 2015-11-10 Apple Inc. Additional application of voltage during a write sequence
US9099026B2 (en) 2012-09-27 2015-08-04 Lapis Semiconductor Co., Ltd. Source driver IC chip
US9514510B2 (en) 2013-03-29 2016-12-06 Mediatek Inc. Method and apparatus for arranging pixels of picture in storage units each having storage size not divisible by pixel size
JP2017083768A (ja) 2015-10-30 2017-05-18 株式会社ジャパンディスプレイ 表示装置の駆動回路及び表示装置
JP6343369B1 (ja) * 2017-05-24 2018-06-13 山佐株式会社 遊技機
CN109215556A (zh) * 2018-10-12 2019-01-15 中国科学院微电子研究所 列驱动器、显示装置及驱动方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3137367B2 (ja) * 1990-08-09 2001-02-19 株式会社東芝 カラーパネル表示制御システム及びコンピュータシステム
JP3026591B2 (ja) * 1990-09-14 2000-03-27 大日本印刷株式会社 簡易ダブルバッファ表示装置
JPH05165425A (ja) * 1991-12-17 1993-07-02 Rhythm Watch Co Ltd 液晶表示板制御装置
US5390293A (en) * 1992-08-19 1995-02-14 Hitachi, Ltd. Information processing equipment capable of multicolor display
JPH0695617A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd 液晶表示装置及び表示コントローラ
US5488385A (en) * 1994-03-03 1996-01-30 Trident Microsystems, Inc. Multiple concurrent display system
JP3270241B2 (ja) 1994-04-25 2002-04-02 日本電気株式会社 携帯型情報処理装置
JPH087077A (ja) * 1994-06-20 1996-01-12 Matsushita Electric Ind Co Ltd 画像処理装置
JPH0944130A (ja) 1995-07-28 1997-02-14 Sony Corp 映像装置
JP3263592B2 (ja) 1996-04-11 2002-03-04 株式会社日立国際電気 無線携帯端末
JP3492083B2 (ja) * 1996-05-17 2004-02-03 キヤノン株式会社 画像表示装置
JPH09325653A (ja) * 1996-06-06 1997-12-16 Canon Inc 画像出力装置及びその方法
JPH10124024A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 情報処理装置の表示制御装置
US6288722B1 (en) 1996-10-17 2001-09-11 International Business Machines Corporation Frame buffer reconfiguration during graphics processing based upon image attributes
US6903733B1 (en) * 1997-11-24 2005-06-07 Pixelworks, Inc. Ultra-high bandwidth multi-port memory system for image scaling applications
US6008794A (en) * 1998-02-10 1999-12-28 S3 Incorporated Flat-panel display controller with improved dithering and frame rate control
JP2000235173A (ja) * 1998-02-23 2000-08-29 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置の駆動回路、電気光学装置及び電子機器
US6288698B1 (en) * 1998-10-07 2001-09-11 S3 Graphics Co., Ltd. Apparatus and method for gray-scale and brightness display control
US6801213B2 (en) * 2000-04-14 2004-10-05 Brillian Corporation System and method for superframe dithering in a liquid crystal display
JP4980508B2 (ja) * 2000-04-24 2012-07-18 エーユー オプトロニクス コーポレイション 液晶表示装置、モノクローム液晶表示装置、コントローラ、および画像変換方法
JP2002141993A (ja) 2000-08-24 2002-05-17 Nec Saitama Ltd 折り畳み型携帯電話機及びその着信時の背面液晶表示方法
JP2002251173A (ja) * 2001-02-27 2002-09-06 Matsushita Electric Ind Co Ltd 液晶表示装置とその駆動方法および画像データの伝送方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540144B (zh) * 2008-03-18 2011-06-15 安凯(广州)微电子技术有限公司 双屏lcd刷新方法、装置及系统
CN102792364A (zh) * 2010-06-01 2012-11-21 夏普株式会社 显示装置
CN102792364B (zh) * 2010-06-01 2015-05-06 夏普株式会社 显示装置
CN110288955A (zh) * 2018-03-19 2019-09-27 精工爱普生株式会社 显示驱动器、电光装置和电子设备
CN110288955B (zh) * 2018-03-19 2022-05-03 精工爱普生株式会社 显示驱动器、电光装置和电子设备
CN112259048A (zh) * 2020-10-26 2021-01-22 杭州国芯科技股份有限公司 一种自适应Gamma曲线调节方法

Also Published As

Publication number Publication date
JP2004157526A (ja) 2004-06-03
CN100541597C (zh) 2009-09-16
KR100563792B1 (ko) 2006-03-27
US20040080521A1 (en) 2004-04-29
EP1411492B1 (en) 2010-12-29
TW200421224A (en) 2004-10-16
TWI259421B (en) 2006-08-01
KR20040034478A (ko) 2004-04-28
US7206003B2 (en) 2007-04-17
EP1411492A1 (en) 2004-04-21

Similar Documents

Publication Publication Date Title
CN1617218A (zh) 控制器－驱动器，显示设备，和显示方法
CN1232938C (zh) 基准电压发生电路及发生方法、显示驱动电路及显示装置
CN1254780C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1294442C (zh) 伽马校正电路、液晶驱动电路以及显示装置
CN1311419C (zh) 显示装置及其驱动电路和驱动方法
CN1173324C (zh) 液晶显示装置、驱动方法及电子设备
CN1197049C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1697011A (zh) 控制驱动器及显示装置
CN1251162C (zh) 矩阵型显示装置
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1728227A (zh) 灰阶电压发生电路、驱动电路及光电装置
CN1213395C (zh) 信号线驱动电路、图像显示装置以及移动设备
CN1504990A (zh) 电源供给方法及电源电路
CN1467554A (zh) 驱动电路、光电装置及其驱动方法
CN1613104A (zh) 液晶显示器及其驱动方法
CN1670802A (zh) 显示装置和电子设备
CN1815543A (zh) 液晶显示器及其驱动设备
CN1521713A (zh) 显示驱动控制设备和包含显示设备的电子设备
CN1523567A (zh) 显示驱动控制设备和包含显示设备的电子设备
CN1722208A (zh) 校正电路、控制电路及包括该电路的显示装置和电子设备
CN1858839A (zh) 显示装置的驱动方法
CN1804980A (zh) 显示器件的驱动方法
CN1073242C (zh) 液晶显示装置的取代方法,液晶显示装置,电子器械及驱动电路
CN1595479A (zh) 显示驱动器及电光学装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101119

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20131015