CN110288955B - 显示驱动器、电光装置和电子设备 - Google Patents

显示驱动器、电光装置和电子设备 Download PDF

Info

Publication number
CN110288955B
CN110288955B CN201910197344.9A CN201910197344A CN110288955B CN 110288955 B CN110288955 B CN 110288955B CN 201910197344 A CN201910197344 A CN 201910197344A CN 110288955 B CN110288955 B CN 110288955B
Authority
CN
China
Prior art keywords
circuit
display data
data
signal line
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910197344.9A
Other languages
English (en)
Other versions
CN110288955A (zh
Inventor
富江晃弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN110288955A publication Critical patent/CN110288955A/zh
Application granted granted Critical
Publication of CN110288955B publication Critical patent/CN110288955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

显示驱动器、电光装置和电子设备。能够减少显示驱动器(IC)的长边的长度。显示驱动器(100)包含放大器电路(AP1～APm)、对放大器电路(AP1～APm)输出D/A转换电压的D/A转换电路(DA1～DAm)、逻辑电路(10)、连接D/A转换电路(DA1～DAm)和逻辑电路(10)的信号线组(GH1～GHm)。放大器电路(AP1～APm)沿着方向(D1)配置。D/A转换电路(DA1～DAm)在放大器电路(AP1～APm)的方向(D2)侧沿着方向(D1)配置。逻辑电路(10)配置在D/A转换电路(DA1～DAm)的方向(D2)侧，以时分方式将各显示数据为k位的第1～第n显示数据经由信号线组(GHi)输出到D/A转换电路(DAi)。

Description

显示驱动器、电光装置和电子设备
技术领域
本发明涉及显示驱动器、电光装置和电子设备等。
背景技术
在液晶显示装置等电光装置中，显示驱动器对电光面板进行驱动，由此在像素中写入数据电压。在电光面板中沿着其长边设置有多个图像信号输入端子。例如，在以8路的多路分配驱动对水平方向的像素数为3840像素的4K面板进行驱动的情况下，要沿着长边设置480个图像信号输入端子。为了向该图像信号输入端子供给图像信号，显示驱动器IC成为细长的长方形，以其长边与电光面板的长边对置的方式安装在基板上。例如，在与电光面板连接的柔性基板上安装显示驱动器IC。
在对4K面板等端子数较多的电光面板进行驱动的情况下，使用多个显示驱动器对电光面板进行驱动。例如，在使用2个显示驱动器的情况下，重叠2个柔性基板而与电光面板连接，在各个柔性基板上各安装一个显示驱动器IC。这样，能够对相对于显示驱动器的图像信号输出端子的数量具有2倍的输入数量的电光面板进行驱动。例如专利文献1公开了使用多个显示驱动器对电光面板进行驱动的技术。
专利文献1：日本特开2010-91825号公报
发明内容
发明要解决的课题
显示驱动器包含门阵列电路、行锁存电路、多路复用器、D/A转换电路(Digital toAnalog Conversion Circuit)、放大器电路。门阵列电路在一次的数据输出中输出与一个多路复用器对应的显示数据，以时分方式反复进行该处理，将1行的显示数据输出到行锁存电路。例如，1个像素的显示数据为12位，在进行8路的多路分配驱动的情况下，一次的数据输出成为96位。发送96位的96根信号线沿着行锁存电路的长边方向即显示驱动器IC的长边方向布置。针对该沿着长边方向的96根信号线，从门阵列电路的左右环绕96根信号线而进行连接。
在上述结构中，行锁存电路与门阵列电路分开进行布局配置，因此，多个信号线从门阵列电路的左右环绕而与行锁存电路连接。该环绕的布线的布局区域成为使显示驱动器IC的长边的长度增大的一个原因。
用于解决课题的手段
本发明的一个方式涉及一种显示驱动器，所述显示驱动器包含：第1～第m放大器电路，它们对电光面板进行驱动，m为2以上的整数；第1～第m D/A转换电路，它们向所述第1～第m放大器电路输出第1～第m D/A转换电压；逻辑电路；以及第1～第m信号线组，它们连接所述第1～第m D/A转换电路和所述逻辑电路，所述第1～第m放大器电路沿着第1方向配置，所述第1～第m D/A转换电路在所述第1～第m放大器电路的与所述第1方向垂直的第2方向侧沿着所述第1方向配置，所述逻辑电路配置在所述第1～第m D/A转换电路的所述第2方向侧，以时分方式将各显示数据为k位的第1～第n显示数据经由所述第1～第m信号线组的第i信号线组输出到所述第1～第m D/A转换电路的第i D/A转换电路，n、k为2以上的整数，i为1以上且m以下的整数。
此外，在本发明的一个方式中，也可以是，所述逻辑电路对所述第1～第n显示数据进行锁存，以时分方式输出锁存的所述第1～第n显示数据。
此外，在本发明的一个方式中，所述逻辑电路是自动配置布线的门阵列电路或标准单元阵列电路。
此外，在本发明的一个方式中，所述逻辑电路将所述第1～第n显示数据分割成高位侧的位数据和低位侧的位数据，以时分方式输出所述高位侧的位数据和所述低位侧的位数据。
此外，在本发明的一个方式中，所述逻辑电路进行基于所述第1～第n显示数据中的第j显示数据的过驱动运算，以时分方式输出通过过驱动运算而得到的过驱动用的显示数据和所述第j显示数据，j为1以上且n以下的整数。
此外，在本发明的一个方式中，所述逻辑电路将所述过驱动用的显示数据和所述第j显示数据分割成高位侧的位数据和低位侧的位数据，以时分方式输出所述过驱动用的显示数据的高位侧的位数据以及低位侧的位数据、和所述第j显示数据的低位侧的位数据。
此外，在本发明的一个方式中，所述逻辑电路将所述第i D/A转换电路的控制信号经由所述第i信号线组输出到所述第i D/A转换电路，所述第i信号线组具有传输所述第1～第n显示数据的信号线和传输所述控制信号的信号线。
此外，在本发明的一个方式中，所述第i D/A转换电路具有进行基于所述第1～第n显示数据的运算处理的运算电路，所述控制信号是对所述运算电路进行控制的信号。
此外，在本发明的一个方式中，所述第i D/A转换电路具有对来自所述逻辑电路的显示数据进行锁存的锁存电路，所述控制信号是所述锁存电路的锁存信号，所述逻辑电路输出所述第1～第n显示数据的第p显示数据和使所述第p显示数据进行锁存的所述锁存信号，在所述第p显示数据的下一个第q显示数据与所述第p显示数据相同时，不输出使所述第q显示数据进行锁存的所述锁存信号，p为1以上且n以下的整数，q为1以上且n以下的整数，q≠p。
此外，在本发明的一个方式中，所述第i信号线组的各信号线沿着所述第2方向布置。
此外，本发明的另一个方式涉及一种电光装置，所述电光装置包含：上述任意一项所述的显示驱动器；以及所述电光面板。
此外，本发明的又一个方式涉及一种电子设备，所述电子设备包含上述任意一项所述的显示驱动器。
附图说明
图1是将行锁存电路设置在门阵列电路的外部的情况下的显示驱动器的布局结构例。
图2是将行锁存电路设置在门阵列电路的外部的情况下的显示驱动器的布局结构例。
图3是本实施方式中的显示驱动器的布局结构例。
图4是本实施方式中的逻辑电路的功能框图。
图5是说明逻辑电路的动作的时序图。
图6是说明逻辑电路的动作的时序图。
图7是D/A转换电路和信号线组的第1详细结构例的功能框图。
图8是说明逻辑电路和D/A转换电路的动作的第1时序图。
图9是运算电路的第1详细结构例。
图10是运算电路的第2详细结构例。
图11是说明逻辑电路和D/A转换电路的动作的第2时序图。
图12是说明逻辑电路和D/A转换电路的动作的第3时序图。
图13是说明逻辑电路和D/A转换电路的动作的第4时序图。
图14是D/A转换电路和信号线组的第2详细结构例的功能框图。
图15是电光装置的结构例。
图16是电子设备的结构例。
标号说明
10：逻辑电路；20：控制电路；21：地址生成电路；22：地址解码器；30：锁存电路；40：多路复用器；50：输出控制电路；52：运算电路；54：加法数据输出电路；56：加法电路；100：显示驱动器；200：电光面板；300：电子设备；310：处理装置；320：显示控制器；330：存储部；340：通信部；350：电光装置；360：操作部；400：显示驱动器；AP1～APm：放大器电路；D1：第1方向；D2：第2方向；DA1～DAm：D/A转换电路；EZK：运算电路；GH1～GHm：信号线组；LKR：锁存电路；LSDA：锁存信号；ODD：过驱动用的显示数据；PDT1～PDT8：显示数据；SH、SH2：信号线。
具体实施方式
下面，对本发明的优选实施方式进行详细说明。另外，以下说明的本实施方式并非不当地限定权利要求书所记载的本发明的内容，本实施方式中说明的全部结构不是必须作为本发明的解决手段。
1.显示驱动器
图1、图2是将行锁存电路设置在门阵列电路的外部的情况下的显示驱动器400的布局结构例。图1、图2示出从厚度方向俯视半导体芯片时的布局配置。
如图1所示，显示驱动器400的半导体芯片为长方形。设半导体芯片的长边方向为方向D1，设半导体芯片的短边方向为方向D2。显示驱动器400包含模拟电路ANB、配置在模拟电路ANB的方向D2(第2方向)上的行锁存电路LTB、配置在行锁存电路LTB的方向D2侧的门阵列电路GAB。
模拟电路ANB、行锁存电路LTB和门阵列电路GAB的长边是沿着方向D1的边，其长边的长度大致相同。下面，将方向D1上的长度称为横宽。门阵列电路GAB和行锁存电路LTB通过布置在布线区域WA1、WA2中的信号线连接。该信号线被布置成从门阵列电路GAB的短边绕到行锁存电路LTB的短边。因此，当设布线区域WA1、WA2的横宽为HW时，显示驱动器400的横宽LSW比门阵列电路GAB等的横宽长2×HW。
图2是与一个输出对应设置的电路块的布局结构例。一个输出是向一个图像信号输出端子输出图像信号。在图2中仅示出一个块，但是，实际上，输出数量的电路块沿着方向D1并列。下面，以多路分配驱动中的路数为8的情况为例进行说明。
放大器电路AP和D/A转换电路DA包含在图1的模拟电路ANB中，多路复用器MX、锁存电路LT1～LT8和移位寄存器SR包含在图1的行锁存电路LTB中。针对全部输出，采用一个门阵列电路GAB。锁存电路LT1～LT8分别保持1个像素的显示数据。当设1个像素的显示数据例如为12位时，锁存电路LT1～LT8保持96位的数据。在锁存电路LT1～LT8上，沿着方向D1布置有包含96根信号线的信号线组WG。该信号线组WG与门阵列电路GAB连接。
移位寄存器SR将锁存信号依次输送到相邻的移位寄存器。在移位寄存器SR对锁存信号进行锁存时，锁存电路LT1～LT8从96根信号线锁存显示数据。多路复用器MX逐一选择锁存电路LT1～LT8，以时分方式输出8个显示数据。D/A转换电路DA对时分的显示数据进行D/A转换，放大器电路AP对D/A转换电压进行缓冲或放大，将其输出到图像信号输出端子。
在以上的例子中，针对一个输出，需要对96位的显示数据进行锁存，因此，需要96根信号线。设该信号线组WG的纵宽为LHW。例如，在设布线间隔为1um的情况下，LHW大约成为100um。假设在沿着方向D2布置信号线组WG的情况下，作为与一个输出对应的电路块的横宽BPT，需要100um。但是，为了减小显示驱动器IC的横宽LSW，需要尽可能减小与一个输出对应的电路块的横宽BPT。
这样，通过沿着方向D1布置信号线组WG，为了连接门阵列电路GAB和信号线组WG，需要图1中说明的布线区域WA1、WA2。信号线组WG的信号线数越增加，则布线区域WA1、WA2的横宽HW越宽，显示驱动器IC的横宽LSW越大。
例如，当考虑在柔性基板等上的安装时，优选显示驱动器IC的长边的长度LSW是与电光面板的长边的长度相同的程度。因此，在对4K面板等高精细的电光面板进行驱动的情况下，重合2片柔性基板而与电光面板连接，在柔性基板上分别安装显示驱动器IC。例如，在将其汇集于一个显示驱动器IC的情况下，上述布线布局区域成为问题，很难使显示驱动器IC的长边的长度LSW成为与电光面板的长边的长度相同的程度。
或者，近年来，高帧率化和高精细化得到了发展。当设帧率为2倍时，从门阵列电路GAB到行锁存电路LTB的传输速率成为2倍，但是，在信号延迟来不及的情况下，需要使信号线数成为2倍并降低传输速率。或者，在对电光面板进行高精细化的情况下，需要增加路数或提高传输速率。在增加路数的情况下，信号线数相应地增加，在提高传输速率的情况下，与帧率的情况同样，信号线数增加。如果进行高精细化，则输出数增加，因此，模拟电路ANB的横宽增加，进而，布线区域WA1、WA2的横宽HW增加，由此，很难使显示驱动器IC的横宽LSW与电光面板的横宽一致。
图3是本实施方式中的显示驱动器100的布局结构例。此外，图4是本实施方式中的逻辑电路10的功能框图。
图3示出从厚度方向俯视半导体芯片时的布局配置。在图3中，实线的四边形表示电路的配置区域。配置区域是配置构成电路的电路元件的区域。电路元件例如是晶体管、电阻、电容器等，构成它们的扩散区域或多晶硅、金属布线、触点等被配置的区域是配置区域。
如图3所示，显示驱动器100包含放大器电路AP1～APm(第1～第m放大器电路(m为2以上的整数))、D/A转换电路DA1～DAm(第1～第m D/A转换电路)、逻辑电路10、信号线组GH1～GHm(第1～第m信号线组)。
放大器电路AP1～APm对电光面板进行驱动。放大器电路AP1～APm沿着方向D1(第1方向)配置。即，在放大器电路APs的方向D1侧相邻配置放大器电路APs+1。s为1以上且m-1以下的整数。
D/A转换电路DA1～DAm对放大器电路AP1～APm输出第1～第m D/A转换电压。D/A转换电路DA1～DAm在放大器电路AP1～APm的方向D2侧沿着方向D1配置。即，D/A转换电路DAi(第i D/A转换电路)配置在放大器电路APi(第i放大器电路)的方向D2侧，D/A转换电路Dai向放大器电路APi输出第i D/A转换电压。放大器电路APi对第i D/A转换电压进行放大或缓冲，输出图像信号。另外，方向D1是沿着显示驱动器100的长边的方向，方向D2是沿着显示驱动器100的短边的方向，方向D2是与方向D1垂直的方向。
信号线组GH1～GHm连接D/A转换电路DA1～DAm和逻辑电路10。即，信号线组GHi(第i信号线组(i为1以上且m以下的整数))设置在D/A转换电路DAi的第2方向侧，连接D/A转换电路DAi和逻辑电路10。
逻辑电路10配置在D/A转换电路DA1～DAm的方向D2侧，以时分方式将第1～第n显示数据(n、k为2以上的整数)经由信号线组GHi输出到D/A转换电路DAi。第1～第n显示数据分别为k位的数据。n是多路分配驱动中的路数。在设t为2≤t≤k的整数时，信号线组GHi至少包含t根信号线。t由时分的分割数决定，例如在分割数为n的情况下，t＝k。下面，以n＝8、k＝12为例进行说明。
根据本实施方式，第1～第8显示数据以时分方式经由信号线组GHi从逻辑电路10输出到D/A转换电路DAi。1个像素的显示数据为12位，因此，第1～第8显示数据为96位，但是，其以时分方式进行输出，由此，能够使信号线组GHi的信号线数比96根少。例如，在逻辑电路10以时分方式各输出12位的情况下，信号线组GHi包含12根信号线即可。由此，能够使信号线组GHi的布线区域的横宽比D/A转换电路DAi和放大器电路APi的横宽窄，能够在D/A转换电路DAi与逻辑电路10之间配置信号线组GHi。即，不需要设置图1的布线区域WA1、WA2，能够缩短显示驱动器100的横宽。
此外，在本实施方式中，信号线组GHi的各信号线沿着方向D2布置。即，信号线的一端与D/A转换电路DAi连接，信号线从D/A转换电路DAi沿着方向D2延伸，信号线的另一端与逻辑电路10连接。信号线组GHi包含沿着方向D2的多个信号线，这多个信号线沿着方向D1排列配置。
这样，通过沿着方向D2布置信号线组GHi的各信号线，不需要设置图1的布线区域WA1、WA2，能够缩短显示驱动器100的横宽。
如图4所示，逻辑电路10包含控制电路20、锁存电路30、多路复用器40、输出控制电路50。另外，也可以省略输出控制电路50。这里，图4示出功能框图，各电路在布局中不一定是分离的。
图5、图6是说明逻辑电路10的动作的时序图。如图5所示，控制电路20输出显示数据PDT1～PDT8(第1～第8显示数据)。例如，作为显示数据PDT1，在1个水平扫描期间内，以时分方式输出显示数据D1_1、D1_2、…、D1_m。显示数据D1_1、D1_2、…、D1_m分别是1个像素的显示数据，是12位的显示数据。
此外，控制电路20输出锁存信号SLT1～SLTm。在锁存信号SLT1～SLTm中，在1个水平扫描期间内依次产生脉冲信号。在锁存信号SLT1的下降沿，锁存电路30将显示数据D1_1～D8_1作为保持数据LLQ1进行锁存。显示数据D1_1～D8_1是多路分配驱动中进行时分驱动的8个像素的显示数据。同样，在锁存信号SLT2、…、SLTm的下降沿，锁存电路30将显示数据D1_2～D8_2、…、D1_m～D8_m作为保持数据LLQ2、…、LLQm进行锁存。
如图4所示，控制电路20具有地址生成电路21和地址解码器22。锁存电路30包含第1～第m锁存组，地址生成电路21生成指定使哪个锁存组对显示数据PDT1～PDT8进行锁存的地址。地址解码器22对地址进行解码，根据其解码结果生成锁存信号SLT1～SLTm。即，使与地址指定的锁存组对应的锁存信号产生脉冲信号。这样，在第1～第m锁存组中锁存保持数据LLQ1～LLQm。
控制电路20将锁存使能信号ELL输出到多路复用器40。多路复用器40具有锁存电路，在锁存使能信号ELL的下降沿，对保持数据LLQ2、…、LLQm进行锁存。即，对显示数据D1_1～D8_1、D1_2～D8_2、…、D1_m～D8_m进行锁存。设该锁存的保持数据为MXL1_1～MXL8_1、MXL1_2～MXL8_2、…、MXL1_m～MXL8_m。
如图6所示，控制电路20对多路复用器40输出选择信号SEL1～SEL8。选择信号SEL1～SEL8在水平扫描期间内依次激活。在图6中，高电平是激活。另外，在多路分配驱动中进行循环(rotation)的情况下，选择信号SEL1～SEL8激活的顺序由循环处理决定。多路复用器40在选择信号SEL1为激活的期间内选择MXL1_1～MXL1_m。由此，输出显示数据D1_1～D1_m作为输出数据MXQ1～MXQm。同样，多路复用器40在选择信号SEL2、…、SEL8为激活的期间内选择MXL2_1～MXL2_m、…、MXL8_1～MXL8_m。由此，输出显示数据D2_1～D2_m、…、D8_1～D8_m作为输出数据MXQ1～MXQm。
输出控制电路50对多路复用器40的输出数据MXQ1～MXQm进行例如运算处理或时分处理，将其结果作为显示数据DQ1～DQm进行输出。即，对输出数据MXQi进行例如运算处理或时分处理，将处理后的数据作为显示数据DQi经由信号线组GHi输出到D/A转换电路DAi。在输出控制电路50进行运算处理的情况下，输出控制电路50可以包含运算电路52。如后所述，运算电路52例如进行格雷编码处理或过驱动运算等。控制电路20对输出控制电路50输出控制信号SCU。控制信号SCU例如是对时分定时进行控制的信号。
另外，也可以省略输出控制电路50，输出多路复用器40的输出数据MXQ1～MXQm作为显示数据DQ1～DQm。此外，也可以省略输出控制电路50的运算电路52，将与其相当的运算电路设置在D/A转换电路侧。
根据以上的实施方式，逻辑电路10对显示数据进行锁存，以时分方式输出该锁存的显示数据。以显示数据DQi为例，控制电路20输出PDT1～PDT8＝D1_i～D8_i，锁存电路30对LLQi＝D1_i～D8_i进行锁存。多路复用器40以时分方式选择D1_i～D8_i，将该时分数据作为输出数据MXQi进行输出。输出控制电路50对输出数据MXQi进行处理，输出显示数据DQi。
根据本实施方式，逻辑电路10经由信号线组GHi输出的数据是显示数据DQi。显示数据DQi是以时分方式选择D1_i～D8_i而得到的数据，因此，是12位。或者，在输出控制电路50进一步进行时分的情况下，成为比12位少的位数。由此，信号线组GHi成为包含12根或12根以下的信号线的信号线组，能够使其布线区域的宽度成为D/A转换电路DAi的横宽以下。
此外，在本实施方式中，逻辑电路10是自动配置布线的门阵列电路或标准单元阵列电路。具体而言，逻辑电路10包含逻辑元件和连接逻辑元件之间的信号线，通过该逻辑元件和信号线实现功能。逻辑元件例如是AND元件或OR元件等逻辑运算元件、或者触发器电路等存储元件。自动配置布线的门阵列电路是自动配置逻辑门、且自动布置信号线的阵列电路。此外，在标准单元阵列电路中，逻辑元件成为标准化的单元。标准单元阵列电路是针对所配置的逻辑元件自动布线信号线的阵列电路。
根据本实施方式，与图1的行锁存电路LTB相当的图4的锁存电路30和多路复用器40通过门阵列电路或标准单元阵列电路实现。以往，当在门阵列电路中包含行锁存电路时，考虑到信号延迟，存在逻辑元件的晶体管尺寸增大、芯片面积增加的问题。因此，通过与门阵列电路分开地对行锁存电路进行布局配置，削减了布局面积。但是，由于工艺技术的发展，即使在门阵列电路中包含行锁存电路，也能够抑制芯片面积。在本实施方式中，在门阵列电路或标准单元阵列电路中包含锁存电路30和多路复用器40，由此，能够在逻辑电路10与D/A转换电路DAi之间布置信号线组GHi。
2.详细结构例
图7是D/A转换电路DAi和信号线组GHi的第1详细结构例的功能框图。D/A转换电路DAi包含D/A转换器DHK和锁存电路LKR。此外，信号线组GHi包含信号线组DH和信号线SH。
信号线组DH由传输显示数据DQi的信号线构成。具体而言，利用1根信号线传输显示数据DQi的1位，因此，信号线组DH由与显示数据DQi的位数相同的根数的信号线构成。信号线SH将锁存电路LKR的锁存信号作为控制信号进行传输。例如，在逻辑电路10将图6的MXQi作为DQi进行输出的情况下，逻辑电路10经由信号线组DH依次输出D1_i、D2_i、…、D8_i，并且经由信号线SH输出锁存信号。锁存电路LKR根据锁存信号对D1_i进行锁存，将该锁存的D1_i输出到D/A转换器DHK。接着，同样，依次对D2_i、…、D8_i进行锁存，将该锁存的D2_i、…、D8_i依次输出到D/A转换器DHK。另外，信号线组GHi也可以还包含传输上述控制信号以外的控制信号的信号线。例如，也可以还包含传输放大器电路APi的控制信号的信号线。
根据本实施方式，信号线组GHi能够包含传输D/A转换电路DAi的控制信号的信号线SH。即，能够经由配置在D/A转换电路DAi与逻辑电路10之间的信号线组GHi传输显示数据DQi和D/A转换电路DAi的控制信号。
图8是说明逻辑电路10和D/A转换电路DAi的动作的第1时序图。在图8中，以多路复用器40将12位的显示数据D1_i[11：0]作为输出数据MXQi进行输出时为例进行说明。
输出控制电路50以时分方式输出显示数据D1_i[11：0]的高位侧的位数据D1_i[11：6]和低位侧的位数据D1_i[5：0]。DQi成为6位的数据，图7的信号线组DH由6根信号线构成。输出控制电路50对D/A转换电路DAi的锁存电路LKR输出锁存信号LSDA1、LSDA2。锁存电路LKR根据锁存信号LSDA1对高位侧的位数据D1_i[11：6]进行锁存，根据锁存信号LSDA2对低位侧的位数据D1_i[5：0]进行锁存。由此，锁存电路LKR保持显示数据D1_i[11：0]。图7的信号线SH例如传输锁存信号LSDA1，信号线组GHi还包含传输锁存信号LSDA2的信号线。下面，同样，输出控制电路50以时分方式输出显示数据D2_i、…、D8_i的高位侧的位数据和低位侧的位数据，锁存电路LKR对显示数据D2_i、…、D8_i的高位侧的位数据和低位侧的位数据进行锁存。
根据本实施方式，逻辑电路10将显示数据D1_i～D8_i分别分割成高位侧的位数据和低位侧的位数据，以时分方式输出该高位侧的位数据和低位侧的位数据。这里，高位侧的位数据是包含显示数据的MSB的规定位的数据，低位侧的位数据是包含显示数据的LSB的规定位的数据。
这样，能够将传输显示数据DQi的信号线组DH的根数削减成12根/2＝6根，因此，能够使信号线组GHi的布线区域的横宽更窄。例如，在增加了图像信号的输出数的情况下，当要维持显示驱动器100的横宽时，每一个D/A转换电路的横宽变窄。根据本实施方式，削减了信号线组GHi的根数，因此，还能够应对横宽较窄的D/A转换电路。
图9是运算电路52的第1详细结构例。在图9中，设显示数据的位数为8。即，设k＝8。
图9的运算电路52进行格雷编码处理。具体而言，运算电路52包含异或电路EXR1～EXR7。设多路复用器40的输出数据为MXQi[7：0]，设运算电路52的输出数据为CUQi[7：0]。异或电路EXRa求出MXQi[a-1]与MXQi[a]的异或，将其结果作为CUQi[a-1]进行输出。a为1以上且7以下的整数。另外，CUQi[7]＝MXQi[7]。输出控制电路50例如输出DQi[7：0]＝CUQi[7：0]。或者，如图8那样，将CUQi[7：0]分割成高位侧的位数据和低位侧的位数据，以时分方式进行输出。
图10是运算电路52的第2详细结构例。此外，图11是说明逻辑电路10和D/A转换电路DAi的动作的第2时序图。这里，设显示数据的位数为12。即，设k＝12。
如图10所示，运算电路52包含加法数据输出电路54和加法电路56。加法数据输出电路54根据多路复用器40的输出数据MXQi[11：0]输出加法数据ADD[4：0]。控制电路20输出过驱动运算的使能信号ODEN。该使能信号ODEN对应于图4的控制信号SCU。在ODEN为使能的情况下，加法数据输出电路54输出非零的加法数据ADD[4：0]，在ODEN为禁用的情况下，输出加法数据ADD[4：0]＝0。这里，设加法数据为5位，但是，加法数据的位数不限于此。加法电路56对MXQi[11：0]和ADD[4：0]进行相加，将其结果作为输出数据CUQi[11：0]进行输出。
图11示出MXQi＝D2_i时的时序图。在图11中，省略表示数据的位结构的[11：0]等。此外，在图11中，使能信号ODEN的高电平对应于使能。加法数据输出电路54在被输入D2_i之前的D1_i时保持D1_i，在被输入D2_i时求出D2_i-D1_i。在使能信号ODEN为高电平的期间内，加法数据输出电路54在D2_i-D1_i>0时输出ADD>0的加法数据，在D2_i-D1_i<0时输出ADD<0的加法数据。加法电路56输出CUQi＝D2_i+ADD＝ODD。将ODD称为过驱动用的显示数据。在使能信号ODEN为低电平的期间内，加法电路56输出CUQi＝D2_i。输出控制电路50将加法电路56的输出数据CUQi作为显示数据DQi进行输出。
输出控制电路50将锁存信号LSDA输出到D/A转换电路DAi的锁存电路LKR，锁存电路LKR根据锁存信号LSDA依次对ODD、D2_i进行锁存。锁存信号LSDA通过图7的信号线SH进行传输。D/A转换电路DAi依次对ODD、D2_i进行D/A转换并进行输出。由此，放大器电路APi首先利用与过驱动用的显示数据ODD对应的图像信号对数据线和像素进行驱动，接着，利用与通常的显示数据D2_i对应的图像信号对数据线和像素进行驱动。与过驱动用的显示数据ODD对应的图像信号使数据线和像素的电压变化加速，因此，能够进行对像素的高速写入。
根据本实施方式，逻辑电路10进行基于显示数据D2_i的过驱动运算，以时分方式输出通过过驱动运算而得到的过驱动用的显示数据ODD和显示数据D2_i。这里，以显示数据D2_i(第2显示数据)为例进行了说明，但是，广义地讲，也可以设为显示数据Dj_i(第j显示数据(j为1以上且n以下的整数))。
过驱动用的显示数据ODD和显示数据D2_i均为12位，因此，通过以时分方式输出这些数据，能够使图7的信号线组DH的根数成为12根。即，能够在不增加信号线组GHi的根数的情况下实现过驱动。
图12是说明逻辑电路10和D/A转换电路DAi的动作的第3时序图。在图12中，进一步以时分方式输出过驱动用的显示数据ODD。省略与图11相同内容的说明。
如图12所示，在使能信号ODEN为高电平的期间内，输出控制电路50以时分方式输出过驱动用的显示数据ODD[11：0]的高位侧的位数据ODD[11：6]和低位侧的位数据ODD[5：0]。此外，在使能信号ODEN为低电平的期间内，输出控制电路50输出显示数据D2_i[11：0]的低位侧的位数据D2_i[5：0]。输出控制电路50将锁存信号LSDA1、LSDA2输出到D/A转换电路DAi的锁存电路LKR。锁存电路LKR根据锁存信号LSDA1对高位侧的位数据ODD[11：6]进行锁存，根据锁存信号LSDA2对低位侧的位数据ODD[5：0]、D2_i[5：0]进行锁存。在锁存电路LKR对D2_i[5：0]进行了锁存时，仅对低位侧的位数据进行更新，因此，高位侧的位数据依然为ODD[11：6]。
根据本实施方式，逻辑电路10将过驱动用的显示数据ODD[11：0]和显示数据D2_i分别分割成高位侧的位数据和低位侧的位数据，以时分方式输出过驱动用的显示数据的高位侧的位数据ODD[11：6]以及低位侧的位数据ODD[5：0]、和显示数据的低位侧的位数据D2_i[5：0]。
在图10的例子中，加法数据ADD[4：0]为5位，因此，CUQi[11：0]的高位侧的位数据CUQi[11：6]＝MXQi[11：6]。即，在图12中，ODD[11：6]＝D2_i[11：6]。这种情况下，不需要再次向D/A转换电路DAi发送高位侧的位数据D2_i[11：6]。在本实施方式中，仅重新发送数据变化的低位侧的位数据ODD[5：0]、D2_i[5：0]。由此，能够削减锁存电路LKR进行锁存动作的次数。例如，在以8路对4K面板进行多路分配驱动的情况下，显示驱动器100的输出数成为480以上。设置与输出数相同数量的锁存电路LKR，考虑高帧率化的影响时，1秒内的锁存动作次数非常多。因此，通过削减锁存动作次数，可期待低功耗化。
图13是说明逻辑电路10和D/A转换电路DAi的动作的第4时序图。
如图13所示，输出控制电路50依次输出D1_i、D2_i、D3_i作为显示数据DQi。输出控制电路50将锁存信号LSDA输出到D/A转换电路DAi的锁存电路LKR，锁存电路LKR根据锁存信号LSDA对显示数据DQi进行锁存。在D2_i＝D1_i、D3_i≠D2_i的情况下，输出控制电路50在D1_i、D3_i的输出期间内使锁存信号LSDA产生脉冲信号，但是，在D2_i的输出期间内不使锁存信号LSDA产生脉冲信号。即，锁存电路LKR不进行锁存D2_i的动作。
根据本实施方式，逻辑电路10输出显示数据D1_i和使显示数据D1_i进行锁存的锁存信号LSDA，在显示数据D1_i的下一个显示数据D2_i与显示数据D1_i相同时，不输出使显示数据D2_i进行锁存的锁存信号LSDA。
这样，在逻辑电路10向D/A转换电路DAi输出的显示数据相对于之前的显示数据没有变化的情况下，不输出锁存信号LSDA，因此，D/A转换电路DAi的锁存电路LKR不进行锁存动作。由此，削减了锁存动作次数，因此，能够期待低功耗化。
另外，在图13中，以显示数据D1_i、D2_i为例进行了说明，但是，广义地讲，可以设为显示数据Dp_i(第p显示数据(p为1以上且n以下的整数))、显示数据Dq_i(第q显示数据(q为1以上且n以下、q≠p的整数))。例如，在进行循环处理的情况下，通过循环处理决定显示数据的输出顺序。
图14是D/A转换电路DAi和信号线组GHi的第2详细结构例的功能框图。D/A转换电路DAi包含D/A转换器DHK、运算电路EZK、锁存电路LKR。此外，信号线组GHi包含信号线组DH和信号线SH、SH2。另外，对与图7中说明的结构要素相同的结构要素标注相同标号，适当省略该结构要素的说明。
逻辑电路10将对运算电路EZK的运算处理进行控制的控制信号经由信号线SH2输出到运算电路EZK。运算电路52根据该控制信号，对锁存电路LKR的保持数据进行运算处理。D/A转换器DHK对运算电路EZK的输出数据进行D/A转换。
具体而言，省略图4的运算电路52，在D/A转换电路DAi中设置相同结构的运算电路EZK。例如，运算电路EZK进行格雷编码处理和过驱动运算中的至少一方。该情况下，使能信号ODEN通过信号线SH2进行传输。或者，也可以是图4的运算电路52进行过驱动运算，图14的运算电路EZK进行格雷编码处理。运算电路EZK包含对格雷编码处理后的显示数据进行锁存的锁存电路，逻辑电路10经由信号线SH2对该锁存电路输出锁存信号。
根据本实施方式，D/A转换电路DAi具有进行基于显示数据D1_i～D8_i的运算处理的运算电路EZK。逻辑电路10经由信号线组GHi输出到D/A转换电路DAi的控制信号是对运算电路EZK进行控制的信号。
根据本实施方式，信号线组GHi能够包含运算电路EZK的控制信号。即，能够经由配置在D/A转换电路DAi与逻辑电路10之间的信号线组GHi传输显示数据D1_i～D8_i和运算电路EZK的控制信号。
3.电光装置、电子设备
图15是包含显示驱动器100的电光装置350的结构例。电光装置350包含显示驱动器100和电光面板200。
电光面板200例如是有源矩阵型的液晶显示面板。例如，显示驱动器100安装在柔性基板上，该柔性基板与电光面板200连接，通过柔性基板上形成的布线来连接显示驱动器100的图像信号输出端子和电光面板200的图像信号输入端子。或者，显示驱动器100也可以安装在刚性基板上，刚性基板和电光面板200通过柔性基板连接，通过刚性基板和柔性基板上形成的布线来连接显示驱动器100的图像信号输出端子和电光面板200的图像信号输入端子。
图16是包含显示驱动器100的电子设备300的结构例。电子设备300包含处理装置310、显示控制器320、显示驱动器100、电光面板200、存储部330、通信部340、操作部360。存储部330称为存储装置或存储器。通信部340称为通信电路或通信装置。操作部360称为操作装置。作为电子设备300的具体例，例如能够假设投影仪、头戴显示器、便携信息终端、车载装置、便携型游戏终端、信息处理装置等搭载显示装置的各种电子设备。车载装置例如是仪表面板、汽车导航系统等。
操作部360是受理来自用户的各种操作的用户接口。例如是按钮、鼠标、键盘、装配在电光面板200上的触摸面板等。通信部340是进行图像数据或控制数据的输入输出的数据接口。通信部340例如是无线LAN或近距离无线通信等的无线通信接口、或者有线LAN或USB等的有线通信接口。存储部330例如存储从通信部340输入的数据，或者作为处理装置310的工作存储器发挥功能。存储部330例如是RAM或ROM等存储器、或者HDD等磁存储装置、或者CD驱动或DVD驱动等的光学存储装置等。显示控制器320对从通信部340输入或存储部330中存储的图像数据进行处理，将其传输到显示驱动器100。显示驱动器100根据从显示控制器320传输的图像数据使电光面板200显示图像。处理装置310进行电子设备300的控制处理、各种信号处理等。处理装置310例如是CPU或MPU等处理器、或者ASIC等。
例如在电子设备300是投影仪的情况下，电子设备300还包含光源和光学系统。光学系统例如是透镜、棱镜或反射镜等。在电光面板200为透射型的情况下，光学装置使来自光源的光入射到电光面板200，将透过电光面板200的光投射到屏幕上。在电光面板200为反射型的情况下，光学装置使来自光源的光入射到电光面板200，将从电光面板200反射的光投射到屏幕上。
另外，如上所述详细说明了本实施方式，但是，本领域技术人员能够容易地理解到可以进行实质上不脱离本发明的新颖事项和效果的多种变形。因此，这种变形例全部包含在本发明的范围中。例如，在说明书或附图中，至少一次与更加广义或同义的不同用语一起记载的用语能够在说明书或附图的任意部位置换为该不同的用语。此外，本实施方式和变形例的全部组合也包含在本发明的范围中。此外，显示驱动器、电光装置、电子设备的结构和动作等也不限于本实施方式中说明的内容，能够进行各种变形实施。

Claims (7)

1.一种显示驱动器，其特征在于，所述显示驱动器包含：
第1～第m放大器电路，它们对电光面板进行驱动，m为2以上的整数；
第1～第m D/A转换电路，它们向所述第1～第m放大器电路输出第1～第m D/A转换电压；
逻辑电路；以及
第1～第m信号线组，它们连接所述第1～第m D/A转换电路和所述逻辑电路，
所述第1～第m放大器电路沿着第1方向配置，
所述第1～第m D/A转换电路在所述第1～第m放大器电路的与所述第1方向垂直的第2方向侧沿着所述第1方向配置，
所述逻辑电路配置在所述第1～第m D/A转换电路的所述第2方向侧，以时分方式将各显示数据为k位的第1～第n显示数据经由所述第1～第m信号线组的第i信号线组输出到所述第1～第m D/A转换电路的第iD/A转换电路，n、k为2以上的整数，i为1以上且m以下的整数，
所述逻辑电路进行基于所述第1～第n显示数据中的第j显示数据的过驱动运算，以时分方式输出通过过驱动运算而得到的过驱动用的显示数据和所述第j显示数据，j为1以上且n以下的整数，
所述逻辑电路将所述过驱动用的显示数据和所述第j显示数据分割成高位侧的位数据和低位侧的位数据，以时分方式输出所述过驱动用的显示数据的高位侧的位数据以及低位侧的位数据、和所述第j显示数据的低位侧的位数据。
2.一种显示驱动器，其特征在于，所述显示驱动器包含：
第1～第m放大器电路，它们对电光面板进行驱动，m为2以上的整数；
第1～第m D/A转换电路，它们向所述第1～第m放大器电路输出第1～第m D/A转换电压；
逻辑电路；以及
第1～第m信号线组，它们连接所述第1～第m D/A转换电路和所述逻辑电路，
所述第1～第m放大器电路沿着第1方向配置，
所述第1～第m D/A转换电路在所述第1～第m放大器电路的与所述第1方向垂直的第2方向侧沿着所述第1方向配置，
所述逻辑电路配置在所述第1～第m D/A转换电路的所述第2方向侧，以时分方式将各显示数据为k位的第1～第n显示数据经由所述第1～第m信号线组的第i信号线组输出到所述第1～第m D/A转换电路的第iD/A转换电路，n、k为2以上的整数，i为1以上且m以下的整数，
所述逻辑电路将所述第i D/A转换电路的控制信号经由所述第i信号线组输出到所述第i D/A转换电路，
所述第i信号线组具有传输所述第1～第n显示数据的信号线和传输所述控制信号的信号线，
所述第i D/A转换电路具有对来自所述逻辑电路的显示数据进行锁存的锁存电路，
所述控制信号是所述锁存电路的锁存信号，
所述逻辑电路输出所述第1～第n显示数据的第p显示数据和使所述第p显示数据进行锁存的所述锁存信号，在所述第p显示数据的下一个第q显示数据与所述第p显示数据相同时，不输出使所述第q显示数据进行锁存的所述锁存信号，p为1以上且n以下的整数，q为1以上且n以下的整数，q≠p。
3.根据权利要求1或2所述的显示驱动器，其特征在于，
所述逻辑电路对所述第1～第n显示数据进行锁存，以时分方式输出锁存的所述第1～第n显示数据。
4.根据权利要求1或2所述的显示驱动器，其特征在于，
所述逻辑电路是自动配置布线的门阵列电路或标准单元阵列电路。
5.根据权利要求1或2所述的显示驱动器，其特征在于，
所述第i信号线组的各信号线沿着所述第2方向布置。
6.一种电光装置，其特征在于，所述电光装置包含：
权利要求1～5中的任意一项所述的显示驱动器；以及
所述电光面板。
7.一种电子设备，其特征在于，所述电子设备包含权利要求1～5中的任意一项所述的显示驱动器。
CN201910197344.9A 2018-03-19 2019-03-15 显示驱动器、电光装置和电子设备 Active CN110288955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-050396 2018-03-19
JP2018050396A JP6662402B2 (ja) 2018-03-19 2018-03-19 表示ドライバー、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
CN110288955A CN110288955A (zh) 2019-09-27
CN110288955B true CN110288955B (zh) 2022-05-03

Family

ID=67905933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910197344.9A Active CN110288955B (zh) 2018-03-19 2019-03-15 显示驱动器、电光装置和电子设备

Country Status (4)

Country Link
US (1) US10672359B2 (zh)
JP (1) JP6662402B2 (zh)
CN (1) CN110288955B (zh)
TW (1) TWI813645B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430364B1 (en) * 2021-10-14 2022-08-30 Hewlett-Packard Development Company, L.P. Display panel area refresh rates

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746214A (ja) * 1993-07-27 1995-02-14 Nec Corp 多重化回路
JP2000307424A (ja) * 1999-02-16 2000-11-02 Canon Inc 電子回路およびそれを用いた液晶表示装置
TW518546B (en) * 1999-02-16 2003-01-21 Nec Corp Driving circuit of display device
CN1576973A (zh) * 2003-07-22 2005-02-09 精工爱普生株式会社 电光装置、电光装置的驱动方法和电子设备
CN1617218A (zh) * 2002-10-15 2005-05-18 恩益禧电子股份有限公司 控制器－驱动器，显示设备，和显示方法
CN1627345A (zh) * 2003-12-10 2005-06-15 精工爱普生株式会社 图像信号的修正方法、修正电路、电光装置和电子设备
CN1758309A (zh) * 2004-10-08 2006-04-12 三星Sdi株式会社 数/模转换器、显示设备和显示板及其驱动方法
JP2007086752A (ja) * 2005-08-22 2007-04-05 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2008065295A (ja) * 2006-08-09 2008-03-21 Seiko Epson Corp 集積回路装置及び電子機器
TW200834498A (en) * 2007-02-02 2008-08-16 Au Optronics Corp Source driver circuit and display panel incorporating the same
CN101339753A (zh) * 2007-07-06 2009-01-07 恩益禧电子股份有限公司 液晶显示装置和用于液晶显示装置的控制驱动器
CN101443838A (zh) * 2006-05-24 2009-05-27 夏普株式会社 显示面板驱动电路、显示装置
JP2010091825A (ja) * 2008-10-08 2010-04-22 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
CN101894531A (zh) * 2009-05-19 2010-11-24 瑞萨电子株式会社 显示驱动装置及其工作方法
CN102740039A (zh) * 2011-04-14 2012-10-17 川崎微电子股份有限公司 图像处理装置
CN104064135A (zh) * 2013-03-22 2014-09-24 精工爱普生株式会社 显示装置的锁存电路、显示装置以及电子设备
JP2015114399A (ja) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 駆動装置、電気光学装置及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098998A (ja) * 2001-09-25 2003-04-04 Toshiba Corp 平面表示装置
US7006072B2 (en) * 2001-11-10 2006-02-28 Lg.Philips Lcd Co., Ltd. Apparatus and method for data-driving liquid crystal display
JP2005062751A (ja) * 2003-08-20 2005-03-10 Mitsubishi Electric Corp 画像表示装置
JP4581633B2 (ja) * 2004-10-29 2010-11-17 富士フイルム株式会社 色信号補正方法、装置及びプログラム
EP1717783B1 (en) * 2005-04-28 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit, driving method of the data latch circuit, and display device
JP2007072365A (ja) * 2005-09-09 2007-03-22 Renesas Technology Corp 表示装置用駆動装置
JP2007310234A (ja) * 2006-05-19 2007-11-29 Nec Electronics Corp データ線駆動回路、表示装置、及びデータ線駆動方法
JP2008181081A (ja) * 2006-12-28 2008-08-07 Matsushita Electric Ind Co Ltd 画像表示装置の駆動装置
JP4743286B2 (ja) * 2009-02-04 2011-08-10 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP2010276652A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 表示駆動装置及び表示駆動システム
KR101155550B1 (ko) * 2010-07-30 2012-06-19 매그나칩 반도체 유한회사 오버 드라이버 기능을 갖는 출력 버퍼 및 이를 구비한 소오스 드라이버
KR101840796B1 (ko) * 2011-02-08 2018-03-22 삼성디스플레이 주식회사 감마 제어 맵핑 회로 및 그 방법, 이를 이용한 유기발광표시장치
TWI451379B (zh) * 2011-09-30 2014-09-01 E Ink Holdings Inc 顯示器、顯示器中之源極驅動器及其驅動方法
JP6613786B2 (ja) * 2015-10-13 2019-12-04 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746214A (ja) * 1993-07-27 1995-02-14 Nec Corp 多重化回路
JP2000307424A (ja) * 1999-02-16 2000-11-02 Canon Inc 電子回路およびそれを用いた液晶表示装置
TW518546B (en) * 1999-02-16 2003-01-21 Nec Corp Driving circuit of display device
CN1617218A (zh) * 2002-10-15 2005-05-18 恩益禧电子股份有限公司 控制器－驱动器，显示设备，和显示方法
CN1576973A (zh) * 2003-07-22 2005-02-09 精工爱普生株式会社 电光装置、电光装置的驱动方法和电子设备
CN1627345A (zh) * 2003-12-10 2005-06-15 精工爱普生株式会社 图像信号的修正方法、修正电路、电光装置和电子设备
CN1758309A (zh) * 2004-10-08 2006-04-12 三星Sdi株式会社 数/模转换器、显示设备和显示板及其驱动方法
JP2007086752A (ja) * 2005-08-22 2007-04-05 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
CN101443838A (zh) * 2006-05-24 2009-05-27 夏普株式会社 显示面板驱动电路、显示装置
JP2008065295A (ja) * 2006-08-09 2008-03-21 Seiko Epson Corp 集積回路装置及び電子機器
TW200834498A (en) * 2007-02-02 2008-08-16 Au Optronics Corp Source driver circuit and display panel incorporating the same
CN101339753A (zh) * 2007-07-06 2009-01-07 恩益禧电子股份有限公司 液晶显示装置和用于液晶显示装置的控制驱动器
JP2010091825A (ja) * 2008-10-08 2010-04-22 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
CN101894531A (zh) * 2009-05-19 2010-11-24 瑞萨电子株式会社 显示驱动装置及其工作方法
CN102740039A (zh) * 2011-04-14 2012-10-17 川崎微电子股份有限公司 图像处理装置
CN104064135A (zh) * 2013-03-22 2014-09-24 精工爱普生株式会社 显示装置的锁存电路、显示装置以及电子设备
JP2015114399A (ja) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 駆動装置、電気光学装置及び電子機器

Also Published As

Publication number Publication date
TWI813645B (zh) 2023-09-01
US20190287477A1 (en) 2019-09-19
JP6662402B2 (ja) 2020-03-11
CN110288955A (zh) 2019-09-27
US10672359B2 (en) 2020-06-02
TW201939123A (zh) 2019-10-01
JP2019164178A (ja) 2019-09-26

Similar Documents

Publication Publication Date Title
JP4010332B2 (ja) 集積回路装置及び電子機器
JP4010333B2 (ja) 集積回路装置及び電子機器
US7522441B2 (en) Integrated circuit device and electronic instrument
US7764278B2 (en) Integrated circuit device and electronic instrument
US7567479B2 (en) Integrated circuit device and electronic instrument
US7499056B2 (en) Display device and display control circuit
JP4345725B2 (ja) 表示装置及び電子機器
JP2007243129A (ja) 集積回路装置及び電子機器
JP4466710B2 (ja) 電気光学装置および電子機器
KR20070003630A (ko) 집적 회로 장치 및 전자 기기
JP2008145477A (ja) 表示装置、集積回路装置及び電子機器
US10580345B2 (en) Display driver and display panel module
US20090160849A1 (en) Integrated circuit device, electro-optical device, and electronic instrument
JP4882700B2 (ja) 集積回路装置及び電子機器
CN110288955B (zh) 显示驱动器、电光装置和电子设备
JPH1165536A (ja) 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置
US20070139403A1 (en) Visual Display Driver and Method of Operating Same
JP2009015009A (ja) 液晶表示装置
JP2000131670A (ja) 液晶表示装置
JP2008065295A (ja) 集積回路装置及び電子機器
JP2008065294A (ja) 集積回路装置及び電子機器
JP2007212898A (ja) 集積回路装置及び電子機器
JP2007241215A (ja) 集積回路装置及び電子機器
JP2009169387A (ja) 集積回路装置、電気光学装置及び電子機器
JP2008046461A (ja) 集積回路装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant