CN1722208A - 校正电路、控制电路及包括该电路的显示装置和电子设备 - Google Patents

校正电路、控制电路及包括该电路的显示装置和电子设备 Download PDF

Info

Publication number
CN1722208A
CN1722208A CNA2005100848257A CN200510084825A CN1722208A CN 1722208 A CN1722208 A CN 1722208A CN A2005100848257 A CNA2005100848257 A CN A2005100848257A CN 200510084825 A CN200510084825 A CN 200510084825A CN 1722208 A CN1722208 A CN 1722208A
Authority
CN
China
Prior art keywords
data
pixel
video data
accumulative total
volatile storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100848257A
Other languages
English (en)
Other versions
CN100452154C (zh
Inventor
尾崎匡史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1722208A publication Critical patent/CN1722208A/zh
Application granted granted Critical
Publication of CN100452154C publication Critical patent/CN100452154C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/048—Preventing or counteracting the effects of ageing using evaluation of the usage time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

校正电路的每个像素的累计使用数据划分成多个数据部分，每个数据部分存储于不同的存储工具。例如，累计使用数据划分成将被单独存储的高位和低位，通过将高位加到经由计算累计使用数据的低位所产生的半进位而产生累计使用数据的高位。基于由此获得的累计使用数据而选择的退化系数乘以视频数据而获得已校正视频数据。本发明还提供了集成该校正电路的显示装置的控制电路。

Description

校正电路、控制电路及包括该电路的显示装置和电子设备
技术领域
本发明涉及在像素部分中使用发光元件的显示装置。更为特别地，本发明涉及的显示装置在像素部分中使用典型地为电致发光(EL)元件的发光元件，且该显示装置具有用于根据发光元件的退化而校正视频数据的视频数据校正电路。此外，本发明涉及具有显示面板的显示装置，其中在每个像素中设有诸如EL元件的发光元件，该显示装置还具有用于存储视频数据的存储工具以及用于校正发光元件退化的视频数据校正电路。
背景技术
作为LCD(液晶显示)的替代品的显示装置由每个像素中具有发光元件的显示面板、和用于将信号输入到面板中的外围电路组成，且该显示装置通过控制发光元件的光发射而显示图像。
该显示装置包括一个控制电路，该控制电路用于向显示面板输出面板控制信号和通过转换接收的视频信号而获得的视频数据，从而在面板的像素中获得灰度级显示。在该显示装置的显示面板中，典型地在每个像素中提供两个或三个TFT(薄膜晶体管)，以及在每个像素中提供给发光元件的电流，也就是说，通过控制这些TFT的导通/截止而控制每个像素中发光元件的光发射/无光发射。此外，在面板像素部分的外围提供用于控制每个像素中TFT的导通/截止的驱动电路。该驱动电路可以由与像素部分中的TFT同时形成的TFT组成。这些TFT可以为N沟道TFT或P沟道TFT。
典型地由模拟方法或者数字方法实现具有前述配置的像素中的灰度级显示。数字方法的优点在于其不受TFT特性变化的影响。已知的数字灰度级显示方法为时间灰度级方法和区域灰度级方法。
根据时间灰度级方法，通过控制显示装置的每个像素发光的周期而实现灰度级显示。当假设在一个帧周期内显示一幅图像时，一个帧周期被划分成多个子帧周期。对于每个子帧周期选择发光或者不发光(即，每个像素内的发光元件发射光线或者不发射光线)，并且各个子帧周期进行加权(即，每个子帧周期具有不同的显示周期)。通过选择子帧周期(即通过选择像素发射光线的子帧周期的组合)而控制累计的发光周期，由此实现每个像素内的灰度级显示。
根据区域灰度级方法，通过控制显示装置的每个像素中发光的区域而实现灰度级显示。特别地，每个像素被划分成多个子像素，且发射光线的子像素的数目被改变，由此可以实现每个像素中的灰度级显示。
当使用诸如EL元件的发光元件时，通常将电流提供到该EL元件，在EL元件发射光线的周期内电流流过该元件。因此，当该EL元件长时间发射光线时，其自身会退化，这引起其亮度特性的变化。也就是说，即使由相同的电流源以相同的电压提供电流，已经退化的EL元件和未退化的EL元件具有不同的亮度。
因此，一些使用诸如EL元件的发光元件的显示装置包括视频数据校正电路，其目的是在即使特定像素中的EL元件退化时仍保持屏幕均匀性并同时防止亮度变化。该视频数据校正电路通过周期性地对视频数据信号采样而检测每个像素的发光时间或者发光时间和发光强度，并将检测到的累计值和预先存储的数据就EL元件的亮度特性随时间变化进行对比。其结果为，可校正用于驱动包括已退化EL元件的像素的视频数据信号。
对于该显示装置，例如存在具有退化校正功能的自发光显示装置，其在专利文件1中被公开。图10为退化校正装置的方框图。图10中所示的退化校正装置由计数器部分I、存储电路部分II、和信号校正部分III组成。计数器部分1包括计数器1002，存储电路部分II包括易失性存储器1003和非易失性存储器1004，信号校正部分III包括校正电路1005和校正数据存储部分1006。在该退化校正装置中，由信号校正部分III校正用于驱动包括已退化EL元件的像素的视频数据(其包括在第一视频信号1001A中，该第一视频信号1001A为被校正之前的视频数据信号)，并将该视频数据当作已校正视频数据信号的第二视频信号1001B提供给显示装置1007。
在该退化校正装置中，第一视频信号1001A被周期性(例如每秒一次)采样，并由取决于被采样信号的计数器1002计数每个像素的光发射或无光发射。每个像素中发光次数的计数，即累计发光时间(下文中称为累计时间数据)被依次存储于存储电路部分II中。理想地通过使用非易失性存储器配置该存储电路，这是因为发光次数的数目被累计。然而，往非易失性存储器写数据次数的数目通常是有限的；因此在图10所示的装置中，数据在自发光器件的工作期间被存储在易失性存储器1003中，并周期性地(例如每个小时或者当电源关闭时)被写入到非易失性存储器1004中。也就是说，EL元件的发光时间或者发光时间和发光强度在下一次电源开启时被连续计数。
[专利文档1]日本专利公开No.2002-175041
发明内容
然而，根据具有前述配置的传统视频数据校正电路，该电路所包括的易失性存储器和非易失性存储器都具有大的容量，使得连接引脚的数目增加。此外，该电路占据的面积随位(bit)数目的增加而增加，这阻碍了产品的微型化及其制作成本的降低。另外，随着具有大容量的RAM的数目增加，难以实现低功耗。
为了解决传统技术的这些问题而提出本发明，本发明提供一种视频数据校正电路，该校正电路无需大容量的存储器且在其配置中包含在电路内的存储器数目更少。本发明还提供包括该视频数据校正电路及其驱动方法的显示装置和电子设备。
鉴于上述方面，视频数据校正电路内每个像素的累计使用数据(关于发光时间或者发光时间与发光强度的累计数据)被划分成多个数据部分，且每个数据部分被存储在不同的存储工具中，由此无需使用具有大容量的存储元件。
更为特别地，本发明的视频数据校正电路包括：检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；累计数据存储工具，包括每个像素的多个存储工具和存储累计使用数据；加法工具，用于将检测工具检测到的每个像素的使用数据加到累计数据存储工具内存储的每个像素的累计使用数据，从而将加法结果作为新的累计使用数据写到累计数据存储工具中；以及校正工具，用于通过根据累计数据存储工具内存储的累计使用数据校正该视频数据而产生已校正的视频数据。累计使用数据被划分成多个数据部分，每个部分被存储在从多个存储工具中选择的不同存储工具中。
根据显示装置的上述视频数据校正电路，每个像素的累计使用数据的每个数据部分被存储在不同的存储工具内。因此，组成每个存储工具的存储元件的容量可以被降低；所以，由于连接引脚数目的减小，可以实现电路制作成本的降低。
每个像素的累计使用数据可以是基于每个像素的发光时间或者每个像素的发光时间和发光强度的累计使用数据。
为了获得每个像素的已校正视频数据，校正工具可以具有用于将视频数据乘以从根据累计使用数据的多个退化系数中选择的退化系数的乘法工具。
该校正工具还具有用于校正选择相应退化系数和输入视频数据之间的时间滞后的延迟电路，该延迟电路被连接到乘法工具的视频数据输入端。
多个数据部分可以为第一数据部分和第二数据部分，且该多个存储工具可以为第一存储工具和第二存储工具。第一数据部分可存储在第一存储工具内，而第二数据部分可存储在第二存储工具内。
如果多个数据部分为第一数据部分和第二数据部分，累计数据存储工具的第一存储工具可以为第一易失性存储工具，而第二存储工具可以为第二易失性存储工具。这种情况下，累计数据存储工具可进一步包括具有备用区域的非易失性存储工具，当电源关闭时该备用区域用于存储第一易失性存储工具和第二易失性存储工具的内容，且当电源开启时该备用区域用于将该内容传输到第一易失性存储工具和第二易失性存储工具。该非易失性存储工具可进一步包括用于预先存储多个退化系数的退化系数存储区域。此外，第一数据部分可为累计使用数据的低位(lowerbit)，而第二数据部分可为累计使用数据的高位(upper bit)。
备选地，如果该多个数据部分为第一数据部分和第二数据部分，累计数据存储工具的第一存储工具可为易失性存储工具，而第二存储工具可为非易失性存储工具。这种情况下，该非易失性存储工具可进一步包括一个备用区域，当电源关闭时该备用区域用于存储易失性存储工具的内容，而当电源开启时用于将该内容传输到该易失性存储区域。该非易失性存储工具可进一步包括用于预先存储多个退化系数的退化系数存储区域。此外，第一数据部分可为累计使用数据的低位，而第二数据部分可为累计使用数据的高位。在这种情况下，该加法工具可具有：第一加法工具，用于将检测工具检测到的每个像素的使用数据加到存储在易失性存储工具内的每个像素的累计使用数据的低位，由此将加法结果作为新的累计使用数据的低位写入该易失性存储工具；第二加法工具，用于将由第一加法工具的加法结果产生的半进位(half carry)加到存储在非易失性存储工具内的每个像素的累计使用数据的高位，由此将加法结果作为新的累计使用数据的高位写入该非易失性存储工具。而且在这种情况下，可提供半进位存储工具，用于存储由第一加法工具的加法结果产生的半进位。可仅基于累计使用数据的高位选择由乘法工具乘以视频数据的退化系数。
本发明的另一个实施例模式提供了一种集成控制电路，其中前述视频数据校正电路被包括在显示装置的控制电路中，其将提供的视频信号转换成显示装置内能够执行灰度级显示的视频数据。
更为特别地，本发明的第一控制电路包括第一易失性存储工具和第二易失性存储工具，每个存储工具具有：一种区域，用于存储被提供到具有使用发光元件的像素的显示装置的视频数据；读取工具，用于从第一易失性存储工具或者第二易失性存储工具读取视频数据并将该视频数据提供到显示面板，其中当每次显示一个或者多个图像时，从中读取视频数据的存储工具在第一易失性存储工具和第二易失性存储工具之间切换；检测工具，用于通过对视频数据采样而检测每个像素的使用数据；累计数据存储工具，用于存储每个像素的累计使用数据，该工具包括易失性区域(存储视频数据)，该易失性区域对应不同于第一和第二易失性存储工具的区域的区域，并包括和非易失性存储工具区域相对应的非易失性区域；加法工具，用于将由检测工具检测到的每个像素的使用数据加到存储在累计数据存储工具内的每个像素的累计使用数据，由此将加法结果作为新的累计使用数据写入累计数据存储工具；以及写入工具，用于将提供的视频信号转换成可执行显示装置内灰度级显示的视频数据，并用于基于存储在累计数据存储工具内的累计使用数据对视频数据进行校正，由此将已校正的视频数据写到第一易失性存储工具或者第二易失性存储工具内，其中不从该工具中读出视频数据。累计使用数据被划分成第一数据部分和第二数据部分，且第一数据部分被存储在易失性区域内，而第二数据部分被存储在非易失性区域内。该加法工具具有第一加法工具和第二加法工具。第一加法工具从易失性区域读出第一数据部分，在第一数据部分内进行加法运算，并将加法结果写入该易失性区域。同时，第二加法工具从非易失性区域读取第二数据部分，在第二数据部分内进行加法运算，并将加法结果写入该非易失性区域。
通过使用该第一控制电路，可以获得本发明的视频数据校正电路的前述优点，并且可以实现显示装置和整个显示装置的进一步微型化以及外围电路制作成本的降低。
每个像素的累计使用数据可以是基于每个像素的发光时间或者每个像素的发光时间和发光强度的累计使用数据。
为了获得每个像素的已校正视频数据，校正工具可以具有乘法工具，用于将视频数据乘以从根据累计使用数据的多个退化系数中选择的退化系数。
该校正工具还可具有读取退化系数存储工具，用于临时存储读取的退化系数并被连接到乘法工具的退化系数输入端。
该校正工具可进一步包括延迟电路，用于校正选择相应退化系数和输入视频数据之间的时间滞后，该延迟电路被连接到乘法工具的视频数据输入端。
该非易失性存储工具可包括一个备用区域，当电源关闭时该区域用于存储易失性存储工具的内容，当电源开启时用于将该内容传输到易失性存储工具。该非易失性存储工具还可包括用于预先存储多个退化系数的退化系数存储区域。
第一数据部分可以是累计使用数据的低位，而第二数据部分可以是累计使用数据的高位。在这种情况下，第二加法工具可具有制样的配置：其将由第一加法工具的加法结果所产生的半进位加到存储在非易失性存储工具内的每个像素的累计使用数据的高位，由此将该加法结果作为新的累计使用数据的高位写到该非易失性存储工具内。而且在这种情况下，可提供半进位存储工具，用于存储由第一加法工具的加法结果产生的半进位。可仅基于累计使用数据的高位来选择由乘法工具乘以视频数据的退化系数。
根据本发明的另一个实施例模式，在前述的显示装置的控制电路内，由一个存储元件组成用于存储视频数据和累计使用数据的第一数据部分的存储工具。通过在多个时钟周期内依次读取和该显示装置的显示面板的显示计时相对应的预定数量的视频数据(例如面板一行的视频数据)而读取该视频数据，且该视频数据在剩余时间内被写入该存储元件内。
更为特别地，本发明的第二控制电路包括：易失性存储工具，其具有第一区域和第二区域，每个区域存储被提供到具有使用发光元件的像素的显示装置的视频数据；读取工具，用于从易失性存储工具的第一区域或者第二区域读取视频数据并将该视频数据提供到显示面板，其中当每次显示一个或者多个图像时，从中读取视频数据的区域在第一区域和第二区域之间切换，并在多个时钟周期内依次从该易失性存储工具内读取和该显示面板的显示计时相对应的预定数量的视频数据；检测工具，用于通过对视频数据采样而检测每个像素的使用数据；累计数据存储工具，用于存储每个像素的累计使用数据，该工具包括与不同于易失性存储工具的第一和第二区域的区域相对应的第三区域、和与非易失性存储工具的区域相对应的第四和第五区域；加法工具，用于将由检测工具检测到的每个像素的使用数据加到存储在累计数据存储工具内的每个像素的累计使用数据，由此将加法结果作为新的累计使用数据写入累计数据存储工具；以及校正和写入工具，用于将提供的视频信号转换成可执行显示装置内灰度级显示的视频数据，并用于基于存储在累计数据存储工具内的累计使用数据对视频数据进行校正，由此将已校正的视频数据写到第一区域或者第二区域，其中不从该区域中读出视频数据。该累计使用数据被划分成第一数据部分和第二数据部分，且第一数据部分被存储在易失性存储工具的第三区域内，而第二数据部分被存储在非易失性工具的第四和第五区域内。该加法工具具有第一加法工具和第二加法工具。第一加法工具从第三区域读出第一数据部分，在第一数据部分内进行加法运算，并将加法结果写入第三区域。同时，第二加法工具从第四区域或者第五区域读取第二数据部分，在第二数据部分内进行加法运算，并将加法结果写入第四区域或第五区域，其中不从该区域读取数据。每次显示一个或多个图像时，用于读取第二数据部分的区域在第四区域和第五区域之间切换。
通过使用该第二控制电路，组成该易失性存储工具只需要一个存储元件；因此可以获得本发明的视频数据校正电路和第一控制电路的前述优点，此外还可实现显示装置和整个显示装置的进一步微型化以及外围电路制作成本的降低。而且，当通过在多个时钟周期内依次读取和该显示装置的显示面板的显示计时相对应的预定数量的视频数据而读取该视频数据时，可以最小化对组成该易失性存储工具的一个存储元件的访问计时限制、以及将被存储在易失性存储工具中的视频数据的格式的限制，这增大了该存储工具的物理适用性。
第二控制电路中每个像素的累计使用数据可以是基于每个像素的发光时间或者每个像素的发光时间和发光强度的累计使用数据。
为了获得每个像素的已校正视频数据，校正和写入工具可以具有乘法工具，用于将视频数据乘以从根据累计使用数据的多个退化系数中选择的退化系数。
该校正和写入工具还可具有读取退化系数存储工具，用于临时存储读取的退化系数，该读取退化系数存储工具被连接到乘法工具的退化系数输入端。
该读取退化系数存储工具可包括：第一读取退化系数存储工具，用于临时存储对应于每次乘法工具乘上的n个像素(n为正整数)的视频数据；第二读取退化系数存储工具，用于存储和接收j像素(j为正整数)的一个周期内在第一读取退化系数存储工具中所存储的n个像素的视频数据相对应的退化系数，由此与接收视频信号的计时同步地将退化系数提供给乘法工具。
该非易失性存储工具可包括一个备用区域，当电源关闭时该区域用于存储易失性存储工具的内容，当电源开启时用于将该内容传输到易失性存储工具。这种情况下，该备用区域可为第四区域或者第五区域，在电源关闭之前立即从该区域读取第二数据部分。该非易失性存储工具还可包括用于预先存储多个退化系数的退化系数存储区域。这种情况下，可以提供退化系数存储工具，该存储工具在电源开启时读取存储于非易失性存储工具的退化系数存储区域内的退化系数，并缓存将要提供到乘法工具的该读取退化系数。
第一数据部分可以是累计使用数据的低位，而第二数据部分可以是累计使用数据的高位。在这种情况下，第二加法工具可具有这样的配置：其将由第一加法工具的加法结果所产生的半进位加到存储在非易失性存储工具内的每个像素的累计使用数据的高位，由此将该加法结果作为新的累计使用数据的高位写到该非易失性存储工具内。而且在这种情况下，该校正和写入工具可具有制样的配置：将视频数据以及由第一加法工具的加法结果产生的半进位写到第一区域或者第二区域中，其中不从该区域读取视频数据。而且该读取工具可包括半进位临时存储工具，用于从第一区域或第二区域读取视频数据以及半进位或者用于临时存储所读取的半进位以及视频数据。
该半进位临时存储工具可具有这样的配置：将所有像素划分成K个像素组(K为正整数)并存储和每个K像素组相对应的半进位。据此，该半进位临时存储工具不再需要大容量的存储元件，这导致节省空间并降低电路制作成本。
可在第一加法工具产生半进位和下一个半进位出现之间的最短时间内，由第二加法工具一次完成写入第二数据部分的加法结果。此外，可仅基于累计使用数据的高位来选择由乘法工具乘以视频数据的退化系数。
该读取工具可包括用于在预定存储周期内存储预定数量的视频数据的读取视频数据存储工具。
为了向易失性存储工具写数据，该校正和写入工具可包括写入视频数据存储工具，用于在预定的写入视频数据存储周期内存储被优化写到易失性存储工具的预定数量的视频数据。
此外，该校正和写入工具可包括过量视频数据存储工具，该工具用于临时存储在写入视频数据存储工具内所存储的预定数量视频数据的一部分(该部分在写入视频数据存储周期内未被写到易失性存储工具内)，并用于在视频数据的读取操作尚未完成时将视频数据写到该易失性存储工具中。
根据本发明的另一个实施例模式，提供了视频数据校正电路的驱动方法，该视频数据校正电路用于将提供到具有使用发光元件的像素的显示装置的视频数据转换为已校正视频数据。该视频数据校正电路的驱动方法包括：检测步骤，通过对视频数据采样而检测每个像素的使用数据；存储步骤，将累计使用数据划分成多个数据部分并将这些数据部分存储到具有多个存储工具的累计数据存储工具内；加法步骤，将检测步骤中检测到的每个像素的使用数据加到存储在累计数据存储工具内的每个像素的累计使用数据，并将加法结果作为新的累计使用数据写到该累计数据存储工具内；以及校正步骤，基于存储在累计数据存储工具内的累计使用数据来校正该视频数据而产生已校正视频数据。该存储步骤包括将各个数据部分存储到相应的不同存储器工具内的步骤。
根据视频数据校正电路的前述驱动方法，每个像素的累计使用数据的各个数据部分被存储在视频数据校正电路中的不同存储器工具内。因此可以降低组成每个存储工具的存储元件的容量；因此由于连接引脚数目的减少，可以实现电路的简化配置，简约空间并降低制作成本。
根据本发明的另一个实施例模式，提供了第一控制电路的驱动方法，该第一控制电路将所提供的视频信号转换成能够在具有使用发光元件的像素的显示装置内实现灰度级显示的视频数据，将该视频数据转换为已校正视频数据，并具有分别存储已校正视频数据的第一易失性存储工具和第二易失性存储工具。本发明的第一控制电路的驱动方法包括：读取步骤，从第一易失性存储工具或者第二易失性存储工具读取已校正视频数据；向显示面板提供从第一易失性存储工具或者第二易失性存储工具读取的已校正视频数据的步骤；检测步骤，通过采样视频数据而检测各个像素的使用数据；存储步骤，将累计使用数据划分成第一数据部分和第二数据部分，并将这些数据部分存储到累计数据存储工具中，该累计数据存储工具具有易失性区域(存储视频数据)和非易失性区域，其中该易失性区域对应于不同于第一和第二易失性存储工具区域的区域，非易失性区域对应于非易失性存储工具的区域；加法步骤，将在检测步骤中检测到的各个像素的使用数据加到存储在累计数据存储工具内的每个像素的累计使用数据，并将加法结果作为新的累计使用数据写到累计数据存储工具；以及校正和写入步骤，将提供的视频信号转换成能够在显示装置内实现灰度级显示的视频数据，基于存储在累计数据存储工具内的累计使用数据将该视频数据转换成已校正视频数据，并将已校正视频数据写入第一易失性存储工具或者第二易失性存储工具内，其中不从这些工具读出视频数据。该存储步骤包括将第一数据部分存储在易失性区域内并将第二数据部分存储在非易失性区域内的步骤。该加法步骤包括：第一加法步骤，从该易失性区域读出第一数据部分，在第一数据部分内进行加法运算，并将加法结果写入该易失性区域；第二加法步骤，从该非易失性区域读出第二数据部分，在第二数据部分内进行加法运算，并将加法结果写入非易失性区域。该读取步骤包括如下步骤：当每次显示一个或者多个图像时，在第一易失性存储工具和第二易失性存储工具之间切换用于读取已校正视频数据的存储工具。
使用第一控制电路的驱动方法，可以获得视频数据校正电路的驱动方法的前述优点，并且可以实现显示装置和整个显示装置的进一步微型化以及外围电路制作成本的降低。
根据本发明的另一个实施例模式，提供了第二控制电路的驱动方法，该电路将所提供的视频信号转换成能够在具有使用发光元件的像素的显示装置内实现灰度级显示的视频数据，将该视频数据转换为已校正视频数据，并具有包括分别存储已校正视频数据的第一区域和第二区域的易失性存储工具。本发明的第二控制电路的驱动方法包括：读取步骤，在多个时钟周期内从易失性存储工具的第一区域或者第二区域中，依次读取对应于显示面板的显示计时的预定数量的已校正视频数据；向显示面板提供从易失性存储工具读取的已校正视频数据的步骤；检测步骤，通过采样视频数据而检测各个像素的使用数据；存储步骤，将累计使用数据划分成第一数据部分和第二数据部分，并将这些数据部分存储到累计数据存储工具内，该累计数据存储工具包括对应于不同于该易失性存储工具的第一和第二区域的第三区域以及对应于非易失性存储工具区域的第四和第五区域；加法步骤，将在检测步骤中检测到的各个像素的使用数据加到存储在累计数据存储工具内的每个像素的累计使用数据，并将加法结果作为新的累计使用数据写到累计数据存储工具；以及校正和写入步骤，将提供的视频信号转换成能够在显示装置内实现灰度级显示的视频数据，基于存储在累计数据存储工具内的累计使用数据将该视频数据转换成已校正视频数据，并将已校正视频数据写入第一区域或者第二区域内，其中不从这些区域读出视频数据。该存储步骤包括将第一数据部分存储在第三区域内并将第二数据部分存储在第四区域内的步骤。该加法步骤包括：第一加法步骤，从第三区域读出第一数据部分，在第一数据部分内进行加法运算，并将加法结果写入第三区域；第二加法步骤，从第四区域或者第五区域读出第二数据部分，在第二数据部分内进行加法运算，并将加法结果写入第四区域或者第五区域，其中不从该区域读取视频数据。该读取步骤包括如下步骤：当每次显示一个或者多个图像时，在第一区域和第二区域之间切换用于读取已校正视频数据的区域。第二加法步骤包括：当每次显示一个或者多个图像时，在第四区域和第五区域之间切换用于读取第二数据部分的步骤。
通过使用第二控制电路的驱动方法，组成该易失性存储工具只需一个存储元件；因此可以获得本发明的视频数据校正电路和第一控制电路的驱动方法的前述优点，并且可以实现显示装置和整个显示装置的进一步微型化以及外围电路制作成本的降低。而且可以最小化对组成该易失性存储工具的一个存储元件的访问计时的限制以及将被存储在易失性存储工具内的视频数据的格式限制，这增大了该存储工具的物理适用性。
包括本发明的视频数据校正电路或者控制电路的显示装置可具有一显示面板，其中在每个像素中设有发光元件以及本发明的视频数据校正电路或控制电路。
因此，可以实现包括视频数据校正电路或者控制电路的外围电路的微型化及其制作成本的降低，导致显示装置的微型化和制作成本的降低。注意，包括本发明控制电路的显示装置可以使用区域灰度级方法或者时间灰度级方法驱动以实现灰度级显示。典型地为EL元件的发光元件包括一对电极以及在该电极之间提供的包括发光材料的层。该发光元件产生从激发单重态返回基态而发射的光线(荧光)和从激发三重态返回基态而发射的光线(磷光)中的一种或者两种。
如前所述，根据本发明，显示装置的视频数据校正电路具有这样的配置：其中每个像素的累计使用数据(关于发光时间或者发光时间和发光强度的累计数据)被划分成多个数据部分，每个数据部分被存储在不同的存储器工具内。因此，不再需要大容量的存储器，可以降低需要安装的引脚的数目，简化配置，并实现电路的空间节约。其结果为，可实现具有本发明视频数据校正电路的显示装置和电子设备的微型化、制作成本的降低、可靠性的提高、以及更低的功耗。
附图说明
图1为示出根据本发明实施例模式1的视频数据校正电路的配置示例的框图。
图2为示出根据本发明实施例模式2的视频数据校正电路的配置示例的框图。
图3为示出包括根据本发明实施例模式3的视频数据校正电路的显示装置的控制电路配置示例的框图。
图4为示出包括根据本发明实施例模式4的视频数据校正电路的显示装置的控制电路配置示例的框图。
图5为示出图4所示控制电路中使用的格式转换部分的电路配置示例的示意图。
图6为示出图4所示控制电路的易失性存储部分写入或者读出的访问计时的时序图。
图7为示出图4所示控制电路的非易失性存储部分写入或者读出的访问计时的时序图。
图8为示出接收周期与从图4所示控制电路的非易失性存储部分读取累计时间数据的高位以及接收缓存退化系数之间关系的时序图。
图9A至9H为示出使用本发明的电子设备的视图。
图10为示出相关技术的视频数据校正电路的框图。
具体实施方式
[实施例模式1]
图1为示出根据本发明的一个视频数据校正电路的配置示例的示意图。该视频数据校正电路包括：视频数据闩锁电路101，用于锁定待采样视频数据；加法器102，通过将从采样视频数据估计的发光时间加到先前的累计时间数据而产生新的累计时间数据；第一易失性存储部分103A和第二易失性存储部分103B，分别为用于存储累计时间数据的易失性存储工具；非易失性存储部分107，其为非易失性存储工具，用于存储退化系数并在电源关闭时创建第一易失性存储部分103A和第二易失性存储部分103B的内容的备份；以及乘法器110，通过将视频数据乘以与每个像素的累计发光时间相对应的退化系数而产生已校正视频数据。
设有易失性存储部分地址产生电路105和易失性存储部分控制电路106，作为第一易失性存储部分103A和第二易失性存储部分103B的控制工具。设有非易失性存储部分地址产生电路108和非易失性存储部分控制电路109，作为非易失性存储部分107的控制工具。视频数据校正电路进一步包括：第一读取累计时间数据存储部分104A，用于读取和临时存储来自第一易失性存储部分103A并将被加到采样视频数据的累计时间数据；第二读取累计时间数据存储部分104B，用于读取和临时存储来自第二易失性存储部分103B的累计时间数据。
尽管传统视频数据校正电路采用一个易失性存储工具用于累计每个像素的发光时间，如图1所示，本发明的视频数据校正电路使用第一易失性存储部分103A和第二易失性存储部分103B，且累计时间数据被划分成分别存储在各个易失性存储部分中的两个部分。在该实施例模式所示的示例中，累计时间数据被划分成分别存储在第一易失性存储部分103A和第二易失性存储部分103B的高位和低位。然而，本发明不限于此，且累计时间数据无需划分成将被存储在各个易失性存储部分中的高位和低位。例如，该累计时间数据可划分成RG视频数据和B视频数据，从而分别存储在第一易失性存储部分103A和第二易失性存储部分103B中。
描述前述视频数据校正电路的工作。首先，作为用于校正与退化速率相关的视频数据的退化系数，显示装置(典型地为EL元件)的发光元件的亮度特性随时间变化的数据被预先存储在非易失性存储部分107，从而防止退化的影响。
由视频数据闩锁电路101对输入到视频数据校正电路的视频数据(VD)周期性地采样。基于该视频数据对每个像素的发光时间和不发光时间的数目进行计数，并将其划分成将依次被存储到第一易失性存储部分103A和第二易失性存储部分103B的数据部分。也就是说，加法器102将基于视频数据闩锁电路101采样的视频数据的每个像素的发光时间数据加到累计时间数据(AT)，其中AT的高位从第一易失性存储部分103A读取到第一读取累计时间数据存储部分104A，而其低位从第二易失性存储部分103B读取到第二读取累计时间数据存储部分104B。从加法结果获得的新的累计发光时间数据被划分成高位和低位，其将分别存储在第一易失性存储部分103A和第二易失性存储部分103B。
另一方面，视频数据被提供到乘法器110，并在该乘法器中被乘以从非易失性存储部分107提供的退化系数。据此，该视频数据被转换成已校正视频数据(其中根据每个像素随时间变化的速率校正发光时间)，并随后从视频数据校正电路输出。通过参考存储在第一易失性存储部分103A和第二易失性存储部分103B的累计时间数据并指定非易失性存储部分107(存储与每个像素的累计发光时间相对应的退化系数)的地址，提供了根据每个像素的退化速率用于校正发光时间的退化系数。
为了防止电源关闭时存储在第一易失性存储部分103A和第二易失性存储部分103B内的累计时间数据的丢失，该实施例模式采用了一种备份方法，其中在电源关闭之前累计时间数据立即被传输(存储)到非易失性存储部分107，且在电源开启时将非易失性存储部分107内存储的累计时间数据传输(调用)到第一易失性存储部分103A和第二易失性存储部分103B。
在该实施例模式中，在校正视频数据时直接从非易失性存储部分107读取退化系数。然而，校正视频数据时可以从提前写入退化系数的第一易失性存储部分103A或者第二易失性存储部分103B读取退化系数。
按照该方式，通过周期性采样发光元件的发光时间而存储累计时间数据，且通过参考预先存储的关于随发光元件的时间而变化的数据来校正视频数据。其结果为，可以提供已校正视频数据，使得已经退化的发光元件具有与未退化的发光元件相同的亮度。因此，可以维持显示装置中屏幕的均匀性，同时防止亮度变化。
如果是通过控制EL元件的亮度而实现灰度级显示，则理想地应通过检测EL元件的发光时间和发光强度而确定发光元件的退化速率。在这种情况下，关于累计发光时间和发光强度的数据存储在第一易失性存储部分103A和第二易失性存储部分103B内，基于通过考虑到累计发光时间和发光强度而获得的累计使用的退化系数被提前存储在非易失性存储部分内。
用作诸如第一易失性存储部分103A、第二易失性存储部分103B和非易失性存储部分107的存储工具的元件可以为静态存储器(SRAM)、动态存储器(DRAM)、铁电存储器(FeRAM)、EEPROM、闪存等。然而，本发明不限于此，可以采用普遍使用的任何存储元件。如果易失性存储器使用DRAM，则要求添加周期性更新的功能。
当累计时间数据被如此划分成高位和低位且每个数据部分的累计时间数据被存储到不同存储器工具时，易失性存储工具不再需要大容量的存储器。因此，连接引脚数目减少且电路面积降低，从而实现微型化和制作成本的降低。
[实施例模式2]
图2为示出与实施例模式1所示不同的本发明视频数据校正电路的配置示例的示意图。实施例模式2中所示视频数据校正电路具有类似于实施例模式1所示电路的配置，不同之处在于只提供一个易失性存储部分用于存储累计时间数据的低位和半进位，累计时间数据的高位存储在非易失性存储部分的剩余地址区域。
参考图2而更加明确地描述根据本实施例模式的视频数据校正电路的配置和工作。该视频数据校正电路包括：视频数据闩锁电路201，用于锁定待采样视频数据，其作为发光时间累计部分；易失性存储部分203，用于存储累计时间数据的低位和半进位(一位或者多位)；非易失性存储部分207，用于存储累计时间数据的高位；读取累计时间数据存储部分204，用于读取并临时存储来自易失性存储部分203的累计时间数据的低位和半进位(HC)；以及第一加法器202，用于将读取累计时间数据存储部分204中存储的累计时间数据的低位和半进位加到由视频数据闩锁电路201采样视频数据而估计的发光时间。例如每60帧采集视频数据，但本发明不限于此。如果在累计时间数据的低位的加法中产生进位，则半进位设为“1”。此外，设有易失性存储部分地址产生电路205和易失性存储部分控制电路206，其作为易失性存储部分203的控制工具。设有非易失性存储部分地址产生电路208和非易失性存储部分控制电路209，其作为非易失性存储部分207的控制工具。
第一加法器202的加法运算中产生的半进位以及从加法结果得到的累计时间数据的低位被写入易失性存储部分203，或者被传输到半进位存储部分211并存储在其中。对于该半进位被传输到半进位存储部分211的情形，易失性存储部分203中存储的半进位被重置。
如果所有像素的半进位存储在半进位存储部分211，当像素数目大时，半进位存储部分211的存储元件需要大的容量。为了降低存储元件的容量，像素区域可以划分成K个像素区域(K为自然数)，且该K个像素区域中只有一个像素区域的半进位被传输到半进位存储部分211。据此，半进位存储部分211的容量可以减小为1/K。
假设例如只有第k个像素区域的半进位(k为1到K的整数)被传输到半进位存储部分。非易失性存储部分控制电路209周期性读取存储在非易失性存储部分207中与第k个像素区域对应的累计时间数据的高位，第二加法器212将从半进位存储部分211读取的半进位加到该累计时间数据的高位，且该加法结果被写入非易失性存储部分207。此时，如果该半进位存储部分211的所有位均为“0”，则不执行该加法和写入操作。当第k个像素区域中完成前述操作时，在第k+1个像素区域(当k＝K时为第一区域)内执行类似的操作。
非易失性存储部分207存储累计时间数据的前述高位以及与实施例模式1类似的退化系数。在视频数据的每个接收周期从非易失性存储部分207读取累计时间数据的高位，并将该高位输入到非易失性存储部分地址产生电路208。随后产生非易失性存储部分207的地址，其中非易失性存储部分207存储与由累计时间数据高位所表示的累计发光时间相对应的退化系数，而且读取该退化系数。乘法器210将视频数据乘以读取的退化系数，由此获得已校正视频数据以防止随时间退化的影响。注意，向乘法器210输入视频数据和输入退化系数之间可能存在时间滞后，因为累计时间数据的读取和向乘法器210输入退化系数之间存在时间间隔。在这种情况下，提供延迟电路213，从而在向乘法器210输入视频数据之前校正该时间滞后。类似地对视频数据同步控制信号进行该校正。然而，当无需校正该时间滞后时，不必提供该延迟电路213。
从非易失性存储部分读取的累计时间数据中只有其高位被用于上述的校正。备选地，作为另一个模式，从非易失性存储部分读取的累计时间数据的高位以及从易失性累计时间数据部分读取的累计时间数据的低位都可作为用于指定退化系数的累计时间数据。
为了防止当电源关闭时存储在易失性存储部分203中的累计时间数据低位的丢失，本实施例模式与实施例模式1类似地采用了一种备份方法，其中在电源关闭之前累计时间数据的低位立即被传输(存储)到非易失性存储部分207，且在电源开启时将非易失性存储部分207内存储的累计时间数据的低位传输(调用)到易失性存储部分203。
在该实施例模式中，在校正视频数据时直接从非易失性存储部分207读取退化系数。然而，校正视频数据时可以从提前写入退化系数的易失性存储部分203读取退化系数。
按照该方式，通过周期性采样发光元件的发光时间而累计发光时间，且通过校正累计时间数据而提供已校正视频数据。这样，可以维持显示装置中屏幕的均匀性，同时防止亮度变化。
如果是通过控制EL元件的亮度而实现灰度级显示的话(类似于实施例模式1)，则进行数据校正从而通过检测发光时间和发光强度而确定发光元件的退化速率。在这种情况下，关于累计发光时间和发光强度的数据存储在易失性存储部分203和非易失性存储部分207内，基于通过考虑到累计发光时间和发光强度而获得的累计使用的退化系数被提前存储在非易失性存储部分207内。
用作诸如易失性存储部分203和非易失性存储部分207的存储工具的元件可以为静态存储器(SRAM)、动态存储器(DRAM)、铁电存储器(FeRAM)、EEPROM、闪存等。然而可以采用普遍使用的任何存储元件。
累计时间数据被如此划分成高位和低位，且只有低位存储在易失性存储部分内，而高位被写入和存储到该非易失性存储部分的其余地址区域。其结果为，易失性存储工具需要一半的位数。此外，由于无需创建非易失性存储器中高位的备份，备份操作的耗时和功耗可以减少一半。因此，可以实现小的电路规模，这可实现微型化、低功耗、制作成本的降低，以及电路可靠性的提高。
[实施例模式3]
在该实施例模式中，由视频数据校正电路产生的累计发光时间数据的低位存储在显示控制电路中使用的诸如视频存储器的存储工具的未使用地址区域，而累计发光时间数据的高位存储在非易失性存储工具内，且在需要时读取该数据以校正视频数据。也就是说，实施例模式1和2中描述的视频数据校正电路集成了显示装置的一个控制电路。注意，显示装置的该控制电路将接收到的视频信号的格式转换成可在显示面板的像素中实现灰度级显示，将转换的视频数据写入存储工具，并向显示面板输出从存储工具读取的面板控制信号和视频数据以显示图像。
图3为集成控制电路的示意图，其中本发明的视频数据校正电路集成了显示装置的控制电路。图3所示的控制电路包括作为主存储工具的第一易失性存储部分303A、第二易失性存储部分303B、易失性半进位存储部分311、以及为可再写非易失性存储工具的非易失性存储部分307。该非易失性存储部分307存储累计时间数据的高位(UB)。第一易失性存储部分303A和第二易失性存储部分303B分别具有用于存储一帧视频数据的地址区域，该视频数据的格式被转换成执行时间灰度级显示。第二易失性存储部分303B存储累计时间数据的低位(LB)和半进位(一位或者多位)。如果在累计时间数据低位的加法中产生一个进位，则该半进位(HC)被设为“1”。
图3所示集成电路中显示装置的控制电路的组成部分主要包括：格式转换部分314，用于将接收的视频信号转换成可执行显示面板的像素中的灰度级显示(即时间灰度级显示)；第一易失性存储部分303A和第二易失性存储部分303B，用于存储视频数据；以及显示控制电路317，用于从第一和第二易失性存储部分读取视频数据并将该视频数据传输到显示面板。其它部分主要组成视频数据校正电路。而且，提供视频数据写入和累计时间数据控制电路315以及视频数据读取和累计时间数据读取控制电路316作为公共电路，用于控制显示装置的控制电路和视频数据校正电路的视频数据写入和读取。在下文中，描述图3中所述集成电路的配置和操作，(1)作为显示装置的控制电路的操作，(2)作为视频数据校正电路的操作。
(1)作为显示装置的控制电路的操作
首先描述了已校正视频数据被传输到显示面板为止的操作。在特定的帧中，格式转换部分314将已校正视频数据转换成能够在显示装置的像素中实现灰度级显示(例如时间灰度级显示)。随后，通过三态缓冲器TB2或TB3将已转换视频数据写入作为主视频存储器的第一易失性存储部分303A或者第二易失性存储部分303B。同时通过选择器SEL1从第一易失性存储部分303A或者第二易失性存储部分303B读取视频数据，其中视频数据不写到该存储部分，随后视频数据通过显示控制电路317传输到显示面板。如果在某个特定帧内，视频数据被写入第一易失性存储部分303A同时从第二易失性存储部分303B读取视频数据，则在下一个帧内将视频数据写入第二易失性存储部分303B同时从第一易失性存储部分303A读取视频数据。换而言之，每次帧改变时，第一易失性存储部分303A和第二易失性存储部分303B在写入数据部分和读取数据部分之间切换。
(2)作为视频数据校正电路的操作
接着，描述发光时间数据的累计操作。在视频数据被写入第二易失性存储部分303B的帧周期中，从第二易失性存储部分303B读取累计时间数据的低位和半进位，并将其存储在累计时间数据低位存储部分304。随后，第一加法器302将存储于累计时间数据低位存储部分304中的累计时间数据的低位和半进位加到通过视频数据闩锁电路301采样视频数据而估计得到的发光时间。此时产生的半进位在下述周期内通过三态缓冲器TB5而存储到半进位存储部分311。注意，当半进位被传输到半进位存储部分311时，第二易失性存储部分303B中存储的该半进位被重置(半进位不被传输到半进位存储部分时其不被重置)。由第一加法器302获得的累计时间数据的低位通过三态缓冲器TB4存储于第二易失性存储部分303B。
在本实施例模式中，累计时间数据的低位和半进位被写入第二易失性存储部分303B，即两个易失性存储部分之一，尽管当第二易失性存储部分303B没有足够区域时其可以同时存储于第一易失性存储部分303A和第二易失性存储部分303B中。这种情况下，以与第二易失性存储部分303B中相同的方式将数据累计到第一易失性存储部分303A。
半进位存储部分311可由含有电路的装置中所包括的存储元件组成，或者由一个或多个行缓冲器等组成的小容量存储器组成。备选地，第一易失性存储部分303A和第二易失性存储部分303B的未使用区域可以用作半进位存储部分311。
另一方面，累计发光时间数据的高位存储于非易失性存储部分307。视频数据读取和累计时间数据读取控制电路316周期性地将累计时间数据的高位从非易失性存储部分307读取到累计时间数据高位存储部分319中，同时将半进位从半进位存储部分311读取到半进位临时存储部分320中。随后，第二加法器312将累计时间数据的高位加到该半进位，且加法结果通过三态缓冲器TB6被写入非易失性存储部分307。当半进位存储部分311中存储的半进位被读取并且在第二加法器312中被累加时，半进位存储部分311中存储的半进位被重置为“0”。注意，如果半进位存储部分311的所有数据为“0”(没有进位)，则不执行前述加法运算。
当关于所有像素的半进位数据被存储时，半进位存储部分311的存储元件需要大的容量。这种情况下，类似于实施例模式2，一个像素区域可以划分成K个像素区域(K为自然数)，且该K个像素区域中只有一个像素区域的半进位被存储到半进位存储部分311中以便降低存储元件的容量。也就是说，只有第k个像素区域(k为从1到K的整数)的半进位被传输到半进位存储部分311，而其它数据仍然存储在第二易失性存储部分303B。当存储了第k个像素区域的累计时间数据的半进位和高位之后，对第k+1个像素区域(当k＝K时为第一区域)执行相同的操作。据此，半进位存储部分311的容量可以减小为1/K。
接着描述视频数据的校正操作。视频数据写入和累计时间数据控制电路315从非易失性存储部分307读取和接收的视频数据相对应的累计时间数据的高位。根据所读取的该高位，由非易失性存储部分地址产生电路308产生非易失性存储部分307的地址，且非易失性存储部分307的地址中存储的退化系数被读取到读取退化系数存储部分318。待校正的视频数据被输入到延迟电路313以校正前述操作的时间延迟。乘法器310将从延迟电路313输出的视频数据乘以被读取到读取退化系数存储部分318的退化系数而获得已校正视频数据。
此外，为了防止当电源关闭时存储在易失性存储部分的内容丢失，已被写到第一易失性存储部分303A和第二易失性存储部分303B的一个或者两个中的累计时间数据的低位和半进位被传输到非易失性存储部分307以创建该内容的备份。同时，当电源开启时，非易失性存储部分307中存储的备份数据被传输(调用)到第一易失性存储部分303A等。
按照该方式，通过周期性采样发光元件的发光时间而累计发光时间，且通过校正累计时间数据而提供已校正视频数据。这样，可以维持显示装置中屏幕的均匀性，同时防止亮度变化。
如果是通过控制EL元件的亮度而实现灰度级显示(类似于实施例模式1和2)，则进行数据校正从而通过检测发光时间和发光强度而确定发光元件的退化速率。在这种情况下，关于累计发光时间和发光强度的数据存储在第二易失性存储部分303B和非易失性存储部分307内，基于考虑到累计发光时间和发光强度而获得的累计使用的退化系数被提前存储在非易失性存储部分307内。
用作诸如第一易失性存储部分303A、第二易失性存储部分303B和非易失性存储部分307的存储工具的元件可以为静态存储器(诸如SRAM)、动态存储器(诸如DRAM)、铁电存储器(诸如FeRAM)、EEPROM、闪存等。然而可以采用普遍使用的任何存储元件。
累计时间数据因此被划分成高位和低位，低位被存储在诸如显示控制电路中使用的视频存储器的存储工具的未使用区域，而高位存储在非易失性存储工具。其结果为，视频数据校正电路可以与显示装置的控制电路集成，且无需单独提供用于累计时间数据的易失性存储器。此外，该显示控制电路和视频数据校正电路可以被包括于同一个装置中，因此可以大幅减少安装区域和待安装的引脚的数目，这可实现微型化、降低制作成本以及电路可靠性的提高。此外，由于累计时间数据的高位存储于非易失性存储工具内，当电源关闭时备份操作的耗时和功耗可以降为一半或者更少。
[实施例模式4]
在本实施例模式中，类似于实施例模式3，累计发光时间数据的高位存储于非易失性存储工具内，而由视频数据校正电路产生的累计发光时间数据的低位存储于显示控制电路中使用的诸如视频存储器的存储工具的未使用地址区域，由此视频数据校正电路与显示装置的控制电路集成。而且在实施例模式4中，只有一个易失性存储元件用作诸如视频存储器的易失性存储工具，该存储工具存储其格式已经被转换的视频数据、累计时间数据的低位，等等。为了存储其格式已经被转换的视频数据，提供了两个区域，其中一个区域用于读取，另一个用于写入。每隔预定的周期，读取区域和写入区域被切换。
当视频数据的一个存储工具包括读取地址区域和写入地址区域时，在例如源时钟半周期内至少需要访问存储器三次(两次读取操作和一次写入操作)，使得对存储器访问计时产生严格的限制。在这种情况下，出现一些限制：需要高功耗的存储器，使用高性能的装置获得高的内部频率，等等。为了避免这些限制，执行从视额数据存储部分读取视频数据并不和源时钟半周期同步。相反，在多个时钟周期内依次读取与显示装置的显示面板的显示计时相对应的预定数量的视频数据，该视频数据临时存储于读取视频数据存储工具，并传输到显示面板。然而，在不进行读取操作的周期内执行写入操作，直到写入视频数据存储部分被重写。
根据该方法，易失性存储工具可以由集成控制电路中的一个存储元件组成，该集成控制电路中视频数据校正电路与显示装置的控制电路集成。此外，并不出现存储器访问计时的问题；因此无需使用高功耗的存储器并使用高性能装置获得高的内部时钟频率，这导致待安装的引脚数目的减少，配置的简化，以及节约电路空间。此外，由于读取视频数据存储工具(见图4中的读取视频数据存储部分424)缓存读取视频数据，可以最小化易失性存储部分的每个地址中存储的视频数据数量的限制，这增加了该易失性存储部分的物理适用性。
图4为集成控制电路的示意图，其中前述的视频数据校正电路与显示装置的控制电路集成。图4中的控制电路包括作为主存储工具的具有一个存储元件的易失性存储部分403，以及为可再写的非易失性存储工具的非易失性存储部分407。该易失性存储部分403包括R1到R3的三个区域。区域R3存储累计时间数据(AT)的低位，而区域R1和R2分别存储其格式已经转换成能够在显示面板中实现灰度级显示的视频数据(VD)以及通过计算累计时间数据的低位而产生的半进位(HC)。非易失性存储部分407包括用于退化系数备份的退化系数区域RC，以及区域R4和R5，其中区域R4和R5分别存储累计时间数据(AT)的高位并用于创建累计时间数据低位的备份。
图4中所示集成电路中显示装置的控制电路的组成部分主要包括视频数据写入部分VW、易失性存储部分403的区域R1和R2、以及视频数据读取部分VR。其它部分主要组成视频数据校正电路。在视频数据校正电路部分，累计发光时间数据被划分成待处理的高位和低位。
从组成控制电路的(1)视频数据写入部分和(2)视频数据读取部分，以及组成视频数据校正电路的(3)累计时间数据低位存储部分、(4)累计时间数据高位存储部分、(5)视频数据校正部分、和(6)累计时间数据备份部分描述图4中所示的该集成电路的配置和操作。
(1)视频数据写入部分VW
在图4的控制电路中，视频数据写入部分VW包括格式转换部分414，该部分用于将接收的视频信号的格式转换成能够在显示面板内实现灰度级显示。如前所述，在不执行从易失性存储部分403进行读取操作的周期内，视频数据写入部分VW将数据写到易失性存储部分403的区域R1或者R2，其中不从该区域读取数据。因此，格式转换部分414包括用于存储预定数量视频数据的视频数据存储部分423，该预定数量的视频数据被优化以在预定周期(称为写入视频数据存储周期)内写入易失性存储部分403。通过诸如三态缓冲器和恰当计时的模拟开关的连接控制工具，写入视频数据存储部分423中存储的预定数量的视频数据被写到易失性存储部分403的区域R1或者R2。如果在一个写入视频数据存储周期内未完成预定数量视频数据的写入并产生过量的视频数据，该过量的视频数据临时存储于图4所示的设于视频数据写入部分VW中具有小容量的过量视频数据存储部分424中，且在不进行读取和写入操作的帧周期的过量周期(扩展周期)内，该过量的视频数据被写入区域R1或者R2。控制电路的格式转换部分414还包括具有乘法器等的校正部分422，用于将视频数据乘以退化系数而获得已校正视频数据。也就是说，在格式转换部分414中，在与视频信号的格式转换的同时进行退化校正。
图5示出了格式转换部分414的电路配置示例。该格式转换部分414具有n个(n为正整数)移位寄存器501、第一寄存器502、乘法器503、第二寄存器504、以及用于从视频数据存储部分423中选择待写入易失性存储部分403的视频数据的选择器505。HCLK表示硬件时钟信号，REG1_EN表示第一寄存器502的使能信号，REG2_EN表示第二寄存器504的使能信号，data_select表示选择器505的控制信号。
该实施例模式所示的示例中，移位寄存器501的数目为30(n＝30)，视频位数为6(26＝64灰度值)，并行地接收与一个像素×RGB相对应的一个视频位。视频数据的接收与时钟信号HCLK同步，该周期称为接收周期。换而言之，在一个接收周期内接收一个像素(此处为18位)的视频数据。接收的视频数据依次传输到30个移位寄存器501，并随后一次输入到第一寄存器502。乘法器503将第一寄存器502中存储的每个像素的视频数据乘以退化系数，接着在随后的n个接收周期(此处为30个接收周期)之后，该视频数据被同时传输到第二寄存器504。根据时间灰度级方法，一个帧周期划分成多个子帧周期并显示视频数据的每个位；因此，每个视频位分别存储于易失性存储器内。因此，使用由选择器505选择的一个或者多个像素的视频位作为写入单元，将输入到第二寄存器504的视频数据写入易失性存储部分403(图4)。该实施例模式示出的示例中，五个像素的视频位，即五个像素×RGB＝15位被用作写入单元(VD1至VD36)。也就是说，在30个接收周期内视频数据被写入36次。注意，在下述视频数据读取部分VR在不执行从易失性存储部分403进行读取的周期内，执行向易失性存储部分403的写入操作。
图6示出了向易失性存储部分403写入数据的计时，该图将在下文中得到详述。现在对图6所示的计时做简单描述。SRAM_OEB处于H电平或者L电平(此处为L电平)时为允许从易失性存储部分403读取视频数据的读取控制信号。SRAM_WEB处于H电平或者L电平(此处为L电平)时为允许向易失性存储部分403写入视频数据的写入控制信号。如图6所示，在30个接收周期的视频数据被存储且读取控制信号SRAM_OEB不处于使能状态(L电平)的周期内，SRAM_WEB被置于使能状态36次，从而写入写入单元VD1至VD36。
如前所述，如果在包括第二寄存器504等的视频数据存储部分423(图4)临时存储视频数据(此处为30个接收周期)的周期内未完成视频数据的写入，则过量视频数据临时存储于过量视频数据存储部分424(图4)，并在不进行读取和写入操作的帧周期的扩展周期、子帧周期之后的非显示周期、各帧之间的非接收周期等期间将该过量数据写到易失性存储部分403。
(2)视频数据读取部分VR
在图4所示的集成控制电路中，视频数据读取部分VR具有读取数据存储部分425和显示控制电路417。读取数据存储部分425存储在预定周期内通过选择器SBL1从易失性存储部分403的区域R1或者R2读取的预定数量的视频数据，且显示控制部分417与显示计时同步地将读取视频数据存储部分403中存储的视频数据传输到显示面板。如前所述，从读取视频数据存储部分425中读取视频数据并不和源时钟半周期同步地进行。相反，在多个时钟周期内依次读取该预定数量的视频数据。在预定周期内存储于读取视频数据存储部分425中的预定数量的视频数据对应于显示面板的显示计时。可以以一行显示面板的视频数据为例，尽管读取视频数据存储部分425中存储的视频数据的数量不限于此。
(3)累计时间数据低位存储部分
图4中所示的控制电路包括：易失性存储部分403的区域R3，作为视频数据校正电路的累计时间数据低位存储部分，用于存储累计时间数据的低位；第一加法器402，用于将从采样视频数据估计的每个像素的发光时间加到累计时间数据的低位，其中累计时间数据的低位对应于采样视频数据并存储于易失性存储部分403的区域R3。第一加法器402的加法结果被写入易失性存储部分403的区域R3，由加法运算产生的半进位(HC)和视频数据一起被写入易失性存储部分403的R1或R2区域。例如，当易失性存储部分403的地址为16位且一个地址写入15位的视频数据(5×RGB)时，半进位可被写入易失性存储部分403剩余的一位。半进位(HC)可被写入易失性存储部分403的区域R1和R2中的一个或者两个。
为了获得用于计算累计发光时间的视频数据，采样m个视频数据(m为从1到n的整数)，该视频数据是从视频数据写入部分VW接收的视频数据中进行选择的且其被存储于一行的n个移位寄存器中。例如，当一行移位寄存器的数目为30(n＝30)时，视频位数为6(26＝64灰度值)，如图5中格式转换部分所示地并行地接收与一个像素×RGB相对应的一个视频位，采样分别为18位(RGB×6)的m个视频数据(m为从1到30的整数)以计算累计时间数据。也就是说，在视频数据写入部分VW存储n个接收周期的视频数据的周期内，累计数据被加到采样视频数据m次。因此，在帧频率为60Hz的显示面板中，使用m/n个帧周期，将一个帧的累计数据加到采样视频数据。
图6为易失性存储部分403的访问时序图，其中接收周期160ns，n为30，m为1，内部时钟(CLK)频率为40MHz。如前所述，SRAM_OEB处于H电平或者L电平(此处为L电平)时为允许从易失性存储部分403读取视频数据的读取控制信号。SRAM_WEB处于H电平或者L电平(此处为L电平)时为允许向易失性存储部分403写入视频数据的写入控制信号。HCLK表示硬件时钟信号，其中一个周期等于前述的一个接收周期，SSP为启动特定行的显示循环的启动脉冲。SCK为源时钟，SRAM_ADDR表示由易失性存储部分的地址产生电路产生的地址所指定的地址VD1至VD36，用于写入特定像素的特定视频数据。不言而喻，易失性存储部分的地址产生电路指定读取特定视频数据的地址以及读取和写入发光元件的累计时间的高位的地址。
现在描述(从易失性存储部分403的区域R3)读取累计时间数据、累计计算、以及计算后写入累计时间数据的计时。在图6中，在该30个接收周期的一个接收周期内采样视频数据，并同时从易失性存储部分403读取累计时间数据(累计时间读取601)。计算累计时间(累计发光时间计数周期602)之后，写入加法结果(写入累计时间计数结果603)。
与视频数据写入部分VW的描述相同，在如下计时中写入和读取显示视频数据。在30个接收周期的视频数据被存储且读取控制信号SRAM_OEB不处于使能状态(L电平)的周期内，SRAM_WEB被置于使能状态36次，从而写入一行视频数据。在图6中，在除了第n行视频数据被读取(第n行视频数据的读取604)的周期以及累计时间读取601之外的一个周期内，第m-2行的视频数据VD1至VD36被写入(视频数据(m-2)的写入605)。在第n行视频数据被读取的周期内采样第n-1行视频数据。同时，在第m-2行视频数据被写入的周期内，第m-1行视频数据被乘以退化系数。
(4)累计时间数据高位存储部分
图4中所示的控制电路包括：非易失性存储部分的区域R4和R5，作为视频数据校正电路的累计时间数据高位存储部分，用于存储累计时间数据的高位；半进位临时存储部分420，用于临时存储从非易失性存储部分403的区域R1和R2读取的半进位；以及第二加法器412，用于将通过选择器SEL2从非易失性存储部分的区域R4或者R5读取的累计时间数据高位加到被传输到半进位临时存储部分420的半进位。在视频数据读取部分VR读取视频数据的同时执行半进位读取，且通过选择器SEL1从易失性存储部分403的区域R1或者R2读取该半进位，其中从该区域中读取视频数据。和实施例模式2和3类似，一个像素区域划分成K个像素区域(K为自然数)，且该K个像素区域中只有一个像素区域的半进位被存储到半进位临时存储部分420，从而降低存储元件的容量。也就是说，只有第k个像素区域(k为从1到K的整数)的半进位被传输到半进位临时存储部分420。在用于存储第k个像素区域数据的预定半进位存储周期内，第二加法器412将半进位存储部分420中存储的数据加到从非易失性存储部分的区域R4或R5读取的累计时间数据的高位。加法结果被写入区域R4或R5，其中不从该区域读取数据。随后，在第k+1个像素区域中执行相同的操作。当第K个像素区域的操作结束时，即当一个帧的所有像素区域内累计时间数据高位的累计运算完成时，从在先前的帧中写入数据的易失性存储部分的区域R4或者R5中读取数据，而数据被写入另一个区域，由此在下一帧的第一个像素区域内执行累计运算。换而言之，每隔一个帧周期，读取区域和写入区域在非易失性存储部分的区域R4和R5之间切换。尽管使用帧周期作为参考单元来累计累计时间数据的高位，但也可以使用其它参考单元。
图7为示出非易失性存储部分407的读取和写入计时的时序图。在加法运算产生半进位(HC)和产生下一个半进位之间的最短时间内(图7中所示产生半进位的最短周期701)执行一次写入累计时间数据的高位(UB)。例如，假设通过时间灰度级显示方法用于显示灰度级的位数为6，累计时间数据的低位有16位，且每秒采样视频数据一次。这种情况下，每秒最多可累计26＝64个灰度值(＝时间)，因此产生半进位的最短时间为216/64＝1024秒(约为17分钟)。每次根据区域选择信号的上升和下降而执行写入时，写入区域和读取区域在区域R4和R5之间切换。图7示出的情形中，当区域选择信号上升时从区域R4读取数据并将数据写入区域R5，当区域选择信号下降时区域R4和R5被反转。注意，图9中所示的调用周期702和存储周期702分别表示当电源开启时向易失性存储工具传输退化系数和累计时间数据低位的计时以及当电源关闭时将其传输到非易失性存储部分407的计时。下面描述这些操作。
图7的上部详细示出了累计时间数据高位的写入操作，在产生半进位的最短时间内执行该操作一次。图7示出了一种示例，其中K＝6，且在一行的接收周期内半进位被加到累计时间数据的8个高位，尽管在一行的接收周期内，任何数目的累计时间数据高位可以被加到该半进位。一行的接收视频数据的使能信号用line_video_data_enable表示。当该信号上升或者下降成为使能状态(此处该信号上升)时，可以读取一行的视频数据。D1read到D8read表示待加和的累计时间数据的高位的读取操作，D1add到D8add表示第二加法器412读取的累计时间数据的半进位和高位的加法运算，程序表示程序命令的输入周期。首先在写入时，将要写入数据的区域R4和R5的数据被删除(704)。在下一个帧周期中，六个区域中的第一个区域(k＝1)的半进位HC1被缓存(705)到半进位临时存储部分420。在下一个帧周期中以及下一个帧周期之后，从读取数据的区域R4或者R5读取累计时间数据的高位，并将其加到相应的缓存半进位(HC2至HC6)。加法结果被存储，且当line_viedeo_data_enable下降时，向非易失性存储部分407输入程序命令以写入该加法结果(706)。除非产生新的半进位，否则从易失性存储部分403读取该半进位后，立即将与易失性存储部分403的半进位相对应的数据重置成“0”。在前述操作中，每个帧周期内，1/K像素的半进位被缓存到半进位临时存储部分420，尽管不一定使用帧周期作为单位。在自动编程(写入)中，检查一自动操作，且当该自动操作结束时开始下一个写入操作。如果该自动操作未得到正常地执行且出现超时，可输入重置命令以再次写入相同的数据。据此，由于噪音引起的故障可以得到校正并可以改善可靠性。而且，如图7所示，在line_video_data_enable下降之后，不一定向非易失性存储部分407输入程序命令，尽管如果可能的话可以在不同的计时输入该程序命令。
(5)视频数据校正部分
图4所示控制电路包括：非易失性存储部分407的退化系数区域RC，作为视频数据校正电路的视频数据校正部分，其预先存储退化系数；退化系数存储部分421，用于缓存当电源开启时由退化系数区域RC传输(调用)的退化系数；第一读取退化系数存储部分418A，用于临时存储通过选择器SEL3，基于从非易失性存储部分407的区域R4或R5读取的累计时间数据的高位而从退化系数存储部分421读取的相应的退化系数；第二读取退化系数存储部分418B，周期性地接收来自第一读取退化系数存储部分418A的退化系数。存储于第二退化系数存储部分418B的退化系数被提供到视频数据写入部分VW的格式转换部分414中的校正部分422，以用于视频数据的退化校正。
图8为示出接收周期与从非易失性存储部分407读取累计时间数据的高位以及接收缓存退化系数之间关系的时序图。HCLK表示硬件时钟信号(一个周期等于一个接收周期)，FLASH_ADDR表示由非易失性存储部分的地址产生电路所指定的、用于存储特定发光元件R、G或B的累计时间数据的高位的地址。FLASH_OEB表示用于读取非易失性存储部分的使能信号。当该信号上升或者下降为使能状态(此处为下降)时，可以读取视频数据。接收一行视频数据的使能信号用图7中的line_video_data_enable表示。当该信号上升成使能状态时，可以接收一行的视频数据。
如果可能的话，读取用于校正的累计时间数据的高位可以与一接收周期同步进行。在该实施例模式中，如图8所示，由格式转换部分414同时校正的用于n个接收周期(图5中n＝30)的视频数据退化系数被存储于第一读取退化系数存储部分418A，并且每隔j个(j为正整数)接收周期，该退化系数被传输到第二读取退化系数存储部分418B。随后，使用第二读取退化系数存储部分418B中存储的退化系数，与接收周期同步地校正视频数据。通过使用第一读取退化系数存储部分418A和第二读取退化系数存储部分418B，可以在最短的时间内读取用于选择退化系数的累计时间数据的高位。因此，可以获得从非易失性存储部分407读取累计时间数据的高位、程序操作检查、以及程序命令输入的时间容限，这些在(4)累计时间数据高位存储部分中得到描述。
在图8中，每隔20个接收周期(j＝20)将一退化系数存储于第一读取退化系数存储部分418A，由此可以每隔20个接收周期至少一次地进行对非易失性存储部分407的读取访问。该访问周期被用于读取将被加到半进位的累计时间数据的高位，或者检查非易失性存储部分407的自动写入操作，这在参考图7的(4)累计时间数据高位存储部分中得到描述。
(6)累计时间数据备份部分
图4所示控制电路使用非易失性存储部分407的区域R4和R5作为视频数据校正电路中累计时间数据的备份部分。也就是说，当电源关闭时，写入了累计时间数据的高位的区域R4和R5之一被用于创建累计时间数据的高位的备份。同时，另一个区域被用于创建累计时间数据低位的备份，且当电源关闭之前，存储于易失性存储器的区域R3中的累计时间数据的低位被立即传输(存储)到另一个区域。当电源开启时，存储于非易失性存储部分407中的累计时间数据的低位被传输(调用)到易失性存储部分403的区域R3。
更为特殊地，如图7中非易失性存储部分的访问时序图所示，在电源关闭及电源中断之前的一个存储周期内，写入累计时间数据高位的区域R4或R5(图7中的R4)的数据被立即更新。将累计时间数据的低位从非易失性存储部分407写入到数据未更新的另一个区域(图7中的R5)。在电源开启后紧接的调用周期内，开始以写入了累计时间数据高位的区域(图7中的R4)为读取区域的操作。如果如(5)视频数据校正电路中所述的提供有用于缓存退化系数的退化系数存储部分421，则存储于非易失性存储部分407的区域RC中的退化系数在该调用周期内被调用到退化系数存储部分421。
根据(1)至(6)每个部分的前述操作，接收视频信号的格式可转换成能够实现显示装置中的灰度级显示，而已校正视频数据可以通过使用简化的配置而被提供到显示面板，其中在该简化配置中，仅使用两个主存储工具并最小化连接引脚的数目。
如果通过控制EL元件的亮度而实现灰度级显示(类似于实施例模式1至3)，则进行数据校正从而通过检测发光时间和发光强度而确定发光元件的退化速率。在这种情况下，关于累计发光时间和发光强度的数据存储在易失性存储部分403和非易失性存储部分407内，基于考虑到累计发光时间和发光强度而获得的累计使用的退化系数被预先存储在非易失性存储部分407内。
用作诸如易失性存储部分403和非易失性存储部分407的存储工具的元件可以为静态存储器(SRAM)、动态存储器(DRAM)、铁电存储器(FeRAM)、EEPROM、闪存等。然而本发明可以采用普遍使用的任何存储元件。
(2)中的视频数据读取部分VR可以集成为一个集成电路。当组成该读取工具的每个元件集成为一个集成电路时，可容易实现电路的微型化，简化电路配置，改善可靠性，并可实现制作成本的降低。组成视频数据读取部分VR的每个元件可以集成为一个集成电路，或者可以单独提供这些元件。
累计时间数据因此被划分成高位和低位，低位存储于诸如显示控制电路中使用的视频存储器的存储工具的未使用区域，而高位存储于非易失性存储工具。其结果为，视频数据校正电路可以与显示装置的控制电路集成，且不再需要单独提供用于累计时间数据的易失性存储器。此外，作为控制电路主要的视频数据存储部分的易失性存储部分只使用一个存储元件，该显示控制电路和视频数据校正电路可以被包括于同一个装置中。因此，可实现简化的电路配置，减少待安装引脚的数目，并进一步减小安装区域，这可实现微型化、制作成本的降低、以及电路可靠性的改善。此外，由于累计时间数据的高位存储于非易失性存储工具内，当电源关闭时备份操作的耗时和功耗可以降为一半或者更少。
[实施例1]
本发明可以应用于每个包括发光显示装置的各种电子设备，例如桌面式、落地式或者壁挂式显示，摄像机，数码相机，护目镜型显示(头戴型显示)，导航系统，声音再现装置(汽车音响、音响部件组合等)，计算机，游戏机，便携式信息终端(移动计算机、移动电话、便携式游戏机、电子图书等)、以及提供有记录媒介的图像再现装置(典型地为能够再现诸如数字化多功能光盘(DVD)中所记录的视频图像或者静态图像且具有用于显示再现图像的显示部分的装置)。图9A至9H示出了这种电子设备的特殊示例。
图9A阐述了桌面式、落地式、或者壁挂式显示，其包括框架901、支持底座902、显示部分903、扬声器部分904、视频输入端子905等。本发明可以应用于显示部分903的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。
图9B阐述了数码相机，其包括主体911、显示部分912、图像接收部分913、操作键914、外部连接端口915、快门916等。本发明可以应用于显示部分912的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。
图9C阐述了计算机，其包括主体921、框架922、显示部分923、键盘924、外部连接端口925、鼠标926等。本发明可以应用于显示部分923的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。注意，该计算机包括：包括中央处理器(CPU)和记录媒介的所谓膝上型计算机，以及不包括CPU和记录媒介的所谓膝上型计算机。
图9D阐述了移动计算机，其包括主体931、显示部分932、开关933、操作键934、和红外端口935等。本发明可以应用于显示部分932的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。
图9E阐述了设有记录媒介(特别地指DVD再现装置)的便携式图像再现装置，其包括主体941、框架942、第一显示部分943、第二显示部分944、记录媒介(诸如DVD)读取部分945、操作键946、扬声器部分947等。第一显示部分943主要显示图像数据，而第二显示部分944主要显示文本数据。本发明可以应用于第一显示部分943和第二显示部分944的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。注意，设有记录媒介的该图像再现装置包括家用游戏机等。
图9F阐述了护目镜型显示装置(头戴式显示)，其包括主体951、显示部分952、和臂部分953。本发明可以应用于显示部分952的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。
图9G阐述了摄像机，其包括主体961、显示部分962、框架963、外部连接端口964、遥控接收部分965、图像接收部分966、电池967、声音输入部分968、操作键969等。本发明可以应用于显示部分962的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。
图9H阐述了移动电话，其包括主体971、框架972、显示部分973、声音输入部分974、声音输出部分975、操作键976、外部连接端口977、天线978等。本发明可以应用于显示部分973的外围电路(视频数据校正电路或者控制电路)，这样即使当发光装置屏幕中元件退化时，可以无亮度差异地正常显示图像。此外，可以实现显示部分的微型化和整个装置的微型化和制作成本的降低。
不仅可以使用玻璃衬底，也可以使用耐热塑料衬底组成用于该电子设备的显示装置，这种情况下可以进一步降低重量。
尽管已经通过实施例模式和实施例的方式参考附图全面地描述了本发明，但应该理解到，对于本领域技术人员而言各种变化和修改是明显的。因此，除非这些变化和修改偏离随后定义的本发明的范围，否则应认为它们落在本发明范围之内。例如，本实施例的实施可以结合任何一个前述实施例模式。
本申请是基于2004年7月14日在日本专利局提出的日本专利申请，序列号No.2004-206882，该申请的全部内容在此被引用作为参考。

Claims (11)

1、一种显示装置，包括：
检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；
第一存储部分，用于存储每个像素的累计使用数据；
第二存储部分，用于存储每个像素的累计使用数据；
加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到第一存储部分和第二存储部分中至少一个所存储的每个像素的累计使用数据，从而将加法结果作为新的累计使用数据写到第一存储部分和第二存储部分中的至少一个；和
已校正视频数据的产生工具，基于第一存储部分和第二存储部分中至少一个所存储的累计使用数据而校正视频数据，
其中累计使用数据划分成第一数据部分和第二数据部分，并且第一数据部分存储于第一存储部分中，而第二数据部分存储于第二存储部分中。
2、一种显示装置，包括：
检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；
第一易失性存储部分，用于存储每个像素的累计使用数据；
第二易失性存储部分，用于存储每个像素的累计使用数据；
加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到第一易失性存储部分和第二易失性存储部分至少一个所存储的每个像素的累计使用数据，从而将加法结果作为新的累计使用数据写到第一易失性存储部分和第二易失性存储部分中的至少一个；以及
已校正视频数据的产生工具，基于第一易失性存储部分和第二易失性存储部分中至少一个所存储的累计使用数据而校正视频数据，
其中累计使用数据划分成第一数据部分和第二数据部分，第一数据部分存储于第一易失性存储部分中，而第二数据部分存储于第二易失性存储部分。
3、一种显示装置，包括：
检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；
第一易失性存储部分，用于存储每个像素的累计使用数据；
第二易失性存储部分，用于存储每个像素的累计使用数据；
加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到第一易失性存储部分和第二易失性存储部分至少一个所存储的每个像素的累计使用数据，从而将加法结果作为新的累计使用数据写到第一易失性存储部分和第二易失性存储部分中的至少一个；以及
已校正视频数据的产生工具，基于第一易失性存储部分和第二易失性存储部分中至少一个所存储的累计使用数据而校正视频数据，
其中累计使用数据划分成低位和高位，且该低位存储于第一易失性存储部分中，而该高位存储于第二易失性存储部分中。
4、一种显示装置，包括：
检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；
易失性存储部分，用于存储每个像素的累计使用数据；
非易失性存储部分，用于存储每个像素的累计使用数据；
加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到该易失性存储部分和非易失性存储部分至少一个所存储的每个像素的累计使用数据，从而将加法结果作为新的累计使用数据写到该易失性存储部分和非易失性存储部分中的至少一个；以及
已校正视频数据的产生工具，基于该易失性存储部分和非易失性存储部分中至少一个所存储的累计使用数据而校正视频数据，
其中累计使用数据划分成第一数据部分和第二数据部分，且第一数据部分存储于该易失性存储部分中，而第二数据部分存储于该非易失性存储部分中。
5、一种显示装置，包括：
检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；
易失性存储部分，用于存储每个像素的累计使用数据；
非易失性存储部分，用于存储每个像素的累计使用数据；
加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到该易失性存储部分和非易失性存储部分至少一个所存储的每个像素的累计使用数据，从而将加法结果作为新的累计使用数据写到该易失性存储部分和非易失性存储部分中的至少一个；以及
已校正视频数据的产生工具，基于该易失性存储部分和非易失性存储部分中至少一个所存储的累计使用数据而校正视频数据，
其中累计使用数据划分成低位和高位，且该低位存储于该易失性存储部分中，而该高位存储于该非易失性存储部分中。
6、一种显示装置，包括：
检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；
易失性存储部分，用于存储每个像素的累计使用数据的低位；
非易失性存储部分，用于存储每个像素的累计使用数据的高位；
第一加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到该易失性存储部分所存储的每个像素的累计使用数据的低位，从而将加法结果作为新的累计使用数据的低位写到该易失性存储部分；
第二加法工具，用于将第一加法工具的加法结果所产生的进位加到该非易失性存储部分所存储的每个像素的累计使用数据的高位，从而将加法结果作为新的累计使用数据的高位写到该非易失性存储部分；以及
已校正视频数据的产生工具，基于该易失性存储部分和非易失性存储部分中至少一个所存储的累计使用数据而校正视频数据。
7、一种显示装置，包括：
检测工具，通过对提供到具有使用发光元件的像素的显示装置的视频数据进行采样而检测每个像素的使用数据；
易失性存储部分，用于存储每个像素的累计使用数据的低位；
非易失性存储部分，用于存储每个像素的累计使用数据的高位；
第一加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到该易失性存储部分所存储的每个像素的累计使用数据的低位，从而将加法结果作为新的累计使用数据的低位写到该易失性存储部分；
第二加法工具，用于将所述第一加法工具的加法结果所产生的进位加到该非易失性存储部分所存储的每个像素的累计使用数据的高位，从而将加法结果作为新的累计使用数据的高位写到该非易失性存储部分；以及
已校正视频数据的产生工具，基于该非易失性存储部分所存储的累计使用数据而校正视频数据，
其中已校正视频数据的产生工具包括乘法工具，该工具将该视频数据乘以从基于该累计使用数据高位的多个退化系数中选取的一个退化系数。
8、一种显示装置，包括：
第一易失性存储部分，其具有第一区域，用于存储提供到具有使用发光元件的像素的显示装置的视频数据；和第二区域，用于存储每个像素的累计使用数据的第一部分；
第二易失性存储部分，其具有第三区域，用于存储提供到具有使用发光元件的像素的显示装置的视频数据；
非易失性存储部分，用于存储每个像素的累计使用数据的第二部分；
读取工具，用于从该第一区域或者第三区域读取视频数据以将其提供到显示面板，其中当每次显示一个或者多个图像时，用于读取该视频数据的存储部分在第一区域和第三区域之间切换；
检测工具，用于通过采样视频数据而检测每个像素的使用数据；
第一加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到第二区域所存储的每个像素的累计使用数据的第一部分，从而将加法结果作为新的累计使用数据的第一部分写到第二区域；
第二加法工具，用于累加非易失性存储部分所存储的每个像素的累计使用数据的第二部分，从而将加法结果作为新的累计使用数据的第二部分写到该非易失性存储部分；以及
转换工具，用于将提供的视频数据转换成能够在显示装置中实现灰度级显示的视频数据，并基于第二区域和该非易失性存储部分中至少一个所存储的累计使用数据而校正该视频数据，从而将已校正视频数据写到第一区域或者第三区域，其中不从该区域读取视频数据。
9、一种显示装置，包括：
易失性存储部分，其具有第一区域和第二区域，每个区域用于存储提供到具有使用发光元件的像素的显示装置的视频数据；以及第三区域，用于存储每个像素的累计使用数据的第一部分；
非易失性存储部分，用于存储每个像素的累计使用数据的第二部分；
读取工具，用于从该第一区域或者第二区域读取视频数据以将其提供到显示面板，其中当每次显示一个或者多个图像时，用于读取该视频数据的区域在第一区域和第二区域之间切换，且在多个时钟周期内从第一区域或者第二区域依次读取与显示面板的显示计时相对应的预定数量的视频数据；
检测工具，用于通过采样视频数据而检测每个像素的使用数据；
第一加法工具，用于将由所述检测工具检测到的每个像素的使用数据加到第三区域所存储的每个像素的累计使用数据的第一部分，从而将加法结果作为新的累计使用数据的第一部分写到第三区域；
第二加法工具，用于累加非易失性存储部分所存储的每个像素的累计使用数据的第二部分，从而将加法结果作为新的累计使用数据的第二部分写到该非易失性存储部分；以及
转换工具，用于将提供的视频信号转换成能够在显示装置中实现灰度级显示的视频数据，并基于第三区域和该非易失性存储部分中至少一个所存储的累计使用数据而校正该视频数据；以及
写入工具，用于将已校正视频数据写到第一区域或者第二区域，其中不从该区域读取视频数据。
10、根据权利要求1至9中任何一个的显示装置的控制电路，
其中每个像素的累计使用数据为基于每个像素的累计发光时间和每个像素的发光强度中至少一个的累计使用数据。
11、根据权利要求8或9的显示装置的控制电路，
其中第一数据部分为累计使用数据的低位，而第二数据部分为累计使用数据的高位。
CNB2005100848257A 2004-07-14 2005-07-14 显示装置 Expired - Fee Related CN100452154C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004206882A JP4705764B2 (ja) 2004-07-14 2004-07-14 ビデオデータ補正回路及び表示装置の制御回路並びにそれを内蔵した表示装置・電子機器
JP206882/04 2004-07-14

Publications (2)

Publication Number Publication Date
CN1722208A true CN1722208A (zh) 2006-01-18
CN100452154C CN100452154C (zh) 2009-01-14

Family

ID=35598504

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100848257A Expired - Fee Related CN100452154C (zh) 2004-07-14 2005-07-14 显示装置

Country Status (4)

Country Link
US (1) US7663576B2 (zh)
JP (1) JP4705764B2 (zh)
KR (1) KR101148179B1 (zh)
CN (1) CN100452154C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107705740A (zh) * 2016-08-09 2018-02-16 株式会社日本有机雷特显示器 显示装置、以及显示装置的校正方法、制造方法及显示方法
CN109147666A (zh) * 2018-09-13 2019-01-04 京东方科技集团股份有限公司 图像采集器件的控制方法和控制装置、图像采集系统
CN110114814A (zh) * 2016-12-20 2019-08-09 堺显示器制品株式会社 校正系统、显示面板、显示装置、校正方法以及程序

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101098778B1 (ko) * 2004-09-27 2011-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 디바이스와 이 디스플레이 디바이스를 사용하는전자 디바이스
US7986287B2 (en) * 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP2007086347A (ja) * 2005-09-21 2007-04-05 Eastman Kodak Co 表示装置
JP5002986B2 (ja) * 2006-03-08 2012-08-15 ソニー株式会社 自発光表示装置、電子機器、焼き付き補正装置及びプログラム
CN101454840B (zh) * 2006-05-25 2012-02-22 株式会社半导体能源研究所 半导体器件
KR101253565B1 (ko) * 2009-09-22 2013-04-11 삼성전자주식회사 디스플레이 장치
KR20110055337A (ko) 2009-11-18 2011-05-25 삼성전자주식회사 디스플레이장치
US8928641B2 (en) * 2009-12-02 2015-01-06 Sipix Technology Inc. Multiplex electrophoretic display driver circuit
KR101560237B1 (ko) 2009-12-31 2015-10-15 엘지디스플레이 주식회사 유기전계발광표시장치
KR102112325B1 (ko) * 2014-01-08 2020-05-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP6288742B2 (ja) * 2014-08-08 2018-03-07 株式会社Ｊｏｌｅｄ 表示装置の補正方法および表示装置の補正装置
KR20220011835A (ko) * 2020-07-21 2022-02-03 삼성디스플레이 주식회사 잔상 보상을 수행하는 표시 장치, 및 표시 장치의 잔상 보상 방법

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2106299B (en) 1981-09-23 1985-06-19 Smiths Industries Plc Electroluminescent display devices
JPS62150447A (ja) * 1985-12-24 1987-07-04 Fuji Xerox Co Ltd 画像デ−タ記憶制御装置
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH05215567A (ja) * 1992-01-31 1993-08-24 Nippon Seiki Co Ltd 電子式走行距離計
JPH05290334A (ja) * 1992-04-11 1993-11-05 Sony Corp カウント装置
CA2138363C (en) * 1993-12-22 1999-06-22 Yasuyuki Todokoro Electron beam generating apparatus, image display apparatus, and method of driving the apparatuses
US5714968A (en) 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JPH08141759A (ja) 1994-11-15 1996-06-04 Matsushita Electric Ind Co Ltd 光ビーム加熱装置
EP0755042B1 (en) 1995-07-20 2003-07-16 STMicroelectronics S.r.l. Method and device for uniforming luminosity and reducing phosphor degradation of a field emission flat display
US6542260B1 (en) 1997-01-13 2003-04-01 Hewlett-Packard Company Multiple image scanner
AU732968B2 (en) 1997-03-06 2001-05-03 Canon Kabushiki Kaisha Moving image correcting circuit for display device
DE69825402T2 (de) 1997-03-12 2005-08-04 Seiko Epson Corp. Pixelschaltung, anzeigevorrichtung und elektronische apparatur mit stromgesteuerter lichtemittierender vorrichtung
US6618084B1 (en) 1997-11-05 2003-09-09 Stmicroelectronics, Inc. Pixel correction system and method for CMOS imagers
JPH11187221A (ja) 1997-12-17 1999-07-09 Fuji Photo Film Co Ltd 画像読取装置
JP3926922B2 (ja) 1998-03-23 2007-06-06 オリンパス株式会社 画像表示装置
JPH11305722A (ja) * 1998-04-17 1999-11-05 Mitsubishi Electric Corp ディスプレイ装置
JP2000020004A (ja) 1998-06-26 2000-01-21 Mitsubishi Electric Corp 画像表示装置
US6473065B1 (en) 1998-11-16 2002-10-29 Nongqiang Fan Methods of improving display uniformity of organic light emitting displays by calibrating individual pixel
JP2000352953A (ja) * 1999-06-11 2000-12-19 Nec Corp 輝度むら低減装置および画像表示装置
US6191534B1 (en) 1999-07-21 2001-02-20 Infineon Technologies North America Corp. Low current drive of light emitting devices
JP2001350442A (ja) * 1999-10-04 2001-12-21 Matsushita Electric Ind Co Ltd 表示パネルの駆動方法、表示パネルの輝度補正装置及び駆動装置
JP2001188513A (ja) 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 表示装置
TWM244584U (en) 2000-01-17 2004-09-21 Semiconductor Energy Lab Display system and electrical appliance
US6809710B2 (en) 2000-01-21 2004-10-26 Emagin Corporation Gray scale pixel driver for electronic display and method of operation therefor
US6414661B1 (en) 2000-02-22 2002-07-02 Sarnoff Corporation Method and apparatus for calibrating display devices and automatically compensating for loss in their efficiency over time
EP1188158A1 (en) * 2000-03-14 2002-03-20 Koninklijke Philips Electronics N.V. Electroluminescent display device with luminance correction in dependence on age and on ambient light
JP2001312246A (ja) 2000-05-01 2001-11-09 Sony Corp 変調回路およびこれを用いた画像表示装置
JP4776829B2 (ja) * 2000-09-08 2011-09-21 株式会社半導体エネルギー研究所 自発光装置
US7053874B2 (en) 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
JP2002162934A (ja) * 2000-09-29 2002-06-07 Eastman Kodak Co 発光フィードバックのフラットパネルディスプレイ
JP2002248241A (ja) * 2000-11-27 2002-09-03 Mrd:Kk パチンコ機の画像表示装置
JP3757797B2 (ja) 2001-01-09 2006-03-22 株式会社日立製作所 有機ｌｅｄディスプレイおよびその駆動方法
SG107573A1 (en) 2001-01-29 2004-12-29 Semiconductor Energy Lab Light emitting device
TWI248319B (en) 2001-02-08 2006-01-21 Semiconductor Energy Lab Light emitting device and electronic equipment using the same
JP2002258792A (ja) * 2001-02-28 2002-09-11 Matsushita Electric Ind Co Ltd 表示装置
JP2002278504A (ja) * 2001-03-19 2002-09-27 Mitsubishi Electric Corp 自発光型表示装置
CN1284128C (zh) 2001-03-22 2006-11-08 三菱电机株式会社 自发光型显示装置
JP3633508B2 (ja) * 2001-05-30 2005-03-30 セイコーエプソン株式会社 画像表示装置の入出力特性の調整
JP2003050567A (ja) * 2001-08-06 2003-02-21 Matsushita Electric Ind Co Ltd 液晶表示モジュール
US6501230B1 (en) 2001-08-27 2002-12-31 Eastman Kodak Company Display with aging correction circuit
US6525683B1 (en) 2001-09-19 2003-02-25 Intel Corporation Nonlinearly converting a signal to compensate for non-uniformities and degradations in a display
SG120888A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
SG120889A1 (en) 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
JP3589649B2 (ja) * 2001-12-13 2004-11-17 三菱電機株式会社 表示装置
JP3615522B2 (ja) * 2002-02-19 2005-02-02 三洋電機株式会社 交換部品を含む装置の使用時間監視装置および液晶プロジェクタ
US7184034B2 (en) 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US20030222880A1 (en) 2002-05-24 2003-12-04 Waterman John Karl Frame memory manager and method for a display system
KR100528692B1 (ko) * 2002-08-27 2005-11-15 엘지.필립스 엘시디 주식회사 유기전계발광소자용 에이징 회로 및 그 구동방법
JP2005351920A (ja) 2004-06-08 2005-12-22 Semiconductor Energy Lab Co Ltd 表示装置の制御回路及びそれを内蔵した表示装置・電子機器並びにその駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107705740A (zh) * 2016-08-09 2018-02-16 株式会社日本有机雷特显示器 显示装置、以及显示装置的校正方法、制造方法及显示方法
CN107705740B (zh) * 2016-08-09 2021-05-11 株式会社日本有机雷特显示器 显示装置、以及显示装置的校正方法、制造方法及显示方法
CN110114814A (zh) * 2016-12-20 2019-08-09 堺显示器制品株式会社 校正系统、显示面板、显示装置、校正方法以及程序
CN109147666A (zh) * 2018-09-13 2019-01-04 京东方科技集团股份有限公司 图像采集器件的控制方法和控制装置、图像采集系统

Also Published As

Publication number Publication date
US20060011846A1 (en) 2006-01-19
KR101148179B1 (ko) 2012-05-23
JP2006030429A (ja) 2006-02-02
KR20060049949A (ko) 2006-05-19
US7663576B2 (en) 2010-02-16
CN100452154C (zh) 2009-01-14
JP4705764B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
CN1722208A (zh) 校正电路、控制电路及包括该电路的显示装置和电子设备
CN1179313C (zh) 显示装置
US20210158759A1 (en) Pixel circuitry and operation for memory-containing electronic display
EP1638071B1 (en) EL display device
CN1648971A (zh) 显示设备及其驱动电路
CN1255775C (zh) 显示装置及其驱动方法
CN1797508A (zh) 显示设备、其驱动方法和电子装置
CN1337669A (zh) 液晶显示装置及其驱动方法
CN1467695A (zh) 电子电路、电光装置、电光装置的驱动方法以及电子仪器
CN1617218A (zh) 控制器－驱动器，显示设备，和显示方法
CN1858839A (zh) 显示装置的驱动方法
CN1835057A (zh) 有机el装置及其驱动方法以及电子机器
CN1977303A (zh) 用于电流驱动amoled显示器的电压编程方案
CN1670802A (zh) 显示装置和电子设备
CN1453757A (zh) 发光装置
CN1804980A (zh) 显示器件的驱动方法
CN1787059A (zh) 显示装置及其驱动方法
CN1449129A (zh) 光发射器
CN1595479A (zh) 显示驱动器及电光学装置
CN1761987A (zh) 显示装置及其驱动方法
CN1573882A (zh) 显示装置及其驱动方法
CN1991950A (zh) 显示设备的驱动方法
CN1679072A (zh) 发光器件及其驱动方法
CN1443002A (zh) 半导体集成电路及其驱动方法
CN1707588A (zh) 显示器件的控制电路及驱动方法、显示器件和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20180714