JP3589649B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3589649B2 JP3589649B2 JP2001380653A JP2001380653A JP3589649B2 JP 3589649 B2 JP3589649 B2 JP 3589649B2 JP 2001380653 A JP2001380653 A JP 2001380653A JP 2001380653 A JP2001380653 A JP 2001380653A JP 3589649 B2 JP3589649 B2 JP 3589649B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- video memory
- continuous
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえば、コンピュータの画像を、液晶等のような画素構造をもつ表示素子を用いて表示する表示装置に関するものであり、特に、消費電力の低減を実現することが可能な表示装置に関するものである。
【０００２】
【従来の技術】
以下、従来の表示装置について説明する。図７は、特開平１０−２４０１９１号公報に記載された従来の表示装置の構成を示す図である。図７において、１０１はビデオメモリであり、１０２，１０３はＶＲＡＭであり、１０４はディジタル／アナログ（Ｄ／Ａ）変換器であり、１０５は読み出し（Ｒ）アドレスカウンタであり、１０６は行アドレスデコーダであり、１０７はトランジスタであり、１０８は表示部であり、１０９は画素であり、１１０はＡＮＤゲートであり、１１１は列アドレスデコーダであり、１１２は画素アドレス信号であり、１１３は更新データである。
【０００３】
ビデオメモリ１０１は、表示部１０８内の各画素に蓄えられる表示データを格納するＶＲＡＭ１０２と、表示部１０８内の画素が更新されたことを知らせる更新データを格納するＶＲＡＭ１０３と、から構成される。また、ＶＲＡＭ１０２，ＶＲＡＭ１０３のアドレス番地Ｍは、表示部１０８の総画素数をＮとするとき、Ｍ＞Ｎとなる。また、番地あたりのビット数は、ＶＲＡＭ１０２が６ビット（表示部で６４階調の表示ができることになる）であり、ＶＲＡＭ１０３のビット数が１である。
【０００４】
ここでは、ビデオメモリ１０１への表示データの書き込みが、書き込みアドレス（Ｗアドレス）で指定されたＶＲＡＭ１０２の番地に行われ、同時に、当該Ｗアドレス番地で指定されるＶＲＡＭ１０３に「１」が書き込まれる。
【０００５】
一方、ＶＲＡＭ１０２，ＶＲＡＭ１０３からのデータの読み出しは、Ｒアドレスカウンタ１０５の指示により行われる。たとえば、読み出し番地に対応したＶＲＡＭ１０３のビットが「１」の場合、ＶＲＡＭ１０２から読み出される表示データは更新されたものであることを示しているので、ＡＮＤゲート１１０では、Ｒアドレスカウンタ１０５の内容を、列アドレスデコーダ１１１と行アドレスデコーダ１０６へ出力する。なお、図中ＲＣＬはＲアドレスカウンタ１０５のクロック信号を表す。
【０００６】
そして、ＶＲＡＭ１０２から読み出された表示データ（ディジタル値）は、Ｄ／Ａ変換器１０４でアナログ値の表示データへ変換される。
【０００７】
また、ＡＮＤゲート１１０を介して出力されるＲアドレスカウンタ１０５の上位アドレス情報は、列アドレスデコーダ１１１へ通知され、一方の下位アドレス情報は、行アドレスデコーダ１０６へ通知される。そして、列アドレスデコーダ１１１では、上位アドレス情報のデコード処理結果に基づいて信号Ｒｍを出力し、トランジスタ１０７のオン／オフを制御する。たとえば、オンの場合、その時の表示データＶＩＤが列側駆動端子Ｘｍへ出力される。一方、行アドレスデコーダ１０６では、下位アドレス情報のデコード処理結果を行側駆動端子Ｙｎへ出力する。その結果、各端子Ｘｍ，Ｙｎで指定される画素１０９に、更新された表示データが書き込まれる。
【０００８】
図８は、上記表示装置の動作を示すタイムチャートである。Ｒアドレスカウンタ１０５には、連続信号のクロック信号ＲＣＬが入力され、特定周期（たとえばカウンタ値が飽和した時）で信号ＲＥＳを発生する。ここでは、信号ＲＥＳの周期が表示データ更新周期に対応する。
【０００９】
また、ＲＥＳによって、ＶＲＡＭ１０３のリセット処理（「０」の書き込み）が行われる。ここでは、Ｗアドレスで指定されるＶＲＡＭ１０２の特定番地が更新される場合に、対応するＶＲＡＭ１０３の特定番地に「１」が書き込まれることになるが、一方で、Ｒアドレスで読み出された場合には、ＲＥＳにより再びＶＲＡＭ１０３の特定番地が「０」となる。
【００１０】
また、Ｒアドレスカウンタ１０５から出力されるＲアドレスは、ＲＣＬによって順次変化する。このＲアドレスによって、ＶＲＡＭ１０２から表示データが読み出され、ＶＲＡＭ１０３から更新データが読み出される。
【００１１】
また、ＶＲＡＭ１０３から読み出された更新データが「１」のときには、ＡＮＤゲート１１０が、Ｒアドレスデータを表示部１０８の画素アドレス信号１１２として出力する。すなわち、更新される表示画素は、全体の一部ということになる。たとえば、ワードプロセッサ等における画面の更新は、文字部分だけであるため、上記のような制御を行った場合、消費電力を大幅に削減できる。
【００１２】
また、特定画素に対するデータの更新が所定時間にわたって行われない場合は、この画素へのデータ書き込みが長時間にわたって途絶えることになる。そのため、たとえば、表示素子が液晶の場合、この画素へ蓄積した電荷はしだいに放電し、その結果、表示画像は徐々に劣化する。
【００１３】
図９は、上記のような劣化を防ぐことが可能な表示装置の構成を示す図である。図９において、１１４はＲＥＳを６０回にわたって計数する６０計数カウンタであり、１１５はパルスである。また、図１０は、図９に示す表示装置の動作を示すタイムチャートである。
【００１４】
６０計数カウンタ１１４では、６０カウントすると（カウンタ値が５９から０になった時）、１ＲＥＳ周期分の幅でパルス１１５を出力する。パルス１１５はＡＮＤゲート１１０に入力され、このパルス１１５が「１」のとき、表示部１０８では、全画素分の表示データを更新する。
【００１５】
具体的にいうと、ＲＥＳ周期を１／６０秒とした場合、パルス１１５の周期、すなわち、表示部１０８の全画素が更新される周期は、１秒となる。これは、表示素子が液晶の場合、各画素の容量に蓄えられた電荷（表示データ）の放電経路，液晶あるいはトランジスタのゲート端子等のインピーダンスが極めて高いことを考慮すれば、十分な全画素更新周期と言える。すなわち、この周期で全画素の更新を行えば、ユーザが表示劣化を認識することはない。
【００１６】
【発明が解決しようとする課題】
このように、上記、図７に記載の従来の表示装置においては、ＶＲＡＭ１０２の読み出しアクセスを削減することによって消費電力を大幅に削減できるが、一方で、たとえば、表示素子が液晶の場合、更新されてない画素には書き込み処理が行われず、時間の経過とともに液晶の容量に充電された電荷が放電し、表示が劣化する、という問題があった。
【００１７】
また、上記問題を解決する図９に記載の表示装置においては、全画素のデータを更新するための機能を付加する必要があるため、回路の複雑化，大規模化を招く、という問題があった。
【００１８】
本発明は、上記に鑑みてなされたものであって、メモリへのアクセス回数の削減を実現し、かつ余分な回路を付加することなく表示劣化を防ぎつつ消費電力の低減を実現可能な表示装置を得ることを目的とする。
【００１９】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる表示装置にあっては、少なくとも１画面分の画像データを記憶するビデオメモリ（後述する実施の形態のＶＲＡＭ８に相当）を備え、さらに、最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段（保持データ切替回路３、保持回路１、比較回路２に相当）と、前記ビデオメモリに記憶される画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段（カウンタ４に相当）と、カウント終了毎に前記連続回数情報を前記同一データと対応付けて記録する連続回数記録手段（タグメモリ５に相当）と、前記ビデオメモリから読み出された画像データを前記連続回数情報で示される一致期間にわたって保持する保持手段（保持回路９に相当）と、前記連続回数情報を読み出し、画像データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」の場合に、前記ビデオメモリから画像データを読み出し、一方、当該連続回数が「１」以外の場合に、当該ビデオメモリからの画像データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された画像データを読み出す読出制御手段（ＶＲＡＭ読出制御回路７、出力データ切替回路１０に相当）と、を備えることを特徴とする。
【００２０】
つぎの発明にかかる表示装置にあっては、少なくとも１画面分の画像データを記憶するビデオメモリ（ＶＲＡＭ８に相当）を備え、さらに、最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段（保持データ切替回路３、保持回路１、比較回路２に相当）と、前記ビデオメモリに記憶される画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段（カウンタ４に相当）と、前記画像データの下位数ビットを削減し、ビット削減後のデータと前記連続回数情報とを対応付けてマージするマージ手段（遅延回路２１、マージ回路２２に相当）と、通常モードの場合に前記画像データをビデオメモリに書き込み、低消費電力モードの場合に前記マージ後データをビデオメモリに書き込む書込制御手段（書込データ切替回路２３に相当）と、前記低消費電力モードの場合に、前記ビデオメモリから読み出された前記マージ後データ内のビット削除後データを、前記連続回数情報で示される一致期間にわたって保持する保持手段（保持回路９に相当）と、前記通常モードの場合に、前記ビデオメモリから前記画像データを読み出し、一方で、前記低消費電力モードの場合に、前記ビデオメモリから前記マージ後データ内の連続回数情報を読み出し、前記マージ後データ内のビット削除後データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」であれば前記ビデオメモリから前記ビット削除後データを読み出し、当該連続回数が「１」以外であれば当該ビデオメモリからの前記ビット削除後データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された前記ビット削除後データを読み出す読出制御手段（ＶＲＡＭ読出制御回路７ａ、出力データ切替回路１０に相当）と、を備えることを特徴とする。
【００２１】
つぎの発明にかかる表示装置にあっては、少なくとも１画面分の画像データを記憶するビデオメモリ（ＶＲＡＭ８に相当）を備え、さらに、通常モードから低消費電力モードへの変更を検知した場合、変更後の１画面目の表示期間について、前記ビデオメモリから読み出した最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段（保持データ切替回路３、保持回路１、比較回路２ｂに相当）と、前記ビデオメモリに記憶された画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段（カウンタ４に相当）と、カウント終了毎に前記連続回数情報を前記同一データと対応付けて記録する連続回数記録手段（タグメモリ５に相当）と、前記ビデオメモリから読み出される画像データを前記連続回数情報で示される一致期間にわたって保持する保持手段（保持回路９に相当）と、前記低消費電力モードへ変更後の２画面目以降の表示期間について、前記連続回数情報を読み出し、画像データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」の場合に、前記ビデオメモリから画像データを読み出し、一方、当該連続回数が「１」以外の場合に、当該ビデオメモリからの画像データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された画像データを読み出す読出制御手段（ＶＲＡＭ読出制御回路７ｂ、出力データ切替回路１０に相当）と、を備えることを特徴とする。
【００２２】
つぎの発明にかかる表示装置において、前記読出制御手段は、１画面表示期間にビデオメモリにアクセスした回数をカウントし、アクセス率が所定値以上になった場合に、前記連続回数情報生成に関するすべての処理を停止し、以降、ビデオメモリのすべてのデータを読み出すことを特徴とする。
【００２３】
【発明の実施の形態】
以下に、本発明にかかる表示装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２４】
実施の形態１．
図１は、本発明にかかる表示装置の実施の形態１の構成を示す図である。図１において、１は１表示素子分の画像データを保持する保持回路であり、２は入力される画像データ値と保持回路１の出力値とを比較し、一致する場合に「１」を、不一致の場合に「０」を、それぞれ出力する比較回路であり、３は保持回路１のデータを次のサイクルも保持しつづけるか新しいデータに切り替えるかを選択するための保持データ切替回路であり、４は比較回路２出力が「１」である間、カウントを継続するカウンタであり、５はカウンタ４の出力を１画面分だけ記憶するタグメモリであり、６は一致回数をタグメモリのどのアドレスに書き込むのかを決める書込アドレス生成回路であり、７はビデオメモリ（以下、ＶＲＡＭと呼ぶ）からの読み出しおよびタグメモリからの読み出しを制御するＶＲＡＭ読出制御回路であり、８はＶＲＡＭであり、９はＶＲＡＭ８からの読み出し画像データを一致期間だけ保持しておく保持回路であり、１０はＶＲＡＭ８の読み出し出力か保持回路９の出力かを選択する出力データ切替回路であり、１１は液晶パネルを駆動するための信号処理を行う液晶表示信号処理回路であり、１２は液晶パネルである。
【００２５】
ここで、上記表示装置の動作について説明する。まず、外部機器（図示せず）から入力される画像データ，入力クロック信号（以下、Ｗ−ＣＬＫと呼ぶ）は、保持回路１に供給される。保持回路１は、１段のシフトレジスタで構成され、１クロック周期の時間分だけ画像データを遅延させる。比較回路２では、入力される画像データと保持回路１の出力とを比較する。そして、両方のデータ値が一致していれば「１」を出力する。一方、不一致ならば「０」を出力する。すなわち、ここでは、１画素前のデータとの比較を行い、一致する時は、同一の画像データが連続していると判断する。この場合、保持データ切替回路３では、保持回路１の出力をそのままの状態で再度供給し、保持回路１では、もう１クロック周期分だけ同一のデータを保持する。
【００２６】
カウンタ４では、比較回路２の出力が「１」である間、カウントを継続する。これにより、同一のデータが何回にわたって送られてきたのかをカウントすることができる。
【００２７】
書込アドレス生成回路６では、カウント終了後、カウンタ４の出力を記録するためのタグメモリ５のアドレスを決定する。カウンタ４の出力は、書込アドレス生成回路６が生成したアドレスに基づいてタグメモリ５に記憶される。図２（ａ）は、書き込み処理の様子を示す図である。この例では、１番目のデータが２回、３，４番目のデータが１回、５番目のデータが４回、９番目のデータが５回にわたって連続している。
【００２８】
また、画像データはＶＲＡＭ８にも供給され、ＶＲＡＭ８では、Ｗ−ＣＬＫに基づいて内部で書き込みアドレスを発生し、当該画像データを記憶する。ＶＲＡＭ８からの読み出し処理は、読み出しクロック（以下、Ｒ−ＣＬＫと呼ぶ）に基づいて内部で読み出しアドレスを生成して行われる。また、タグメモリ５からの読み出し処理もＲ−ＣＬＫにより行われ、その出力は、ＶＲＡＭ読出制御回路７に供給される。
【００２９】
ＶＲＡＭ読出制御回路７では、同一データの連続回数を読み出し、当該連続回数が「１」でない期間については、ＶＲＡＭ８からの読み出しを停止する。ここでは、読み出した連続回数をＲ−ＣＬＫ毎に１だけ減算し、連続回数が「１」になるまでタグメモリ５からの読み出しを停止する。
【００３０】
保持回路９では、Ｒ−ＣＬＫによりデータ出力に１クロック周期分の遅延を与えるが、ＶＲＡＭ読出制御回路７で保持した連続回数が「１」以外の場合は、遅延動作を停止し、データを保持する。
【００３１】
出力データ切替回路１０では、ＶＲＡＭ読出制御回路７で保持した連続回数が「１」以外の場合は次のＲ−ＣＬＫのタイミングで保持回路９の出力を、「１」の場合には次のＲ−ＣＬＫのタイミングでＶＲＡＭ８の読み出しデータを、それぞれ出力する。図２（ｂ）は、読み出し処理の様子を示す図である。ここでは、タグメモリ５の出力が「１」の場合、すなわち、１画素前のデータと異なる時は、ＶＲＡＭ８のデータを読み出し、タグメモリ５の出力が「１」以外の場合、すなわち、１画素前のデータと同一の時は、ＶＲＡＭ８からの読み出しを停止する。
【００３２】
最後に、液晶表示信号処理回路１１では、出力データ切替回路１０の出力を用いて液晶パネル１２を駆動するための信号処理を行う。
【００３３】
このように、本実施の形態においては、画像データを書き込む際に、継続して入力される同一データの数を記録し、連続して同じデータが続く期間については、メモリからの読み出し処理を停止する。これにより、低消費電力化を実現できる。
【００３４】
実施の形態２．
図３は、本発明にかかる表示装置の実施の形態２の構成を示す図である。図３において、７ａはＶＲＡＭからの読み出し処理を制御するＶＲＡＭ読出制御回路であり、２１は画像データの遅延回路であり、２２はカウント値を画像データのデータフィールドの特定エリアに書き込むマージ回路であり、２３はマージ回路２２出力（カウント値を書き込んだ画像データ）か画像データを選択出力する書込データ切替回路である。なお、前述の実施の形態１と同様の構成については、同一の符号を付してその説明を省略する。
【００３５】
ここで、実施の形態２の表示装置の動作について説明する。ここでは、前述した実施の形態１と異なる動作についてのみ説明する。
【００３６】
本実施の形態では、ＶＲＡＭ８への書き込み処理として、画像データのすべてのビットを書き込む通常モードと、画像データの下位数ビットを削減し、削減分の空きメモリエリアに同一データの連続回数を書き込む低消費電力モードと、を使い分ける。なお、モードの切り替え処理は、外部から供給される消費電力モード切替信号を用いて行われる。
【００３７】
遅延回路２１では、カウンタ４の出力を、対応する画像データと同期をとった状態でＶＲＡＭ８に書き込むために、当該画像データをカウントに要する時間分だけ遅らせる。この遅延回路２１では、カウンタ４の最大カウント数分（最大カウント値）の遅延を保証する。これにより、カウンタ４の出力は、対応する画像データと同一のＶＲＡＭアドレスに書き込まれる。図４は、実施の形態２の書き込み処理の様子を示す図である。
【００３８】
マージ回路２２では、カウント値を画像データのデータフィールドの特定エリアに書き込む。すなわち、画像データの下位数ビットを削減し、削減分の特定エリアに同一データの連続回数（カウンタ４出力）を書き込む。書込データ切替回路２３では、通常モードのときに画像データを出力し、低消費電力モードのときにカウント値を書き込んだ画像データ（マージ回路２２出力）を出力する。
【００３９】
ＶＲＡＭ読出制御回路７ａでは、外部から送られてくる消費電力モード切替信号を監視し、通常モードであれば、ＶＲＡＭ８のすべてのデータを読み出すように制御し、出力データ切替回路１０では、絶えずＶＲＡＭ８の出力を選択する。一方、低消費電力モードであれば、ＶＲＡＭ読出制御回路７ａでは、ＶＲＡＭ８から読み出したデータのうち、連続回数のフィールドを読み出し、連続回数が「１」以外の場合、ＶＲＡＭ８からの読み出し処理を停止するように制御する。なお、読み出した連続回数は、Ｒ−ＣＬＫ毎に１だけ減算される。
【００４０】
保持回路９では、Ｒ−ＣＬＫを用いて１クロック周期分の遅延を付加するが、たとえば、ＶＲＡＭ読出制御回路７ａで保持した連続回数が「１」以外の時は遅延動作を停止し、データを保持する。出力データ切替回路１０では、ＶＲＡＭ読出制御回路７ａで保持した連続回数が「１」以外の時は、保持回路９の出力を、「１」の時はＶＲＡＭ８の読み出しデータを、それぞれ出力する。
【００４１】
このように、本実施の形態においては、低電力化を実現するために表示ビット数（色数等）を減らし、使用しなくなったメモリエリアを同一画像データの連続回数記録領域に使用する構成とした。これにより、追加メモリを使用することなく、読み出し処理を停止することができるため、さらに低消費電力化を促進できる。
【００４２】
実施の形態３．
図５は、本発明にかかる表示装置の実施の形態３の構成を示す図である。図５において、２ｂは入力される画像データ値と保持回路１の出力値とを比較し、一致する場合に「１」を、不一致の場合に「０」を、それぞれ出力する比較回路であり、６ｂは書込アドレス生成回路であり、７ｂはＶＲＡＭ８からの読み出し処理を制御するＶＲＡＭ読出制御回路であり、３１は画像データの下位ビットを任意のビット数分だけマスクするデータマスク回路である。
【００４３】
ここで、実施の形態３の表示装置の動作について説明する。ここでは、前述した実施の形態１および２と異なる動作についてのみ説明する。
【００４４】
ＶＲＡＭ読出制御回路７ｂでは、外部から送られてくる消費電力モード切替信号を監視することによって、通常モードから低消費電力モードへの変更を検知し、変更後の１画面表示期間についてはタグメモリ５の書き換え期間であると判断し、低消費電力モードであってもＶＲＡＭ８のすべてのデータを読み出す。このとき、出力データ切替回路１０は、絶えずＶＲＡＭ８の出力を選択する。
【００４５】
ＶＲＡＭ８から読み出された画像データを受け取ったデータマスク回路３１では、低消費電力モードの場合、表示ビット数情報に基づいて決定される余剰ビットをマスクし、データマスク回路３１の出力データを比較回路２ｂおよび保持データ切替回路３に対して出力する。
【００４６】
比較回路２ｂおよび書込アドレス生成回路６ｂでは、通常モードから低消費電力モードへの変更を検知し、変更後の１画面表示期間の画像データを用いて、すなわち、有効表示ビット（マスクされていないビット）を用いて、同一データの連続回数をカウントし、そのカウント結果をタグメモリ５に書き込む制御を行う。
【００４７】
なお、ＶＲＡＭ読出制御回路７ｂは、通常モードから低消費電力モードへ変更後、２画面目の表示から、前述した実施の形態１と同様に動作する。すなわち、タグメモリ５に記憶した連続回数を読み出し、当該連続回数が「１」以外の場合に、ＶＲＡＭ８からの読み出し処理を停止するように制御する。なお、読み出した連続回数は、Ｒ−ＣＬＫ毎に１だけ減算される。また、上記の処理は、実施の形態１の変形例として説明したが、これに限らず、前述した実施の形態２の構成に適用することとしてもよい。その場合、同一データの連続回数は、実施の形態２と同様の手順でＶＲＡＭ８の空き領域に記憶される。
【００４８】
このように、本実施の形態においては、画像データを一旦記憶した後、低消費電力モードに変更した場合（たとえば、６ビットで表現された各色データを、３ビットの表示に切り替える場合）、最初の１画面表示期間については、現在記憶している画像データを読み出して表示する。このとき、読み出した画像データを表示ビット数情報に基づいてマスクし、マスク後の画像データを用いて同一データの連続回数をカウントし、そのカウント結果を記憶する。そして、２画面目の表示期間以降については、先に記憶しておいた連続回数を読み出し、当該連続回数が「１」以外の場合に、記憶している画像データの読み出し処理を停止する。これにより、さらに低消費電力化を促進できる。
【００４９】
実施の形態４．
図６は、本発明にかかる表示装置の実施の形態４の構成を示す図である。図６において、７ｃはＶＲＡＭ８の読み出し制御にタグメモリ５の情報を利用するかどうかを判定する判定機能を追加したＶＲＡＭ読出制御回路であり、４１はＶＲＡＭ８へのアクセスが１画面当たり何回になるかをカウントする読出回数カウンタである。
【００５０】
ここで、実施の形態４の表示装置の動作について説明する。ここでは、前述した実施の形態１，２および３と異なる動作についてのみ説明する。
【００５１】
読出回数カウンタ４１では、タグメモリ５が更新された次の１画面表示期間に、タグメモリ５内の連続回数に基づいて、ＶＲＡＭ読出制御回路７ｃがＶＲＡＭ８にアクセスした回数をカウントする。ＶＲＡＭ読出制御回路７ｃでは、外部から与えられる読出率情報に基づいて、ＶＲＡＭ８へのアクセス率が一定以上になった場合、カウンタ４，タグメモリ５，書込アドレス生成回路６，ＶＲＡＭ読出制御回路７ｃおよび読出回数カウンタ４１等の各回路の処理が多くなり、消費電力が増加するため、上記「タグメモリ５を使用したＶＲＡＭアクセス方式」を停止し、上記各回路を用いない「ＶＲＡＭ８のすべてのデータを読み出す方式」に移行する。この場合、出力データ切替回路１０は、絶えずＶＲＡＭ８の出力を選択する。
【００５２】
ＶＲＡＭ読出制御回路７ｃでは、アクセス率を算出するために読出回数カウンタ４１の結果を利用する。また、ＶＲＡＭ読出制御回路７ｃでは、タグメモリ５を利用しないアクセス方式（ＶＲＡＭ８のすべてのデータを読み出す方式）が選択された場合、タグメモリ５の読み出し動作を完全に停止するように制御する。
【００５３】
このように、本実施の形態では、一画面分の表示期間に、画像データが記憶されたメモリのアクセス回数をカウントし、メモリへのアクセス率が一定値以上になった場合に、前述した実施の形態１の方式から、メモリ内のすべてのデータを読み出す方式に移行する構成とした。これにより、アクセス数に応じた消費電力制御が可能となるため、常に最適な方式で画像を表示することができる。なお、本実施の形態では、読出回数カウンタ４１を実施の形態１（図１）の構成に適用したが、これに限らず、読出回数カウンタ４１は、実施の形態２および３においても適用可能である。
【００５４】
【発明の効果】
以上、説明したとおり、本発明によれば、画像データを書き込む際に、継続して入力される同一データの数を記録し、連続して同じデータが続く期間については、ビデオメモリからの読み出し処理を停止する構成とした。これにより、従来の表示装置と比較して大幅に消費電力を低減できる、という効果を奏する。
【００５５】
つぎの発明によれば、低電力化を実現するために表示ビット数（色数等）を減らし、使用しなくなったメモリエリアを同一画像データの連続回数記録領域に使用する構成とした。これにより、追加メモリを使用することなく、読み出し処理を停止することができるため、さらに低消費電力化を促進できる、という効果を奏する。
【００５６】
つぎの発明によれば、画像データを一旦記憶した後、低消費電力モードに変更された場合、最初の１画面表示期間については、現在記憶している画像データを読み出して表示する。このとき、読み出した画像データを用いて同一データの連続回数をカウントし、そのカウント結果を記憶する。そして、２画面目の表示期間以降については、先に記憶しておいた連続回数を読み出し、当該連続回数が、たとえば、「１」以外の場合に、画像データの読み出し処理を停止する。これにより、さらに低消費電力化を促進できる、という効果を奏する。
【００５７】
つぎの発明によれば、一画面分の表示期間に、画像データが記憶されたビデオメモリへのアクセス回数をカウントし、ビデオメモリへのアクセス率が一定値以上になった場合に、上記連続回数のカウントに関するすべての処理を停止し、ビデオメモリからすべてのデータを読み出す方式に移行する。これにより、アクセス数に応じた消費電力制御が可能となるため、常に最適な方式で画像を表示することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる表示装置の実施の形態１の構成を示す図である。
【図２】実施の形態１の書き込み／読み出し処理の様子を示す図である。
【図３】本発明にかかる表示装置の実施の形態２の構成を示す図である。
【図４】実施の形態２の書き込み処理の様子を示す図である。
【図５】本発明にかかる表示装置の実施の形態３の構成を示す図である。
【図６】本発明にかかる表示装置の実施の形態４の構成を示す図である。
【図７】従来の表示装置の構成を示す図である。
【図８】従来の表示装置の動作を示すタイムチャートである。
【図９】従来の表示装置の構成を示す図である。
【図１０】従来の表示装置の動作を示すタイムチャートである。
【符号の説明】
１，９ 保持回路、２，２ｂ 比較回路、３ 保持データ切替回路、４ カウンタ、５ タグメモリ、６，６ｂ 書込アドレス生成回路、７，７ａ，７ｂ，７ｃ ＶＲＡＭ読出制御回路、８ ＶＲＡＭ、１０ 出力データ切替回路、１１ 液晶表示信号処理回路、１２ 液晶パネル、２１ 画像データの遅延回路、２２マージ回路、２３ 書込データ切替回路、３１ データマスク回路、４１ 読出回数カウンタ。
【発明の属する技術分野】
本発明は、たとえば、コンピュータの画像を、液晶等のような画素構造をもつ表示素子を用いて表示する表示装置に関するものであり、特に、消費電力の低減を実現することが可能な表示装置に関するものである。
【０００２】
【従来の技術】
以下、従来の表示装置について説明する。図７は、特開平１０−２４０１９１号公報に記載された従来の表示装置の構成を示す図である。図７において、１０１はビデオメモリであり、１０２，１０３はＶＲＡＭであり、１０４はディジタル／アナログ（Ｄ／Ａ）変換器であり、１０５は読み出し（Ｒ）アドレスカウンタであり、１０６は行アドレスデコーダであり、１０７はトランジスタであり、１０８は表示部であり、１０９は画素であり、１１０はＡＮＤゲートであり、１１１は列アドレスデコーダであり、１１２は画素アドレス信号であり、１１３は更新データである。
【０００３】
ビデオメモリ１０１は、表示部１０８内の各画素に蓄えられる表示データを格納するＶＲＡＭ１０２と、表示部１０８内の画素が更新されたことを知らせる更新データを格納するＶＲＡＭ１０３と、から構成される。また、ＶＲＡＭ１０２，ＶＲＡＭ１０３のアドレス番地Ｍは、表示部１０８の総画素数をＮとするとき、Ｍ＞Ｎとなる。また、番地あたりのビット数は、ＶＲＡＭ１０２が６ビット（表示部で６４階調の表示ができることになる）であり、ＶＲＡＭ１０３のビット数が１である。
【０００４】
ここでは、ビデオメモリ１０１への表示データの書き込みが、書き込みアドレス（Ｗアドレス）で指定されたＶＲＡＭ１０２の番地に行われ、同時に、当該Ｗアドレス番地で指定されるＶＲＡＭ１０３に「１」が書き込まれる。
【０００５】
一方、ＶＲＡＭ１０２，ＶＲＡＭ１０３からのデータの読み出しは、Ｒアドレスカウンタ１０５の指示により行われる。たとえば、読み出し番地に対応したＶＲＡＭ１０３のビットが「１」の場合、ＶＲＡＭ１０２から読み出される表示データは更新されたものであることを示しているので、ＡＮＤゲート１１０では、Ｒアドレスカウンタ１０５の内容を、列アドレスデコーダ１１１と行アドレスデコーダ１０６へ出力する。なお、図中ＲＣＬはＲアドレスカウンタ１０５のクロック信号を表す。
【０００６】
そして、ＶＲＡＭ１０２から読み出された表示データ（ディジタル値）は、Ｄ／Ａ変換器１０４でアナログ値の表示データへ変換される。
【０００７】
また、ＡＮＤゲート１１０を介して出力されるＲアドレスカウンタ１０５の上位アドレス情報は、列アドレスデコーダ１１１へ通知され、一方の下位アドレス情報は、行アドレスデコーダ１０６へ通知される。そして、列アドレスデコーダ１１１では、上位アドレス情報のデコード処理結果に基づいて信号Ｒｍを出力し、トランジスタ１０７のオン／オフを制御する。たとえば、オンの場合、その時の表示データＶＩＤが列側駆動端子Ｘｍへ出力される。一方、行アドレスデコーダ１０６では、下位アドレス情報のデコード処理結果を行側駆動端子Ｙｎへ出力する。その結果、各端子Ｘｍ，Ｙｎで指定される画素１０９に、更新された表示データが書き込まれる。
【０００８】
図８は、上記表示装置の動作を示すタイムチャートである。Ｒアドレスカウンタ１０５には、連続信号のクロック信号ＲＣＬが入力され、特定周期（たとえばカウンタ値が飽和した時）で信号ＲＥＳを発生する。ここでは、信号ＲＥＳの周期が表示データ更新周期に対応する。
【０００９】
また、ＲＥＳによって、ＶＲＡＭ１０３のリセット処理（「０」の書き込み）が行われる。ここでは、Ｗアドレスで指定されるＶＲＡＭ１０２の特定番地が更新される場合に、対応するＶＲＡＭ１０３の特定番地に「１」が書き込まれることになるが、一方で、Ｒアドレスで読み出された場合には、ＲＥＳにより再びＶＲＡＭ１０３の特定番地が「０」となる。
【００１０】
また、Ｒアドレスカウンタ１０５から出力されるＲアドレスは、ＲＣＬによって順次変化する。このＲアドレスによって、ＶＲＡＭ１０２から表示データが読み出され、ＶＲＡＭ１０３から更新データが読み出される。
【００１１】
また、ＶＲＡＭ１０３から読み出された更新データが「１」のときには、ＡＮＤゲート１１０が、Ｒアドレスデータを表示部１０８の画素アドレス信号１１２として出力する。すなわち、更新される表示画素は、全体の一部ということになる。たとえば、ワードプロセッサ等における画面の更新は、文字部分だけであるため、上記のような制御を行った場合、消費電力を大幅に削減できる。
【００１２】
また、特定画素に対するデータの更新が所定時間にわたって行われない場合は、この画素へのデータ書き込みが長時間にわたって途絶えることになる。そのため、たとえば、表示素子が液晶の場合、この画素へ蓄積した電荷はしだいに放電し、その結果、表示画像は徐々に劣化する。
【００１３】
図９は、上記のような劣化を防ぐことが可能な表示装置の構成を示す図である。図９において、１１４はＲＥＳを６０回にわたって計数する６０計数カウンタであり、１１５はパルスである。また、図１０は、図９に示す表示装置の動作を示すタイムチャートである。
【００１４】
６０計数カウンタ１１４では、６０カウントすると（カウンタ値が５９から０になった時）、１ＲＥＳ周期分の幅でパルス１１５を出力する。パルス１１５はＡＮＤゲート１１０に入力され、このパルス１１５が「１」のとき、表示部１０８では、全画素分の表示データを更新する。
【００１５】
具体的にいうと、ＲＥＳ周期を１／６０秒とした場合、パルス１１５の周期、すなわち、表示部１０８の全画素が更新される周期は、１秒となる。これは、表示素子が液晶の場合、各画素の容量に蓄えられた電荷（表示データ）の放電経路，液晶あるいはトランジスタのゲート端子等のインピーダンスが極めて高いことを考慮すれば、十分な全画素更新周期と言える。すなわち、この周期で全画素の更新を行えば、ユーザが表示劣化を認識することはない。
【００１６】
【発明が解決しようとする課題】
このように、上記、図７に記載の従来の表示装置においては、ＶＲＡＭ１０２の読み出しアクセスを削減することによって消費電力を大幅に削減できるが、一方で、たとえば、表示素子が液晶の場合、更新されてない画素には書き込み処理が行われず、時間の経過とともに液晶の容量に充電された電荷が放電し、表示が劣化する、という問題があった。
【００１７】
また、上記問題を解決する図９に記載の表示装置においては、全画素のデータを更新するための機能を付加する必要があるため、回路の複雑化，大規模化を招く、という問題があった。
【００１８】
本発明は、上記に鑑みてなされたものであって、メモリへのアクセス回数の削減を実現し、かつ余分な回路を付加することなく表示劣化を防ぎつつ消費電力の低減を実現可能な表示装置を得ることを目的とする。
【００１９】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる表示装置にあっては、少なくとも１画面分の画像データを記憶するビデオメモリ（後述する実施の形態のＶＲＡＭ８に相当）を備え、さらに、最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段（保持データ切替回路３、保持回路１、比較回路２に相当）と、前記ビデオメモリに記憶される画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段（カウンタ４に相当）と、カウント終了毎に前記連続回数情報を前記同一データと対応付けて記録する連続回数記録手段（タグメモリ５に相当）と、前記ビデオメモリから読み出された画像データを前記連続回数情報で示される一致期間にわたって保持する保持手段（保持回路９に相当）と、前記連続回数情報を読み出し、画像データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」の場合に、前記ビデオメモリから画像データを読み出し、一方、当該連続回数が「１」以外の場合に、当該ビデオメモリからの画像データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された画像データを読み出す読出制御手段（ＶＲＡＭ読出制御回路７、出力データ切替回路１０に相当）と、を備えることを特徴とする。
【００２０】
つぎの発明にかかる表示装置にあっては、少なくとも１画面分の画像データを記憶するビデオメモリ（ＶＲＡＭ８に相当）を備え、さらに、最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段（保持データ切替回路３、保持回路１、比較回路２に相当）と、前記ビデオメモリに記憶される画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段（カウンタ４に相当）と、前記画像データの下位数ビットを削減し、ビット削減後のデータと前記連続回数情報とを対応付けてマージするマージ手段（遅延回路２１、マージ回路２２に相当）と、通常モードの場合に前記画像データをビデオメモリに書き込み、低消費電力モードの場合に前記マージ後データをビデオメモリに書き込む書込制御手段（書込データ切替回路２３に相当）と、前記低消費電力モードの場合に、前記ビデオメモリから読み出された前記マージ後データ内のビット削除後データを、前記連続回数情報で示される一致期間にわたって保持する保持手段（保持回路９に相当）と、前記通常モードの場合に、前記ビデオメモリから前記画像データを読み出し、一方で、前記低消費電力モードの場合に、前記ビデオメモリから前記マージ後データ内の連続回数情報を読み出し、前記マージ後データ内のビット削除後データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」であれば前記ビデオメモリから前記ビット削除後データを読み出し、当該連続回数が「１」以外であれば当該ビデオメモリからの前記ビット削除後データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された前記ビット削除後データを読み出す読出制御手段（ＶＲＡＭ読出制御回路７ａ、出力データ切替回路１０に相当）と、を備えることを特徴とする。
【００２１】
つぎの発明にかかる表示装置にあっては、少なくとも１画面分の画像データを記憶するビデオメモリ（ＶＲＡＭ８に相当）を備え、さらに、通常モードから低消費電力モードへの変更を検知した場合、変更後の１画面目の表示期間について、前記ビデオメモリから読み出した最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段（保持データ切替回路３、保持回路１、比較回路２ｂに相当）と、前記ビデオメモリに記憶された画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段（カウンタ４に相当）と、カウント終了毎に前記連続回数情報を前記同一データと対応付けて記録する連続回数記録手段（タグメモリ５に相当）と、前記ビデオメモリから読み出される画像データを前記連続回数情報で示される一致期間にわたって保持する保持手段（保持回路９に相当）と、前記低消費電力モードへ変更後の２画面目以降の表示期間について、前記連続回数情報を読み出し、画像データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」の場合に、前記ビデオメモリから画像データを読み出し、一方、当該連続回数が「１」以外の場合に、当該ビデオメモリからの画像データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された画像データを読み出す読出制御手段（ＶＲＡＭ読出制御回路７ｂ、出力データ切替回路１０に相当）と、を備えることを特徴とする。
【００２２】
つぎの発明にかかる表示装置において、前記読出制御手段は、１画面表示期間にビデオメモリにアクセスした回数をカウントし、アクセス率が所定値以上になった場合に、前記連続回数情報生成に関するすべての処理を停止し、以降、ビデオメモリのすべてのデータを読み出すことを特徴とする。
【００２３】
【発明の実施の形態】
以下に、本発明にかかる表示装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００２４】
実施の形態１．
図１は、本発明にかかる表示装置の実施の形態１の構成を示す図である。図１において、１は１表示素子分の画像データを保持する保持回路であり、２は入力される画像データ値と保持回路１の出力値とを比較し、一致する場合に「１」を、不一致の場合に「０」を、それぞれ出力する比較回路であり、３は保持回路１のデータを次のサイクルも保持しつづけるか新しいデータに切り替えるかを選択するための保持データ切替回路であり、４は比較回路２出力が「１」である間、カウントを継続するカウンタであり、５はカウンタ４の出力を１画面分だけ記憶するタグメモリであり、６は一致回数をタグメモリのどのアドレスに書き込むのかを決める書込アドレス生成回路であり、７はビデオメモリ（以下、ＶＲＡＭと呼ぶ）からの読み出しおよびタグメモリからの読み出しを制御するＶＲＡＭ読出制御回路であり、８はＶＲＡＭであり、９はＶＲＡＭ８からの読み出し画像データを一致期間だけ保持しておく保持回路であり、１０はＶＲＡＭ８の読み出し出力か保持回路９の出力かを選択する出力データ切替回路であり、１１は液晶パネルを駆動するための信号処理を行う液晶表示信号処理回路であり、１２は液晶パネルである。
【００２５】
ここで、上記表示装置の動作について説明する。まず、外部機器（図示せず）から入力される画像データ，入力クロック信号（以下、Ｗ−ＣＬＫと呼ぶ）は、保持回路１に供給される。保持回路１は、１段のシフトレジスタで構成され、１クロック周期の時間分だけ画像データを遅延させる。比較回路２では、入力される画像データと保持回路１の出力とを比較する。そして、両方のデータ値が一致していれば「１」を出力する。一方、不一致ならば「０」を出力する。すなわち、ここでは、１画素前のデータとの比較を行い、一致する時は、同一の画像データが連続していると判断する。この場合、保持データ切替回路３では、保持回路１の出力をそのままの状態で再度供給し、保持回路１では、もう１クロック周期分だけ同一のデータを保持する。
【００２６】
カウンタ４では、比較回路２の出力が「１」である間、カウントを継続する。これにより、同一のデータが何回にわたって送られてきたのかをカウントすることができる。
【００２７】
書込アドレス生成回路６では、カウント終了後、カウンタ４の出力を記録するためのタグメモリ５のアドレスを決定する。カウンタ４の出力は、書込アドレス生成回路６が生成したアドレスに基づいてタグメモリ５に記憶される。図２（ａ）は、書き込み処理の様子を示す図である。この例では、１番目のデータが２回、３，４番目のデータが１回、５番目のデータが４回、９番目のデータが５回にわたって連続している。
【００２８】
また、画像データはＶＲＡＭ８にも供給され、ＶＲＡＭ８では、Ｗ−ＣＬＫに基づいて内部で書き込みアドレスを発生し、当該画像データを記憶する。ＶＲＡＭ８からの読み出し処理は、読み出しクロック（以下、Ｒ−ＣＬＫと呼ぶ）に基づいて内部で読み出しアドレスを生成して行われる。また、タグメモリ５からの読み出し処理もＲ−ＣＬＫにより行われ、その出力は、ＶＲＡＭ読出制御回路７に供給される。
【００２９】
ＶＲＡＭ読出制御回路７では、同一データの連続回数を読み出し、当該連続回数が「１」でない期間については、ＶＲＡＭ８からの読み出しを停止する。ここでは、読み出した連続回数をＲ−ＣＬＫ毎に１だけ減算し、連続回数が「１」になるまでタグメモリ５からの読み出しを停止する。
【００３０】
保持回路９では、Ｒ−ＣＬＫによりデータ出力に１クロック周期分の遅延を与えるが、ＶＲＡＭ読出制御回路７で保持した連続回数が「１」以外の場合は、遅延動作を停止し、データを保持する。
【００３１】
出力データ切替回路１０では、ＶＲＡＭ読出制御回路７で保持した連続回数が「１」以外の場合は次のＲ−ＣＬＫのタイミングで保持回路９の出力を、「１」の場合には次のＲ−ＣＬＫのタイミングでＶＲＡＭ８の読み出しデータを、それぞれ出力する。図２（ｂ）は、読み出し処理の様子を示す図である。ここでは、タグメモリ５の出力が「１」の場合、すなわち、１画素前のデータと異なる時は、ＶＲＡＭ８のデータを読み出し、タグメモリ５の出力が「１」以外の場合、すなわち、１画素前のデータと同一の時は、ＶＲＡＭ８からの読み出しを停止する。
【００３２】
最後に、液晶表示信号処理回路１１では、出力データ切替回路１０の出力を用いて液晶パネル１２を駆動するための信号処理を行う。
【００３３】
このように、本実施の形態においては、画像データを書き込む際に、継続して入力される同一データの数を記録し、連続して同じデータが続く期間については、メモリからの読み出し処理を停止する。これにより、低消費電力化を実現できる。
【００３４】
実施の形態２．
図３は、本発明にかかる表示装置の実施の形態２の構成を示す図である。図３において、７ａはＶＲＡＭからの読み出し処理を制御するＶＲＡＭ読出制御回路であり、２１は画像データの遅延回路であり、２２はカウント値を画像データのデータフィールドの特定エリアに書き込むマージ回路であり、２３はマージ回路２２出力（カウント値を書き込んだ画像データ）か画像データを選択出力する書込データ切替回路である。なお、前述の実施の形態１と同様の構成については、同一の符号を付してその説明を省略する。
【００３５】
ここで、実施の形態２の表示装置の動作について説明する。ここでは、前述した実施の形態１と異なる動作についてのみ説明する。
【００３６】
本実施の形態では、ＶＲＡＭ８への書き込み処理として、画像データのすべてのビットを書き込む通常モードと、画像データの下位数ビットを削減し、削減分の空きメモリエリアに同一データの連続回数を書き込む低消費電力モードと、を使い分ける。なお、モードの切り替え処理は、外部から供給される消費電力モード切替信号を用いて行われる。
【００３７】
遅延回路２１では、カウンタ４の出力を、対応する画像データと同期をとった状態でＶＲＡＭ８に書き込むために、当該画像データをカウントに要する時間分だけ遅らせる。この遅延回路２１では、カウンタ４の最大カウント数分（最大カウント値）の遅延を保証する。これにより、カウンタ４の出力は、対応する画像データと同一のＶＲＡＭアドレスに書き込まれる。図４は、実施の形態２の書き込み処理の様子を示す図である。
【００３８】
マージ回路２２では、カウント値を画像データのデータフィールドの特定エリアに書き込む。すなわち、画像データの下位数ビットを削減し、削減分の特定エリアに同一データの連続回数（カウンタ４出力）を書き込む。書込データ切替回路２３では、通常モードのときに画像データを出力し、低消費電力モードのときにカウント値を書き込んだ画像データ（マージ回路２２出力）を出力する。
【００３９】
ＶＲＡＭ読出制御回路７ａでは、外部から送られてくる消費電力モード切替信号を監視し、通常モードであれば、ＶＲＡＭ８のすべてのデータを読み出すように制御し、出力データ切替回路１０では、絶えずＶＲＡＭ８の出力を選択する。一方、低消費電力モードであれば、ＶＲＡＭ読出制御回路７ａでは、ＶＲＡＭ８から読み出したデータのうち、連続回数のフィールドを読み出し、連続回数が「１」以外の場合、ＶＲＡＭ８からの読み出し処理を停止するように制御する。なお、読み出した連続回数は、Ｒ−ＣＬＫ毎に１だけ減算される。
【００４０】
保持回路９では、Ｒ−ＣＬＫを用いて１クロック周期分の遅延を付加するが、たとえば、ＶＲＡＭ読出制御回路７ａで保持した連続回数が「１」以外の時は遅延動作を停止し、データを保持する。出力データ切替回路１０では、ＶＲＡＭ読出制御回路７ａで保持した連続回数が「１」以外の時は、保持回路９の出力を、「１」の時はＶＲＡＭ８の読み出しデータを、それぞれ出力する。
【００４１】
このように、本実施の形態においては、低電力化を実現するために表示ビット数（色数等）を減らし、使用しなくなったメモリエリアを同一画像データの連続回数記録領域に使用する構成とした。これにより、追加メモリを使用することなく、読み出し処理を停止することができるため、さらに低消費電力化を促進できる。
【００４２】
実施の形態３．
図５は、本発明にかかる表示装置の実施の形態３の構成を示す図である。図５において、２ｂは入力される画像データ値と保持回路１の出力値とを比較し、一致する場合に「１」を、不一致の場合に「０」を、それぞれ出力する比較回路であり、６ｂは書込アドレス生成回路であり、７ｂはＶＲＡＭ８からの読み出し処理を制御するＶＲＡＭ読出制御回路であり、３１は画像データの下位ビットを任意のビット数分だけマスクするデータマスク回路である。
【００４３】
ここで、実施の形態３の表示装置の動作について説明する。ここでは、前述した実施の形態１および２と異なる動作についてのみ説明する。
【００４４】
ＶＲＡＭ読出制御回路７ｂでは、外部から送られてくる消費電力モード切替信号を監視することによって、通常モードから低消費電力モードへの変更を検知し、変更後の１画面表示期間についてはタグメモリ５の書き換え期間であると判断し、低消費電力モードであってもＶＲＡＭ８のすべてのデータを読み出す。このとき、出力データ切替回路１０は、絶えずＶＲＡＭ８の出力を選択する。
【００４５】
ＶＲＡＭ８から読み出された画像データを受け取ったデータマスク回路３１では、低消費電力モードの場合、表示ビット数情報に基づいて決定される余剰ビットをマスクし、データマスク回路３１の出力データを比較回路２ｂおよび保持データ切替回路３に対して出力する。
【００４６】
比較回路２ｂおよび書込アドレス生成回路６ｂでは、通常モードから低消費電力モードへの変更を検知し、変更後の１画面表示期間の画像データを用いて、すなわち、有効表示ビット（マスクされていないビット）を用いて、同一データの連続回数をカウントし、そのカウント結果をタグメモリ５に書き込む制御を行う。
【００４７】
なお、ＶＲＡＭ読出制御回路７ｂは、通常モードから低消費電力モードへ変更後、２画面目の表示から、前述した実施の形態１と同様に動作する。すなわち、タグメモリ５に記憶した連続回数を読み出し、当該連続回数が「１」以外の場合に、ＶＲＡＭ８からの読み出し処理を停止するように制御する。なお、読み出した連続回数は、Ｒ−ＣＬＫ毎に１だけ減算される。また、上記の処理は、実施の形態１の変形例として説明したが、これに限らず、前述した実施の形態２の構成に適用することとしてもよい。その場合、同一データの連続回数は、実施の形態２と同様の手順でＶＲＡＭ８の空き領域に記憶される。
【００４８】
このように、本実施の形態においては、画像データを一旦記憶した後、低消費電力モードに変更した場合（たとえば、６ビットで表現された各色データを、３ビットの表示に切り替える場合）、最初の１画面表示期間については、現在記憶している画像データを読み出して表示する。このとき、読み出した画像データを表示ビット数情報に基づいてマスクし、マスク後の画像データを用いて同一データの連続回数をカウントし、そのカウント結果を記憶する。そして、２画面目の表示期間以降については、先に記憶しておいた連続回数を読み出し、当該連続回数が「１」以外の場合に、記憶している画像データの読み出し処理を停止する。これにより、さらに低消費電力化を促進できる。
【００４９】
実施の形態４．
図６は、本発明にかかる表示装置の実施の形態４の構成を示す図である。図６において、７ｃはＶＲＡＭ８の読み出し制御にタグメモリ５の情報を利用するかどうかを判定する判定機能を追加したＶＲＡＭ読出制御回路であり、４１はＶＲＡＭ８へのアクセスが１画面当たり何回になるかをカウントする読出回数カウンタである。
【００５０】
ここで、実施の形態４の表示装置の動作について説明する。ここでは、前述した実施の形態１，２および３と異なる動作についてのみ説明する。
【００５１】
読出回数カウンタ４１では、タグメモリ５が更新された次の１画面表示期間に、タグメモリ５内の連続回数に基づいて、ＶＲＡＭ読出制御回路７ｃがＶＲＡＭ８にアクセスした回数をカウントする。ＶＲＡＭ読出制御回路７ｃでは、外部から与えられる読出率情報に基づいて、ＶＲＡＭ８へのアクセス率が一定以上になった場合、カウンタ４，タグメモリ５，書込アドレス生成回路６，ＶＲＡＭ読出制御回路７ｃおよび読出回数カウンタ４１等の各回路の処理が多くなり、消費電力が増加するため、上記「タグメモリ５を使用したＶＲＡＭアクセス方式」を停止し、上記各回路を用いない「ＶＲＡＭ８のすべてのデータを読み出す方式」に移行する。この場合、出力データ切替回路１０は、絶えずＶＲＡＭ８の出力を選択する。
【００５２】
ＶＲＡＭ読出制御回路７ｃでは、アクセス率を算出するために読出回数カウンタ４１の結果を利用する。また、ＶＲＡＭ読出制御回路７ｃでは、タグメモリ５を利用しないアクセス方式（ＶＲＡＭ８のすべてのデータを読み出す方式）が選択された場合、タグメモリ５の読み出し動作を完全に停止するように制御する。
【００５３】
このように、本実施の形態では、一画面分の表示期間に、画像データが記憶されたメモリのアクセス回数をカウントし、メモリへのアクセス率が一定値以上になった場合に、前述した実施の形態１の方式から、メモリ内のすべてのデータを読み出す方式に移行する構成とした。これにより、アクセス数に応じた消費電力制御が可能となるため、常に最適な方式で画像を表示することができる。なお、本実施の形態では、読出回数カウンタ４１を実施の形態１（図１）の構成に適用したが、これに限らず、読出回数カウンタ４１は、実施の形態２および３においても適用可能である。
【００５４】
【発明の効果】
以上、説明したとおり、本発明によれば、画像データを書き込む際に、継続して入力される同一データの数を記録し、連続して同じデータが続く期間については、ビデオメモリからの読み出し処理を停止する構成とした。これにより、従来の表示装置と比較して大幅に消費電力を低減できる、という効果を奏する。
【００５５】
つぎの発明によれば、低電力化を実現するために表示ビット数（色数等）を減らし、使用しなくなったメモリエリアを同一画像データの連続回数記録領域に使用する構成とした。これにより、追加メモリを使用することなく、読み出し処理を停止することができるため、さらに低消費電力化を促進できる、という効果を奏する。
【００５６】
つぎの発明によれば、画像データを一旦記憶した後、低消費電力モードに変更された場合、最初の１画面表示期間については、現在記憶している画像データを読み出して表示する。このとき、読み出した画像データを用いて同一データの連続回数をカウントし、そのカウント結果を記憶する。そして、２画面目の表示期間以降については、先に記憶しておいた連続回数を読み出し、当該連続回数が、たとえば、「１」以外の場合に、画像データの読み出し処理を停止する。これにより、さらに低消費電力化を促進できる、という効果を奏する。
【００５７】
つぎの発明によれば、一画面分の表示期間に、画像データが記憶されたビデオメモリへのアクセス回数をカウントし、ビデオメモリへのアクセス率が一定値以上になった場合に、上記連続回数のカウントに関するすべての処理を停止し、ビデオメモリからすべてのデータを読み出す方式に移行する。これにより、アクセス数に応じた消費電力制御が可能となるため、常に最適な方式で画像を表示することができる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明にかかる表示装置の実施の形態１の構成を示す図である。
【図２】実施の形態１の書き込み／読み出し処理の様子を示す図である。
【図３】本発明にかかる表示装置の実施の形態２の構成を示す図である。
【図４】実施の形態２の書き込み処理の様子を示す図である。
【図５】本発明にかかる表示装置の実施の形態３の構成を示す図である。
【図６】本発明にかかる表示装置の実施の形態４の構成を示す図である。
【図７】従来の表示装置の構成を示す図である。
【図８】従来の表示装置の動作を示すタイムチャートである。
【図９】従来の表示装置の構成を示す図である。
【図１０】従来の表示装置の動作を示すタイムチャートである。
【符号の説明】
１，９ 保持回路、２，２ｂ 比較回路、３ 保持データ切替回路、４ カウンタ、５ タグメモリ、６，６ｂ 書込アドレス生成回路、７，７ａ，７ｂ，７ｃ ＶＲＡＭ読出制御回路、８ ＶＲＡＭ、１０ 出力データ切替回路、１１ 液晶表示信号処理回路、１２ 液晶パネル、２１ 画像データの遅延回路、２２マージ回路、２３ 書込データ切替回路、３１ データマスク回路、４１ 読出回数カウンタ。
Claims (4)
- 少なくとも１画面分の画像データを記憶するビデオメモリを備えた表示装置において、
最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段と、
前記ビデオメモリに記憶される画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段と、
カウント終了毎に前記連続回数情報を前記同一データと対応付けて記録する連続回数記録手段と、
前記ビデオメモリから読み出された画像データを前記連続回数情報で示される一致期間にわたって保持する保持手段と、
前記連続回数情報を読み出し、画像データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」の場合に、前記ビデオメモリから画像データを読み出し、一方、当該連続回数が「１」以外の場合に、当該ビデオメモリからの画像データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された画像データを読み出す読出制御手段と、
を備えることを特徴とする表示装置。 - 少なくとも１画面分の画像データを記憶するビデオメモリを備えた表示装置において、
最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段と、
前記ビデオメモリに記憶される画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段と、
前記画像データの下位数ビットを削減し、ビット削減後のデータと前記連続回数情報とを対応付けてマージするマージ手段と、
通常モードの場合に前記画像データをビデオメモリに書き込み、低消費電力モードの場合に前記マージ後データをビデオメモリに書き込む書込制御手段と、
前記低消費電力モードの場合に、前記ビデオメモリから読み出された前記マージ後データ内のビット削除後データを、前記連続回数情報で示される一致期間にわたって保持する保持手段と、
前記通常モードの場合に、前記ビデオメモリから前記画像データを読み出し、一方で、前記低消費電力モードの場合に、前記ビデオメモリから前記マージ後データ内の連続回数情報を読み出し、前記マージ後データ内のビット削除後データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」であれば前記ビデオメモリから前記ビット削除後データを読み出し、当該連続回数が「１」以外であれば当該ビデオメモリからの前記ビット削除後データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された前記ビット削除後データを読み出す読出制御手段と、
を備えることを特徴とする表示装置。 - 少なくとも１画面分の画像データを記憶するビデオメモリを備えた表示装置において、
通常モードから低消費電力モードへの変更を検知した場合、変更後の１画面目の表示期間について、前記ビデオメモリから読み出した最新の一画素分の画像データと一つ前の一画素分の画像データとを比較する比較手段と、
前記ビデオメモリに記憶された画像データの中の連続する同一データの数（連続回数情報：１回を含む）を、前記比較結果が一致する期間にわたってカウントするカウント手段と、
カウント終了毎に前記連続回数情報を前記同一データと対応付けて記録する連続回数記録手段と、
前記ビデオメモリから読み出される画像データを前記連続回数情報で示される一致期間にわたって保持する保持手段と、
前記低消費電力モードへ変更後の２画面目以降の表示期間について、前記連続回数情報を読み出し、画像データの読み出し処理が行われる度に連続回数を１だけ減算し、当該連続回数が「１」になるまで前記連続回数情報の読み出し処理を停止する制御を行い、当該連続回数が「１」の場合に、前記ビデオメモリから画像データを読み出し、一方、当該連続回数が「１」以外の場合に、当該ビデオメモリからの画像データの読み出し処理を停止し、前記連続回数分にわたって前記保持手段にて保持された画像データを読み出す読出制御手段と、
を備えることを特徴とする表示装置。 - 前記読出制御手段は、
１画面表示期間にビデオメモリにアクセスした回数をカウントし、アクセス率が所定値以上になった場合に、前記連続回数情報生成に関するすべての処理を停止し、以降、ビデオメモリのすべてのデータを読み出すことを特徴とする請求項１、２または３に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380653A JP3589649B2 (ja) | 2001-12-13 | 2001-12-13 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001380653A JP3589649B2 (ja) | 2001-12-13 | 2001-12-13 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003186445A JP2003186445A (ja) | 2003-07-04 |
| JP3589649B2 true JP3589649B2 (ja) | 2004-11-17 |
Family
ID=27591612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001380653A Expired - Fee Related JP3589649B2 (ja) | 2001-12-13 | 2001-12-13 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3589649B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100965598B1 (ko) * | 2003-12-11 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치의 구동장치 및 방법 |
| JP2005208455A (ja) * | 2004-01-26 | 2005-08-04 | Nec Corp | 携帯端末装置およびその情報表示方法 |
| JP4705764B2 (ja) * | 2004-07-14 | 2011-06-22 | 株式会社半導体エネルギー研究所 | ビデオデータ補正回路及び表示装置の制御回路並びにそれを内蔵した表示装置・電子機器 |
| JP2008216362A (ja) * | 2007-02-28 | 2008-09-18 | Optrex Corp | 表示装置の駆動装置 |
| KR100894606B1 (ko) | 2007-10-29 | 2009-04-24 | 삼성모바일디스플레이주식회사 | 유기 전계 발광 표시 장치 및 그의 전원 공급 방법 |
| TWI608466B (zh) * | 2016-12-16 | 2017-12-11 | 友達光電股份有限公司 | 畫素陣列裝置及分段驅動方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03109524A (ja) * | 1989-06-26 | 1991-05-09 | Matsushita Electric Ind Co Ltd | 表示パネルの駆動方法と表示装置 |
| JP2841587B2 (ja) * | 1989-12-04 | 1998-12-24 | 富士通株式会社 | 表示制御方式 |
| JPH03237487A (ja) * | 1990-02-14 | 1991-10-23 | Mitsubishi Electric Corp | 表示制御装置 |
| JPH06186942A (ja) * | 1992-12-15 | 1994-07-08 | Ricoh Co Ltd | 表示装置 |
| US5512921A (en) * | 1994-06-22 | 1996-04-30 | Microsoft Corporation | Visual display system having low energy data storage subsystem with date compression capabilities, and method for operating same |
| JPH08179265A (ja) * | 1994-12-27 | 1996-07-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置とそのインターフェース方法 |
| JP2889149B2 (ja) * | 1995-03-31 | 1999-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 画像表示制御方法及び画像表示制御装置 |
| JPH10240191A (ja) * | 1997-02-24 | 1998-09-11 | Seiko Epson Corp | 情報機器用表示装置、その駆動方法、及び情報機器 |
| JP4026098B2 (ja) * | 1998-09-24 | 2007-12-26 | 沖電気工業株式会社 | 表示コントローラ |
| JP4641085B2 (ja) * | 2000-05-23 | 2011-03-02 | 三菱電機株式会社 | 節電表示装置 |
-
2001
- 2001-12-13 JP JP2001380653A patent/JP3589649B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003186445A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3749147B2 (ja) | 表示装置 | |
| KR100499845B1 (ko) | 액티브 매트릭스형 표시 장치 및 그 제어 장치 | |
| RU2446485C2 (ru) | Жидкокристаллический дисплей и способы управления этим дисплеем | |
| JP4904641B2 (ja) | 液晶表示制御回路 | |
| JPH0413179A (ja) | 表示制御装置 | |
| JP2005141231A (ja) | Ｌｃｄ動作電流を減少させるタイミングコントローラ及び方法 | |
| JP2004029327A (ja) | 表示装置および表示素子駆動方法 | |
| JP4079873B2 (ja) | 表示装置用の駆動回路 | |
| JP3589649B2 (ja) | 表示装置 | |
| JP4424872B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JPH1083165A (ja) | Ｌｃｄドライバ | |
| JP4641085B2 (ja) | 節電表示装置 | |
| JP4306980B2 (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JPH09244621A (ja) | Ｔｖのオンスクリーングラフィックのための複数層のスプライトグラフィック具現装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP4259775B2 (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JP4613034B2 (ja) | 表示パネルドライバ装置 | |
| JP4259776B2 (ja) | アクティブマトリクス型表示装置及びその制御装置 | |
| JP3703731B2 (ja) | 表示制御装置、表示装置、および携帯電話機 | |
| JP2004333622A (ja) | 画像表示制御方法および画像表示装置 | |
| JP2003195821A (ja) | 映像データの伝送装置 | |
| JPH10240191A (ja) | 情報機器用表示装置、その駆動方法、及び情報機器 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2932627B2 (ja) | 表示装置 | |
| JPH0418595A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |