JP2841587B2 - 表示制御方式 - Google Patents
表示制御方式Info
- Publication number
- JP2841587B2 JP2841587B2 JP1315008A JP31500889A JP2841587B2 JP 2841587 B2 JP2841587 B2 JP 2841587B2 JP 1315008 A JP1315008 A JP 1315008A JP 31500889 A JP31500889 A JP 31500889A JP 2841587 B2 JP2841587 B2 JP 2841587B2
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- data
- access
- access control
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】 〔概要〕 画像メモリに展開したデータを表示画面に表示する装
置において、画像メモリに対する無駄なアクセスを防止
して、消費電流の節減を可能とする表示制御方式に関
し、 電池等の消耗を少なくすることを目的とし、 プロセッサと、プロセッサがデータを書込む画像メモ
リと、データを表示する表示部と、画像メモリをアクセ
スしてデータを読出し表示部に表示させる画像メモリア
クセス制御部とを備えた装置において、プロセッサが画
像メモリにデータを書込んだことを検出する検出手段
と、画像メモリから読出されたデータが、同一データの
繰り返しであることを検出した時、同一データを表示部
に送出する照合手段と、照合手段が同一データの繰り返
しを検出した時、画像メモリアクセス制御部の画像メモ
リに対するアクセスを禁止する信号を送出し、検出手段
がプロセッサの画像メモリに対するデータの書込みを検
出した時、画像メモリアクセス制御部の画像メモリに対
するアクセスを再開させる信号を送出する信号送出手段
とを設け、照合手段が同一データの繰り返しを検出した
時は、表示部に照合手段が送出する同一データを表示さ
せ、検出手段が画像メモリに新たなデータの書込みが行
われたことを検出した時は、画像メモリから読出された
データを表示させる構成とする。
置において、画像メモリに対する無駄なアクセスを防止
して、消費電流の節減を可能とする表示制御方式に関
し、 電池等の消耗を少なくすることを目的とし、 プロセッサと、プロセッサがデータを書込む画像メモ
リと、データを表示する表示部と、画像メモリをアクセ
スしてデータを読出し表示部に表示させる画像メモリア
クセス制御部とを備えた装置において、プロセッサが画
像メモリにデータを書込んだことを検出する検出手段
と、画像メモリから読出されたデータが、同一データの
繰り返しであることを検出した時、同一データを表示部
に送出する照合手段と、照合手段が同一データの繰り返
しを検出した時、画像メモリアクセス制御部の画像メモ
リに対するアクセスを禁止する信号を送出し、検出手段
がプロセッサの画像メモリに対するデータの書込みを検
出した時、画像メモリアクセス制御部の画像メモリに対
するアクセスを再開させる信号を送出する信号送出手段
とを設け、照合手段が同一データの繰り返しを検出した
時は、表示部に照合手段が送出する同一データを表示さ
せ、検出手段が画像メモリに新たなデータの書込みが行
われたことを検出した時は、画像メモリから読出された
データを表示させる構成とする。
本発明は画像メモリに展開したデータを表示画像に表
示する装置に係り、特に該画像メモリに対する無駄なア
クセスを防止して、消費電流の節減を可能とする表示制
御方式に関する。
示する装置に係り、特に該画像メモリに対する無駄なア
クセスを防止して、消費電流の節減を可能とする表示制
御方式に関する。
近年、パーソナルコンピュータやワードプロセッサ等
の普及に伴い、小型で持ち運びに便利な携帯型装置が開
発されているが、これらの装置は電源に電池等を用い、
表示画面に文字や画像等を表示するものがある。
の普及に伴い、小型で持ち運びに便利な携帯型装置が開
発されているが、これらの装置は電源に電池等を用い、
表示画面に文字や画像等を表示するものがある。
そして、これらの装置は文字や画像等のデータを画像
メモリに展開し、このデータを表示部の走査タイミング
に同期させて画像メモリから読出させ、表示画面に表示
している。このため、画像メモリに対するアクセスは、
表示すべきデータが画像メモリに存在していなくても繰
り返し実行されている。
メモリに展開し、このデータを表示部の走査タイミング
に同期させて画像メモリから読出させ、表示画面に表示
している。このため、画像メモリに対するアクセスは、
表示すべきデータが画像メモリに存在していなくても繰
り返し実行されている。
ところで、画像メモリはアクセスが行われる度に電流
を消費する。従って、電池が消耗するが、電池の寿命を
延ばすためには、不必要なアクセスは実行されないこと
が望ましい。
を消費する。従って、電池が消耗するが、電池の寿命を
延ばすためには、不必要なアクセスは実行されないこと
が望ましい。
第３図は従来技術の一例を説明するブロック図であ
る。
る。
プロセッサ１は画像メモリ２にデータを書込む場合、
画像メモリアクセス制御部３を経て画像メモリ２にコマ
ンドとアドレスを送出させると共に、画像メモリ２にデ
ータを送出する。従って、画像メモリ２はプロセッサ１
が送出するデータを、指定されたアドレス領域に書込
む。
画像メモリアクセス制御部３を経て画像メモリ２にコマ
ンドとアドレスを送出させると共に、画像メモリ２にデ
ータを送出する。従って、画像メモリ２はプロセッサ１
が送出するデータを、指定されたアドレス領域に書込
む。
一方、画像メモリアクセス制御部３は画像メモリ２に
コマンドとアドレスを送出して、画像メモリ２からデー
タを読出させると共に、表示部４に同期信号を早出し
て、表示部４の走査タイミングと画像メモリ２からのデ
ータ読出しタイミングとを同期させ、画像メモリ２から
読出されたデータを表示部４の表示画面に表示させる。
コマンドとアドレスを送出して、画像メモリ２からデー
タを読出させると共に、表示部４に同期信号を早出し
て、表示部４の走査タイミングと画像メモリ２からのデ
ータ読出しタイミングとを同期させ、画像メモリ２から
読出されたデータを表示部４の表示画面に表示させる。
上記の如く、従来は画像メモリアクセス制御部３の制
御により、プロセッサ１の画像メモリ２に対するデータ
の書込みに関係無く、画像メモリ２に対するアクセス
が、表示部４の走査タイミングに同期して繰り返される
ため、電源投入中は常に画像メモリ２に対するアクセス
に対応して、所定の電流が消費されている。
御により、プロセッサ１の画像メモリ２に対するデータ
の書込みに関係無く、画像メモリ２に対するアクセス
が、表示部４の走査タイミングに同期して繰り返される
ため、電源投入中は常に画像メモリ２に対するアクセス
に対応して、所定の電流が消費されている。
電池等を使用するパーソナルコンピュータやワードプ
ロセッサ等の市場では、低消費電力型の商品が必要であ
るが、上記の如く、従来は例えば画像メモリ２に表示す
べきデータが書込まれていない場合でも、画像メモリ２
に対して連続的にアクセスが行われ、所定の電流を消費
している。従って、電池等の寿命を短縮させることとな
るという問題がある。
ロセッサ等の市場では、低消費電力型の商品が必要であ
るが、上記の如く、従来は例えば画像メモリ２に表示す
べきデータが書込まれていない場合でも、画像メモリ２
に対して連続的にアクセスが行われ、所定の電流を消費
している。従って、電池等の寿命を短縮させることとな
るという問題がある。
本発明はこのような問題点に鑑み、画像メモリ２に同
一データが繰り返し記録されている場合、新たにデータ
が書込まれるまでの間、画像メモリ２に対するアクセス
を禁止して、無駄な電流の消費を防止し、電池等の消耗
を少なくすることを目的としている。
一データが繰り返し記録されている場合、新たにデータ
が書込まれるまでの間、画像メモリ２に対するアクセス
を禁止して、無駄な電流の消費を防止し、電池等の消耗
を少なくすることを目的としている。
第１図は本発明の原理を説明するブロック図である。
プロセッサ５は表示部４に表示するデータが無い場
合、画像メモリ２に対するデータの書込みを行わない。
一方、画像メモリアクセス制御部６は画像メモリ２にコ
マンドとアドレスを送出して、画像メモリ２からデータ
を読出させると共に、表示部４に同期信号を送出して、
表示部４の走査タイミングと画像メモリ２からのデータ
読出しタイミングとを同期させ、画像メモリ２から読出
されたデータを、照合手段９と表示部４に送出させる。
合、画像メモリ２に対するデータの書込みを行わない。
一方、画像メモリアクセス制御部６は画像メモリ２にコ
マンドとアドレスを送出して、画像メモリ２からデータ
を読出させると共に、表示部４に同期信号を送出して、
表示部４の走査タイミングと画像メモリ２からのデータ
読出しタイミングとを同期させ、画像メモリ２から読出
されたデータを、照合手段９と表示部４に送出させる。
照合手段９は画像メモリ２から読出されるデータを取
り込み、同一データの繰り返しか否かを調べる。画像メ
モリ２にプロセッサ５からデータが書込まれていない場
合、例えば、画像メモリ２の全領域内に、論理“0"又は
論理“1"が記録されている。
り込み、同一データの繰り返しか否かを調べる。画像メ
モリ２にプロセッサ５からデータが書込まれていない場
合、例えば、画像メモリ２の全領域内に、論理“0"又は
論理“1"が記録されている。
照合手段９は一画面分のデータを照合して、同一デー
タの繰り返しであることを検出すると、信号送出手段８
をセットして画像メモリアクセス制御部６に対し、画像
メモリ２に対するアクセスの中止を指示する信号を送出
させる。
タの繰り返しであることを検出すると、信号送出手段８
をセットして画像メモリアクセス制御部６に対し、画像
メモリ２に対するアクセスの中止を指示する信号を送出
させる。
信号送出手段８からアクセス中止を指示する信号を受
信すると、画像メモリアクセス制御部６は、照合手段９
と表示部４を制御して、照合手段９から繰り返し同一デ
ータを、表示部４の走査タイミングに同期させて送出さ
せ、表示部４に表示させる。
信すると、画像メモリアクセス制御部６は、照合手段９
と表示部４を制御して、照合手段９から繰り返し同一デ
ータを、表示部４の走査タイミングに同期させて送出さ
せ、表示部４に表示させる。
プロセッサ５は画像メモリ２に書込むデータが発生す
ると、画像メモリアクセス制御部６に制御信号を送出し
て、画像メモリアクセス制御部６から画像メモリ２にコ
マンドとアドレスを送出させると共に、画像メモリ２に
データを送出する。従って、画像メモリ２はプロセッサ
５が送出するデータを、指定されたアドレス領域に書込
む。
ると、画像メモリアクセス制御部６に制御信号を送出し
て、画像メモリアクセス制御部６から画像メモリ２にコ
マンドとアドレスを送出させると共に、画像メモリ２に
データを送出する。従って、画像メモリ２はプロセッサ
５が送出するデータを、指定されたアドレス領域に書込
む。
検出手段７はプロセッサ５の画像メモリアクセス制御
部６に送出する制御信号を監視しており、画像メモリ２
にデータが書込まれると、これを検出して信号送出手段
８をリセットする。従って、信号送出手段８は画像メモ
リアクセス制御部６の画像メモリ２に対するアクセスの
再開を指示する信号を送出する。
部６に送出する制御信号を監視しており、画像メモリ２
にデータが書込まれると、これを検出して信号送出手段
８をリセットする。従って、信号送出手段８は画像メモ
リアクセス制御部６の画像メモリ２に対するアクセスの
再開を指示する信号を送出する。
従って、前記同様にして、画像メモリ２からはプロセ
ッサ５の書込んだデータが表示部４に表示されると共
に、照合手段９に入り、同一データの繰り返しか否かが
調べられる。そして、同一データの繰り返しでなけれ
ば、画像メモリ２から読出されたデータは継続して表示
部４に表示され、同一データの繰り返しであれば、再び
照合手段９が送出するデータが表示される。
ッサ５の書込んだデータが表示部４に表示されると共
に、照合手段９に入り、同一データの繰り返しか否かが
調べられる。そして、同一データの繰り返しでなけれ
ば、画像メモリ２から読出されたデータは継続して表示
部４に表示され、同一データの繰り返しであれば、再び
照合手段９が送出するデータが表示される。
上記の如く構成することにより、画像メモリ２に論理
“0"又は論理“1"が全領域に書込まれている場合とか、
論理“0"と“1"が交互に書込まれている場合とか、１バ
イト又は１ワード単位毎に同一データが書込まれている
ような場合、画像メモリ２に対するアクセスを中止さ
せ、照合手段９の例えば１バイト又は１ワード分の記憶
容量を持つレジスタ等に記録されたデータを表示部４に
送出させるため、消費電流を大幅に減少させることが出
来る。
“0"又は論理“1"が全領域に書込まれている場合とか、
論理“0"と“1"が交互に書込まれている場合とか、１バ
イト又は１ワード単位毎に同一データが書込まれている
ような場合、画像メモリ２に対するアクセスを中止さ
せ、照合手段９の例えば１バイト又は１ワード分の記憶
容量を持つレジスタ等に記録されたデータを表示部４に
送出させるため、消費電流を大幅に減少させることが出
来る。
第２図は本発明の一実施例を示す回路のブロック図で
ある。
ある。
第３図と同一符号は同一機能のものを示す。プロセッ
サ５は表示部４に表示するデータが無い場合、画像メモ
リ２に対するデータの書込みを行わない。一方、画像メ
モリアクセス制御部６は画像メモリ２にコマンドとアド
レスを送出して、画像メモリ２からデータを読出させる
と共に、表示部４に同期信号を送出して、表示部４の走
査タイミングと画像メモリ２からのデータ読出しタイミ
ングとを同期させ、画像メモリ２から読出されたデータ
を、レジスタ11と比較回路12及び表示部４に送出させ
る。
サ５は表示部４に表示するデータが無い場合、画像メモ
リ２に対するデータの書込みを行わない。一方、画像メ
モリアクセス制御部６は画像メモリ２にコマンドとアド
レスを送出して、画像メモリ２からデータを読出させる
と共に、表示部４に同期信号を送出して、表示部４の走
査タイミングと画像メモリ２からのデータ読出しタイミ
ングとを同期させ、画像メモリ２から読出されたデータ
を、レジスタ11と比較回路12及び表示部４に送出させ
る。
この時プロセッサ５は画像メモリアクセス制御部６を
経てレジスタ11をイネーブルとし、画像メモリ２から読
出された最初のデータを、例えば１バイト分記憶させた
後、比較回路12を起動し、レジスタ11からは記憶した１
バイトのデータを比較回路12に送出させる。
経てレジスタ11をイネーブルとし、画像メモリ２から読
出された最初のデータを、例えば１バイト分記憶させた
後、比較回路12を起動し、レジスタ11からは記憶した１
バイトのデータを比較回路12に送出させる。
比較回路12はレジスタ11から送出されるデータと、画
像メモリ２から読出されるデータとを比較し、１バイト
分のデータが一致すると、カウンタ13に一致信号を送出
する。カウンタ13は比較回路12が送出する一致信号を計
数し、画像メモリ２から１画面分のデータが読出された
時、即ち、画像メモリ２の容量がＮバイトであれば、
（Ｎ−１）回一致信号を計数すると、画像メモリアクセ
ス制御部６に対し、画像メモリ２に対するアクセスを中
止する信号を送出する。
像メモリ２から読出されるデータとを比較し、１バイト
分のデータが一致すると、カウンタ13に一致信号を送出
する。カウンタ13は比較回路12が送出する一致信号を計
数し、画像メモリ２から１画面分のデータが読出された
時、即ち、画像メモリ２の容量がＮバイトであれば、
（Ｎ−１）回一致信号を計数すると、画像メモリアクセ
ス制御部６に対し、画像メモリ２に対するアクセスを中
止する信号を送出する。
カウンタ13からアクセス中止を指示する信号を受信す
ると、画像メモリアクセス制御部６は、画像メモリ２か
ら表示部４にデータを送出させるアクセス動作を中止
し、レジスタ11と表示部４を制御して、レジスタ11から
繰り返し同一データを、表示部４の走査タイミングに同
期させて送出させ、表示部４に表示させる。
ると、画像メモリアクセス制御部６は、画像メモリ２か
ら表示部４にデータを送出させるアクセス動作を中止
し、レジスタ11と表示部４を制御して、レジスタ11から
繰り返し同一データを、表示部４の走査タイミングに同
期させて送出させ、表示部４に表示させる。
プロセッサ５は画像メモリ２に書込むデータが発生す
ると、画像メモリアクセス制御部６に制御信号を送出し
て、画像メモリアクセス制御部６から画像メモリ２にコ
マンドとアドレスを送出させると共に、画像メモリ２に
データを送出する。従って、画像メモリ２はプロセッサ
１が送出するデータを、指定されたアドレス領域に書込
む。
ると、画像メモリアクセス制御部６に制御信号を送出し
て、画像メモリアクセス制御部６から画像メモリ２にコ
マンドとアドレスを送出させると共に、画像メモリ２に
データを送出する。従って、画像メモリ２はプロセッサ
１が送出するデータを、指定されたアドレス領域に書込
む。
書込み検出回路10はプロセッサ５の画像メモリアクセ
ス制御部６に送出する制御信号を監視しており、画像メ
モリ２にデータが書込まれると、これを検出してカウン
タ13をリセットする。従って、カウンタ13は画像メモリ
アクセス制御部６の画像メモリ２に対するアクセスの再
開を指示する信号を送出する。
ス制御部６に送出する制御信号を監視しており、画像メ
モリ２にデータが書込まれると、これを検出してカウン
タ13をリセットする。従って、カウンタ13は画像メモリ
アクセス制御部６の画像メモリ２に対するアクセスの再
開を指示する信号を送出する。
従って、画像メモリアクセス制御部６は再び前記同様
に、画像メモリ２にコマンドとアドレスを送出して、画
像メモリ２からデータを読出させ、表示部４の走査タイ
ミングと画像メモリ２からのデータ読出しタイミングと
を同期させ、画像メモリ２から読出されたデータを、レ
ジスタ11と比較回路12及び表示部４に送出させる。
に、画像メモリ２にコマンドとアドレスを送出して、画
像メモリ２からデータを読出させ、表示部４の走査タイ
ミングと画像メモリ２からのデータ読出しタイミングと
を同期させ、画像メモリ２から読出されたデータを、レ
ジスタ11と比較回路12及び表示部４に送出させる。
この時前記同様プロセッサ５は画像メモリアクセス制
御部６を経てレジスタ11をイネーブルとし、画像メモリ
２から読出された最初のデータを、１バイト分記憶させ
た後、比較回路12を起動し、レジスタ11からは記憶した
１バイトのデータを比較回路12に送出させる。
御部６を経てレジスタ11をイネーブルとし、画像メモリ
２から読出された最初のデータを、１バイト分記憶させ
た後、比較回路12を起動し、レジスタ11からは記憶した
１バイトのデータを比較回路12に送出させる。
比較回路12はレジスタ11から送出されるデータと、画
像メモリ２から読出されるデータとを比較し、１バイト
分のデータが一致すると、カウンタ13に一致信号を送出
するが、通常プロセッサ５がデータを画像メモリ２に書
込んだ場合、一致しない場合が多く、１画面分のデータ
が読出された時、カウンタ13は画像メモリアクセス制御
部６に対し、画像メモリ２に対するアクセスを中止する
信号を送出しない。
像メモリ２から読出されるデータとを比較し、１バイト
分のデータが一致すると、カウンタ13に一致信号を送出
するが、通常プロセッサ５がデータを画像メモリ２に書
込んだ場合、一致しない場合が多く、１画面分のデータ
が読出された時、カウンタ13は画像メモリアクセス制御
部６に対し、画像メモリ２に対するアクセスを中止する
信号を送出しない。
従って、画像メモリアクセス制御部６は、画像メモリ
２から表示部４にデータを送出させるアクセス動作を継
続すると共に、画像メモリ２から１画面分のデータを読
出させた時、カウンタ13をリセットする。
２から表示部４にデータを送出させるアクセス動作を継
続すると共に、画像メモリ２から１画面分のデータを読
出させた時、カウンタ13をリセットする。
本実施例では、レジスタ11の容量を１バイトとした
が、これに限定されるものでは無く、又、画像メモリ２
から最初に読出された１バイトのデータを記憶させてい
るが、予め記憶内容が設定されていても良い。
が、これに限定されるものでは無く、又、画像メモリ２
から最初に読出された１バイトのデータを記憶させてい
るが、予め記憶内容が設定されていても良い。
尚、画像メモリにSRAMの8464を使用すると、アクセス
時に60mA消費するが、アクセスされない時は0.05mA消費
するのみである。
時に60mA消費するが、アクセスされない時は0.05mA消費
するのみである。
以上説明した如く、本発明は画像メモリの記憶内容が
同一データの繰り返しである場合、アクセス時の消費電
流が大きい画像メモリに対するアクセスを中止し、アク
セス時の消費電流が小さいレジスタから表示データを送
出させるため、電池等の寿命を長くすることが出来る。
同一データの繰り返しである場合、アクセス時の消費電
流が大きい画像メモリに対するアクセスを中止し、アク
セス時の消費電流が小さいレジスタから表示データを送
出させるため、電池等の寿命を長くすることが出来る。
第１図は本発明の原理を説明するブロック図、 第２図は本発明の一実施例を示す回路のブロック図、 第３図は従来技術の一例を説明するブロック図である。 図において、 1,5はプロセッサ、２は画像メモリ、 3,6は画像メモリアクセス制御部、 ４は表示部、７は検出手段、 ８は信号送出手段、９は照合手段、 10は書込み検出回路、11はレジスタ、 12は比較回路、13はカウンタである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/36 ５３０ Ｇ０６Ｆ 15/64 ４５０Ｆ (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/00 G09G 5/36 G06F 3/153 G06T 1/00
Claims (1)
- 【請求項１】プロセッサ（５）と、該プロセッサ（５）
がデータを書込む画像メモリ（２）と、該画像メモリ
（２）のデータを表示する表示部（４）と、該プロセッ
サ（５）の制御に基づき、該画像メモリ（２）をアクセ
スして、該画像メモリ（２）のデータを読出し、該表示
部（４）に送出して表示させる画像メモリアクセス制御
部（６）とを備えた装置において、 該プロセッサ（５）が該画像メモリ（２）にデータを書
込んだことを検出する検出手段（７）と、 該画像メモリ（２）から読出されたデータが、同一デー
タの繰り返しであることを検出した時、該同一データを
該表示部（４）に送出する照合手段（９）と、 該照合手段（９）が同一データの繰り返しを検出した
時、前記画像メモリアクセス制御部（６）の該画像メモ
リ（２）に対するアクセスを禁止する信号を送出し、該
検出手段（７）が前記プロセッサ（５）の該画像メモリ
（２）に対するデータの書込みを検出した時、該画像メ
モリアクセス制御部（６）の該画像メモリ（２）に対す
るアクセスを再開させる信号を送出する信号送出手段
（８）とを設け、 前記照合手段（９）が同一データの繰り返しを検出した
時は、前記表示部（４）に該照合手段（９）が送出する
同一データを表示させると共に、前記画像メモリ（２）
に対する該画像メモリアクセス制御部（６）のアクセス
を中止させ、前記検出手段（７）が該画像メモリ（２）
に新たなデータの書込みが行われたことを検出した時
は、該画像メモリアクセス制御部（６）の該画像メモリ
（２）に対するアクセスを再開させ、該画像メモリ
（２）から読出されたデータを表示させることを特徴と
する表示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315008A JP2841587B2 (ja) | 1989-12-04 | 1989-12-04 | 表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315008A JP2841587B2 (ja) | 1989-12-04 | 1989-12-04 | 表示制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03174584A JPH03174584A (ja) | 1991-07-29 |
| JP2841587B2 true JP2841587B2 (ja) | 1998-12-24 |
Family
ID=18060310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1315008A Expired - Lifetime JP2841587B2 (ja) | 1989-12-04 | 1989-12-04 | 表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841587B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3589649B2 (ja) * | 2001-12-13 | 2004-11-17 | 三菱電機株式会社 | 表示装置 |
| JP5206536B2 (ja) * | 2009-03-26 | 2013-06-12 | 沖電気工業株式会社 | 表示制御装置、表示制御方法および表示制御システム |
-
1989
- 1989-12-04 JP JP1315008A patent/JP2841587B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03174584A (ja) | 1991-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5193170A (en) | Methods and apparatus for maintaining cache integrity whenever a cpu write to rom operation is performed with rom mapped to ram | |
| US5515080A (en) | TFT LCD control method for setting display controller in sleep state when no access to VRAM is made | |
| KR920004990A (ko) | 저속 주변기억장치에 고속채널을 연결한 주변장치 데이타처리 서브시스템의 데이타 전송제어방법 및 그 장치 | |
| US6154846A (en) | System for controlling a power saving mode in a computer system | |
| JPH08185355A (ja) | データメモリおよびその動作方法 | |
| US5434589A (en) | TFT LCD display control system for displaying data upon detection of VRAM write access | |
| US5634132A (en) | Operating system independent support for mixed voltage devices | |
| US20020026601A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| RU1792540C (ru) | Многопроцессорна вычислительна система | |
| KR0182632B1 (ko) | 클라이언트 서버 시스템 및 그 제어 방법 | |
| JP2841587B2 (ja) | 表示制御方式 | |
| CN113010303A (zh) | 一种处理器间的数据交互方法、装置以及服务器 | |
| KR910018919A (ko) | 데이터 전송장치 | |
| US20040243862A1 (en) | Apparatus, method and program product for preventing system mode change by mistaken instruction | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| US5375236A (en) | Down line-loading start control system | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPH0460692A (ja) | パーソナルコンピュータの表示装置 | |
| JPS58182688A (ja) | Ｃｒｔ表示装置 | |
| JPH03231393A (ja) | Ｉｃカード | |
| JPH06103210A (ja) | ポータブルコンピュータ | |
| JPH06103188A (ja) | パーソナルコンピュータ | |
| JP2000293482A (ja) | コンピュータシステム及び同システムに於ける表示制御方法 | |
| JP3097083B2 (ja) | データ処理装置 | |
| JP2830712B2 (ja) | 情報表示装置 |