KR910018919A - 데이터 전송장치 - Google Patents

데이터 전송장치 Download PDF

Info

Publication number
KR910018919A
KR910018919A KR1019910006491A KR910006491A KR910018919A KR 910018919 A KR910018919 A KR 910018919A KR 1019910006491 A KR1019910006491 A KR 1019910006491A KR 910006491 A KR910006491 A KR 910006491A KR 910018919 A KR910018919 A KR 910018919A
Authority
KR
South Korea
Prior art keywords
data
address
bus
memory
value
Prior art date
Application number
KR1019910006491A
Other languages
English (en)
Other versions
KR940009702B1 (ko
Inventor
유끼오 효오가
카쯔유키 카네꼬
Original Assignee
다니이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다니이 아끼오
Publication of KR910018919A publication Critical patent/KR910018919A/ko
Application granted granted Critical
Publication of KR940009702B1 publication Critical patent/KR940009702B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Detection And Correction Of Errors (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

데이터 전송장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예에 있어서의 데이터전송장치의 구성도, 제2도는 본 설명하는 타이밍차트, 제3도는 본 발명의 제2의 실시예에 있어서의 데이터전송장치의 구성도.

Claims (6)

  1. 데이터를 기억하는 메모리와, 그 메모리 내의 데이터를 처리하는 플로세서가 공통의 버스에 접속되고, 상기 플로세서의 지시에 의해 데이터전송을 행하는 데이터전송장치로서, 상기 버스의 감시를 행하는 데이터관리장치와, 전송해야할 데이터의 값을 기억하는 데이터기억장치와, 상기 버스상의 데이터를 데이터기억장치에 기록하는 버스제어장치를 가지고, 데이터전송개시전에는, 상기 데이터 관리장치는 버스의 감시를 행하고, 전송해야할 데이터가 버스상에 나타났을 경우에, 상기 버스제어장치에 신호를 보내고, 상기 버스제어장치는, 상기 데이터 관리장치로부터의 신호를 받아, 버스상의 데이터를 상기 데이터 기억장치에 기록하고, 데이터 전송시에는, 상기 데이터기억장치에 전송해야할 데이터가 존재하는 경우에는, 상기 데이터기억장치로부터 데이터의 송출을 행하는 것을 특징으로 하는 데이터 전송장치.
  2. 제1항에 있어서, 데이터기억장치에 전송해야 할 데이터가 존재하지 않는 경우에는, 데이터관리장치가 전송해야할 데이터의 메모리 내의 어드레스를 생성하고, 그 어드레스에 의해 버스 제어장치가 메모리로부터 전송해야할 데이터를 얻어, 데이터의 송출을 행하는 것을 특징으로 한 데이터전송장치.
  3. 데이터를 기억하는 메모리와, 그 메모리 내의 데이터를 처리하는 플로세서가 공통의 어드레스버스와 데이터를 포함한 외부버스에 접속되어, 상기 플로세서의 지시에 의해 데이터전송을 행하는 데이터전송장치로서, 데이터전송의 범위를 기억하는 파라미터기억부와, 이 파라미터기억부의 값과 상기 어드레스버스의 값을 비교하고, 외부버스상의 데이타가 전송해야 할 데이터인지 어떤지를 감시하는 어드레스 비교부와, 상기 파라미터기억부의 정보에 의해서 전송해야 할 데이터의 상기 메모리 내에서의 어드레스를 생성하는 어드레스발생기로 이루어진 데이터관리장치와, 전송해야할 데이터의 값을 기억하는 데이터기억부와, 데이터의 유효성을 나타내는 발리드비드 기억부로 이루어진 데이터기억장치와, 상기 외부버스에 접속되어, 상기 메모리에의 엑세스를 행하는 버스제어장치를 가지고, 데이터전송개시 전에는, 상기 데이터관리장치는 버스의 감시를 행하여, 상기 어드레스비교부에 의해 상기 어드레스버스의 값과 상기 파라미터 기억부의 값을 비교한 결과, 전송해야 할 데이터가 비스상에 나타났다고 판단되었을 경우에, 상기 버스제어장치에 상기 어드세스비교부로부터의 신호를 보내고, 상기 버스제어장치는 상기 데이터버스의 값을 발리드비드와 함께 상기 데이터기억장치에 기록하고, 데이터전송시에는, 상기 어드레스 발생기가 생성하는 어드레스에 대응하는 데이터가, 상기 데이터 기억장치에 존재하는 경우에는, 상기 데이터기억부로부터 데이터의 속출을 행하고 상기 어드레스발생기가 생성하는 어드레스에 대응하는 데이터가, 상기 데이터 기억장치에 존자하지 않을 경우에는, 상기 어드레스발생기가 생성한 어드레스에서 상기 버스제어장치가 상기 메모리에 엑세스하여, 얻게된 데이터를 송출하는 것을 특징으로 하는 데이터전송장치.
  4. 특허청구범위 제3항기재의 데이터기억장치에, 전송해야할 데이터의 상기 메모리 내의 어드레스를 기억하는 어드레스기억부를 형성하는 것을 특징으로 하는 데이터전송장치.
  5. 데이터를 기억하는 메모리와, 그 메모리 내의 데이터를 처리하는 플로세서가 공통의 어드레스버스와 데이터버스를 포함한 외부버스에 접속되어, 상기 플로세서의 지시에 의해 데이터전송을 행하는 데이터전송장치로서, 전송해야할 데이터의 상위어드레스 및 전송순을 기억하는 제1의 파라미터 기억부와, 전송해야할 데이터의 하위 어드레스를 기억하는 제2의 파라미터기억부와, 전송해야 할 데이터의 어드레스와 상기 어드레스버스상의 값의 일치를 검출하는 어드레스비교부로 이루어진 데이터관리장치와, 상기 제2의 파라미터기억부와 1대1의 대응을 가지는 전송하야할 데이터의 값을 기억하는 데이터기억부와, 데이터의 유효성을 가리키는 발리드비드로 이루어진 데이터기억장치와, 상기 외부버스에 접속되어, 상기 메모리에의 엑서스를 행하는 버스제어장치를 가지고, 데이터전송개신 전에는, 상기 어드레스버스의 하위의 값에 의해 상기 제1의 파라미터 기억부로부터 판독된 어드레스 상위의 값과, 상기 어드레스의 상위의 값을 상기 어드레스비교부에 의해 비교한 결과, 전송해야 할 데이터가 버스상에 나타났다고 판단되었을 경우에, 상기버스제어장치에 상기 어드레스비교부로부터의 신호를 보내고, 상기 버스제어장치는, 상기 어드레스버스의 값의 일치를 검출한 상기 제1의 파라미터기억부로부터의 전송순서를 가리키는 어드레스의 상기 데이터기억부에, 상기 데이터버스상의 값을 발리드비드와 함께 기록하고, 데이터전송시에는, 상기 제2의 파라미터기억부 내의 어드레스에 대응하는 데이터가, 상기 데이터기억장치에 존재하는 경우에는, 상기 데이터기억부로부터의 데이터의 송출을 행하고, 상기 제2의 파라미터기억부 내의 어드레스에 대응하는 데이터가, 데이터기억장치에 존재하지 않는 경우에는, 상기 제2의 파라미터기억부내의 어드레스 및 이 어드레스에 의해 상기 제1의 파라미터기억부로부터 판독된 어드레스에 의해서, 버스제어장치가 상기 메모리에 엑세스하여, 얻게된 데이터를 송출하는 것을 특징으로 한 데이터 존성장치.
  6. 제5항에 있어서, 데이터전송개시 전에는, 상기 어드레스버스의 하위의 값에 의해 상기 제1의 파라미터기억부로부터 판독된 어드레스 상위의 값과, 상기 어드레스버스의 상위의 값을, 상기 어드레스비교부에 의해 비교한 결과, 전송해야 할 데이터가 버스상에 나타났다고 판단되었을 경우에, 상기 버스제어장치에 상기 어드레스비교부로부터의 신호를 보내고, 상기 버스제어장치는, 상기 어드레스버스의 상위의 어드레스의 상기 데이터기억부에, 상기 데이터버스상의 값을 발리드비드와 함께 기록하고, 데이터저송시에는 상기 전송순서에 따라서, 상기 제2의 파라미터기억부 내의 어드레스에 대응하는 데이터가, 상기 데이터기억장치에 존재하는 경우에는, 상기 게이터기억부로부터 데이터의 송출을 행하고, 상기 제2의 파라미터기억부 내의 어드레스에 대응하는 데이터가, 데이터가억장치에 존재하기 않는 경우에는, 상기 제2의 파라미터기억부 내의 어드레스 및 이 어드레스에 의해 상기 제1의 파라미터기억부로부터 판독된 어드레스에 의해서, 버스제어장치가 상기 메모리에 엑세스하여, 얻게된 데이터를 송출하는 것을 특징으로 한 데이터 전송장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910006491A 1989-11-29 1991-04-23 데이터전송장치 KR940009702B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10723490 1990-04-23
JP1-310061 1990-04-23
JP2-107234 1990-04-23

Publications (2)

Publication Number Publication Date
KR910018919A true KR910018919A (ko) 1991-11-30
KR940009702B1 KR940009702B1 (ko) 1994-10-17

Family

ID=14453890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006491A KR940009702B1 (ko) 1989-11-29 1991-04-23 데이터전송장치

Country Status (4)

Country Link
US (1) US5388229A (ko)
EP (1) EP0454064B1 (ko)
KR (1) KR940009702B1 (ko)
DE (1) DE69131527T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387538B2 (ja) * 1992-02-03 2003-03-17 松下電器産業株式会社 データ転送装置，プロセサエレメント及びデータ転送方法
FI94816C (fi) * 1994-01-17 1995-10-25 Nokia Telecommunications Oy Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä
US5657479A (en) * 1995-12-04 1997-08-12 Silicon Graphics, Inc. Hierarchical display list processing in graphics data retrieval system
US5845145A (en) * 1995-12-21 1998-12-01 Apple Computer, Inc. System for generating and sending a critical-world-first data response packet by creating response packet having data ordered in the order best matching the desired order
US7032016B2 (en) * 2000-08-01 2006-04-18 Qwest Communications International, Inc. Proactive service request management and measurement
AU2003280126A1 (en) * 2003-05-30 2005-01-21 International Business Machines Corporation Detecting network attacks
WO2007121772A1 (en) * 2006-04-20 2007-11-01 Freyssinet Method and machine for lining a pipe

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530727A (en) * 1978-08-22 1980-03-04 Nec Corp Information processor
US4258418A (en) * 1978-12-28 1981-03-24 International Business Machines Corporation Variable capacity data buffer system
JPS55119720A (en) * 1979-03-09 1980-09-13 Tokyo Electric Power Co Inc:The Operation processing unit
US4819154A (en) * 1982-12-09 1989-04-04 Sequoia Systems, Inc. Memory back up system with one cache memory and two physically separated main memories
US4833605A (en) * 1984-08-16 1989-05-23 Mitsubishi Denki Kabushiki Kaisha Cascaded information processing module having operation unit, parallel port, and serial port for concurrent data transfer and data processing
US4870704A (en) * 1984-10-31 1989-09-26 Flexible Computer Corporation Multicomputer digital processing system
JPS6275860A (ja) * 1985-09-30 1987-04-07 Toshiba Corp デ−タ転送制御装置
US4847750A (en) * 1986-02-13 1989-07-11 Intelligent Instrumentation, Inc. Peripheral DMA controller for data acquisition system
US4779190A (en) * 1986-12-03 1988-10-18 Ncr Corporation Communication bus interface
US5142628A (en) * 1986-12-26 1992-08-25 Hitachi, Ltd. Microcomputer system for communication
JPS63197232A (ja) * 1987-02-12 1988-08-16 Toshiba Corp マイクロプロセツサ
JPH0831061B2 (ja) * 1987-07-24 1996-03-27 株式会社日立製作所 バツフア制御方式
JPH077375B2 (ja) * 1988-06-17 1995-01-30 日本電気株式会社 バス制御方式
EP0362425B1 (en) * 1988-10-05 2000-01-12 Advanced Micro Devices, Inc. Input/output controller incorporating address mapped input/output windows and read ahead/write behind capabilities

Also Published As

Publication number Publication date
EP0454064A3 (ko) 1994-02-23
EP0454064B1 (en) 1999-08-18
US5388229A (en) 1995-02-07
DE69131527T2 (de) 2000-04-27
DE69131527D1 (de) 1999-09-23
KR940009702B1 (ko) 1994-10-17
EP0454064A2 (en) 1991-10-30

Similar Documents

Publication Publication Date Title
KR890008691A (ko) 데이타 프로세서 디바이스
KR880011678A (ko) 메모리 액세스 제어 장치
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
CA2049914A1 (en) Direct memory access apparatus in image processing system and external storage device used therein
KR830009520A (ko) 단말접속시스템
KR920003163A (ko) 캐시 액세스와 병렬로 메모리 액세스를 수행하는 프로세서 및 그것에 의해 이용되는 방법
KR910014818A (ko) 데이타 처리 시스템
KR920008601A (ko) 캐시 보전성 유지 장치 및 그 방법
KR920004990A (ko) 저속 주변기억장치에 고속채널을 연결한 주변장치 데이타처리 서브시스템의 데이타 전송제어방법 및 그 장치
KR920008746A (ko) 내장캐시메모리를 갖는 마이크로프로세서에서의 시험 가능한 램구조
KR910018919A (ko) 데이터 전송장치
US4371926A (en) Input/output information indication system
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR930002943A (ko) 마이크로프로세서 및 그것을 갖는 기억관리시스템
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR930010742A (ko) 메모리 억세스 장치
KR880008172A (ko) 한 부시스템에 의해 발생된 또 다른 부시스템을 위한 버스 명령을 갖는 데이타 처리 시스템
KR890000977A (ko) 어드레스 변환 장치
KR970029096A (ko) 선입선출메모리를 이용한 램데이타 전송장치 및 그 방법
JP2841587B2 (ja) 表示制御方式
DE69518465T2 (de) Verarbeitungseinheit mit Erkennung eines Byteausrichtungsmechanismuses im Speicherkontrollmechanismus
KR910012931A (ko) 내부 캐시 메모리를 갖는 마이크로프로세서
KR950003990A (ko) 비디오 메모리의 데이타 억세스회로
JPS6465649A (en) Address converter
KR950025447A (ko) 반도체 시험장치용 패턴 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011010

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee