FI94816C - Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä - Google Patents

Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä Download PDF

Info

Publication number
FI94816C
FI94816C FI940220A FI940220A FI94816C FI 94816 C FI94816 C FI 94816C FI 940220 A FI940220 A FI 940220A FI 940220 A FI940220 A FI 940220A FI 94816 C FI94816 C FI 94816C
Authority
FI
Finland
Prior art keywords
bus
address
interface unit
cell
atm
Prior art date
Application number
FI940220A
Other languages
English (en)
Swedish (sv)
Other versions
FI94816B (fi
FI940220A0 (fi
Inventor
Hannu Flinck
Osmo Kaukanen
Timo Yloenen
Juha Seppaenen
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Publication of FI940220A0 publication Critical patent/FI940220A0/fi
Priority to FI940220A priority Critical patent/FI94816C/fi
Priority to PCT/FI1995/000012 priority patent/WO1995019674A1/en
Priority to CNB951912518A priority patent/CN1154301C/zh
Priority to AT95905653T priority patent/ATE227916T1/de
Priority to DE69528819T priority patent/DE69528819T2/de
Priority to NZ278086A priority patent/NZ278086A/en
Priority to JP7518860A priority patent/JP2927553B2/ja
Priority to US08/676,202 priority patent/US5841774A/en
Priority to AU14180/95A priority patent/AU696034B2/en
Priority to CA002181333A priority patent/CA2181333C/en
Priority to EP95905653A priority patent/EP0740875B1/en
Priority to ES95905653T priority patent/ES2186710T3/es
Publication of FI94816B publication Critical patent/FI94816B/fi
Application granted granted Critical
Publication of FI94816C publication Critical patent/FI94816C/fi

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5615—Network termination, e.g. NT1, NT2, PBX

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Description

j. 94816
Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä 5 Tämän keksinnön kohteena on menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä. Keksintö liittyy 10 siis väyläratkaisuun, joka soveltuu ATM-solujen statistiseen multipleksointiin ja demultipleksointiin usealta liitäntäkortilta. Liitäntöjen nopeus on tyypillisesti välillä 0-155 Mbit/s.
ATM:ssä (Asynchronous Transfer Mode) data siirretään 15 53:n oktetin paketeissa, ns. soluissa. Eräs ATM:n perusno peus, jolla näitä soluja siirretään ja kytketään, on 155 Mbit/s. Liitettäessä alemman siirtonopeuden liitäntöjä 155 Mbit/s :n soluvirtoja kytkevään ATM-kenttään, on liitäntöjen : ** generoimat ATM-solut multipleksoitava tälle nopeudelle.
20 Vastaavasti 155 Mbit/s:n soluvirtaa on pystyttävä demulti-pleksoimaan alemmille nopeuksille.
Aiemmat käytössä olleet väyläratkaisut, esim. SYN-FONET-tuoteperheen SDH-multiplekserit ja Nokian DX200:n PCM-väylät ovat perustuneet aikajakoiseen väylän toimin-25 taan, jossa jokaiselle liitännälle varataan oma aikavälin-sä. Tämä tuhlaa väylän kapasiteettia eikä sovellu statistiseen multipleksointiin, sillä väylän kapasiteettia varataan siirtotarpeesta riippumatta. Tästä syystä myös keskitys, eli nimellistä solunsiirtonopeutta suuremman liitäntä joukon 30 palveleminen, on mahdotonta.
Tämän keksinnön tarkoituksena on aikaansaada menetelmä ja järjestelmä, joiden avulla edellä mainitut rajoitukset ovat poistettavissa. Keksinnön mukaiselle menetelmälle on tunnusomaista se, että todettuaan kunkin ATM-väy-35 Iälle siirrettävän solun osalta siirtoon osallistuvan lii- 2 94816 täntäyksikön osoitteen, väyläohjain asettaa osoitteen ATM-väylän osoiteväylään, jolloin solun siirto ATM-väylän data-väylällä väyläohjaimesta liitäntäyksikölle tai päinvastoin aktivoidaan, ja että solun siirron aikana väyläohjain nou-5 taa seuraavan liitäntäyksikköosoitteen seuraavan solun siirtämiseksi ko. liitäntäyksiköltä tai liitäntäyksikölle.
Keksinnön mukainen väylän vuoronjako mahdollistaa siirtokapasiteetin käytön vain niille liitännöille, joilla on todellinen siirtotarve. Vuoronjakomenetelmä sallii lii-10 täntöjen priorisoinnin ja mahdollistaa keskityksen kalustamalla siihen liitäntäyksiköltä yli esim. 155 Mbit/s:n siirtokapasiteetin .
Keksinnön mukaisesti ohjatun väylän siirtokapasiteettia käytetään siis sekä nousevassa että laskevassa 15 suunnassa siten, että kummassakin suunnassa esimerkiksi yksi ainoa yksikkö voi ottaa koko siirtokapasiteetin itselleen, mikäli muilla yksiköillä ei ole lähetettävää.
Keksinnön mukaisen menetelmän edullisille sovellu-tusmuodoille ja keksinnön mukaiselle järjestelmälle on tun-20 nusomaista se, mitä jäljempänä olevissa patenttivaatimuk sissa on esitetty.
Keksintöä selostetaan seuraavassa esimerkin avulla viittaamalla oheiseen piirustukseen, jossa kuvio 1 esittää keksinnön toimintaperiaatetta multi- • ' 25 pleksoivassa suunnassa, ja kuvio 2 esittää keksinnön toimintaperiaatetta demul-tipleksoivassa suunnassa
Kuvion 1 mukaisen, keksinnön mukaisesti toimivan järjestelmän toimintaperiaatteena on seuraava.
.. 30 Keksinnön kohteena oleva ATM-väylä on tyypiltään "point-to-multipoint"-väylä, jonka siirtokapasiteetti on esim. noin 155 Mbit/s. Data siirtyy 53 oktetin soluissa. Solun alku ilmaistaan 2,72 ^s:n välein toistuvalla solutah-tipulssilla. Väylä jakautuu multipleksoivaan (ns. nouseva 35 suunta) ja demultipleksoivaan (ns. laskeva suunta) osaan, 3 94816 joista multipleksoiva osa esitetään kuviossa 1 ja demulti-pleksoiva osa kuviossa 2. Väylän multipleksoivalla osalla 1 on oma dataväylänsä Id ja osoiteväylänsä la.
Väylän osa le on solu- ja bittitason ajoitusta var-5 ten. Väylän toimintaa ohjaa mikroprosessorilla 5 varustettu väylän ohjain 6, multiplekseri, joka liittyy 155 Mbit/s:n johdolla ATM-kenttään. Väylään liittyy lisäksi joukko liitäntäyksiköltä 2,...2,,, jotka tuottavat ja/tai vastaanottavat ATM-soluja oman siirtotarpeensa ja nopeutensa mukaises-10 ti.
Multipleksoivassa suunnassa väyläohjain 6 jakaa liitäntäyksiköille 2,...2,, lähetysvuoroja asettamalla osoite-väylälle la liitäntäyksiköiden osoitteita ohjaimen RAM-muistista 3. Ohjain käy läpi koko osoiteavaruuden yhden 15 solun keston sisällä, joka tässä esimerkissä (155 Mbit/s väylä) on mainittu 2.72 μβ.
Sellainen liitäntäyksikkö 2χ, joka voi olla mikä tahansa yksiköistä 2,-2N, jolla on ATM-solu lähetettävänään, antaa lähetyspyyntösignaalin lr väylän ohjaimelle 6, joka 20 pysäyttää osoitteiden askelluksen RAM-muistissa 3 suoritta van laskurin 4 vastaavan muistipaikan X kohdalla ja jättää osoiteväylälle la voimaan lähetyspyyntösignaalin asettaneen liitäntäyksikön 2X osoitteen. Lähetystä pyytänyt liitäntäyksikkö saa luvan lähettää solunsa seuraavan solutahti-* 25 pulssin (väylän signaali le) nousevalla reunalla. Samalla väyläohjain jatkaa keskeytynyttä osoitteiden askellusta seuraavasta muistipaikasta X+l. Ne liitäntäyksiköt, joilla ei ole lähetettävää eivät reagoi multipleksoivan suunnan osoiteväylän sisältöön millään tavalla. Seuraavaa mahdol-- · · 30 lista lähettäjää etsitään samanaikaisesti kun lähetysluvan saaneen liitäntäyksikön 2X solua siirretään.
Siten multipleksoivassa suunnassa liitäntäyksiköt "kuuntelevat" osoiteväylää la jatkuvasti, ja vain siirto-valmiin solun omaava liitäntäyksikkö 2X lähettää väyläoh-35 jaimelle 6 lähetyspyyntösignaalin, kun sen oma osoite on 4 94816 osoiteväylällä.
Alustamalla RAM-muistin 3 muistipaikkoihin liitän-täyksiköiden osoitteita sopivasti, voidaan edullisesti eri liitäntäyksiköille 2,-2M antaa erilainen asema väylän 1 vuo-5 ronjaossa. Mikäli liitäntäyksiköiden osoitteita alustetaan muistiin suhteessa niiden siirtokapasiteettiin, voidaan väylän kapasiteettia allokoida ruuhkatilanteessa suhteessa liitännän siirtonopeuteen, eli väyläohjaimen muistissa on kunkin liitäntäyksikön nopeuteen verrattava määrä liitän-10 täyksikköä osoittavia muistipaikkoja. Siten esim. 8 Mbit/s:n liitännällä olisi muistissa 4 kertaa enemmän osoitteita kuin 2 Mbit/s:n liitännällä.
Halutuille liitäntäyksiköille voidaan myös antaa osoitteita enemmän kuin mitä niille siirtonopeutensa puo-15 Iestä kuuluisi, jolloin aikaansaadaan liitäntöjen priorisointi, eli väyläohjaimen muistissa on kunkin liitäntäyksikön prioriteettitasoon verrattava määrä liitäntäyksikköä osoittavia muistipaikkoja.
Kun tässä yhteydessä puhutaan muistiin 3 talletetu-20 ista ja osoiteväylällä olevista liitäntäyksiköiden osoitteista, voidaan tarkoittaa osoitteita taulukon tyyppisessä muistissa tai mustipaikkoihin jonkun säännön mukaan talletettuja osoitteita. Ensimmäisessä tapauksessa kyse on rekisteristä, joka käydään läpi järjestyksessä osoite kerral-• 25 laan, jälkimmäisessä tapauksessa kyse on osoitteen hakemi nen muistipaikasta. Tällöinkin haku tapahtuu askelletusta muistipaikka kerrallaan, mutta ei välttämättä muistipaikkojen fyysisessä järjestyksessä, jolloin osoitteiden priorisointi voidaan järjestää toistamatta samoja osoitteita 30 esim. tilanteen mukana muuttuvien painoarvotestäen avulla.
I ·
Keksinnön mukainen väylän ohjaus sallii liitäntäyksikköjen keskityksen eli sen, että väyläohjain palvelee useampia liitäntäyksiköltä kuin mitä väylän siirtokapasiteetti sallisi, jos kaikki liitäntäyksiköt toimisivat 35 täydellä kuormituksella.
5 94816
Demultipleksoivassa suunnassa, jonka toimintaa esitetään kuvioon 2 viitaten, väylänohjain 6 valitsee vastaanottajalle 2^-2n siirrettävän ATM-solun osoitteen sen otsikko-osan perusteella siten, että solun VPI/VCI-kentän sisäl-5 tö tai osa siitä käytetään osoittamaan sitä muistin 3 muistipaikkaa, josta halutun liitäntäyksikön osoite väylällä löytyy. Näin saatu osoite viedään demultipleksoivan väylän 1' osoiteväylään la' ja dataväylälle Id' viedään alkuperäinen solu. Multipleksoivalla (kuvio 1) ja demultipleksoival-10 la siirtosuunnalla on siis omat osoite- ja dataväylänsä.
Väylän (osoite- ja dataväylät la,ld;la'Id') leveys ja yksityiskohtainen ajastus riippuu käytettävissä olevasta teknologiasta. Väylä voi toimia joko yhden multiplekserin taustaväylänä tai se voidaan jatkaa multiplekserilta toi-15 selle. Kun väylän jatkamiseksi multiplekserilta toiselle käytetään kierrettyä parikaapelia, on väylän kellon syytä olla alle 20 MHz (esim. 19.4 MHz), mikä johtaa 8 bittiä leveisiin dataväyliin. Osoiteväylän leveys riippuu multi-pleksoitavien yksiköiden lukumäärästä, mutta väyläohjaimen 20 osoiteavaruus, muistinhakunopeus ja väylän solujen siirto-taajuus on suhteutettava toisiinsa siten, että koko osoiteavaruuden läpikäynti liitäntäyksiköiden osoitteiden kattavan kiertokyselyn muodossa on suoritettavissa kahden so-; lutahtipulssin välisenä aikana, eli tässä esimerkissä lyhy- ’· 25 emmässä ajassa kuin 2,72 με.
Alan ammattimiehelle on selvää, että keksinnön eri sovellutusmuodot eivät rajoitu yllä esitettyyn esimerkkiin, vaan että ne voivat vaihdella jäljempänä esitettyjen patenttivaatimusten puitteissa.
* .. · ·

Claims (10)

1. Menetelmä statistisesti multipleksoidun ATM-väy-län (1; 1') ohjaamiseksi, johon väylään liittyy väyläoh-5 jäin (6) ja liitäntäyksiköt (2X - 2„) pakettien eli solujen välittämiseksi väylällä, tunnettu siitä, että todettuaan kunkin ATM-väylälle siirrettävän solun osalta siirtoon osallistuvan liitäntäyksikön osoitteen, väyläoh-jain (6) asettaa osoitteen ATM-väylän (1; 1' ) osoiteväylään 10 (la; la'), jolloin solun siirto ATM-väylän dataväylällä (Id; Id' ) väyläohjaimesta liitäntäyksikölle tai päinvastoin aktivoidaan, ja että solun siirron aikana väyläohjain (6) noutaa seuraavan liitäntäyksikköosoitteen seuraavan solun siirtämiseksi ko. liitäntäyksiköltä tai liitäntäyksikölle.
2. Patenttivaatimuksen 1 mukainen menetelmä, tun nettu siitä, että multipleksoivassa suunnassa väyläohjain (6) askeltaa muistista (3) liitäntäyksikköjen (21 -2„) osoitteita osoiteväylällä (la), jolloin siirtovalmiin solun omaava liitäntäyksikkö lähettää väyläohjaimelle (6) 20 lähetyspyyntösignaalin, kun sen oma osoite on osoiteväylällä.
3. Patenttivaatimuksen 1 tai 2 mukainen menetelmä, tunnettu siitä, että väyläohjain (6) lukee demulti-pleksoivassa suunnassa liitäntäyksiköille (21 - 2„) välitet- 25 tävien multipleksoitujen solujen osoitekentästä kohteena olevan liitäntäyksikön tunnisteen.
4. Patenttivaatimuksen 1, 2 tai 3 mukainen menetelmä, tunnettu siitä, että väyläohjaimen (6) osoiteavaruus, muistinhakunopeus ja väylän solujen siirtotaa- 30 juus on suhteutettu toisiinsa siten, että koko osoiteava- . · · .*** ruuden läpikäynti liitäntäyksiköiden (21 - 2„) osoitteiden kattavan kiertokyselyn muodossa tapahtuu kahden väylän (1; 1') solutahtipulssien välisenä aikana.
5. Jonkin patenttivaatimuksen 1-4 mukainen mene-35 telmä, tunnettu siitä, että väyläohjaimen (6) 7 94816 muistissa (3) on kunkin liitäntäyksikön (2X - 2„) nopeuteen verrattava määrä liitäntäyksikköä osoittavia muistipaikkoja·
6. Jonkin patenttivaatimuksen 1-4 mukainen mene-5 telmä, tunnettu siitä, että väyläohjaimen (6) muistissa (3) on kunkin liitäntäyksikön (2j - 2„) priori-teettitasoon verrattava määrä liitäntäyksikköä osoittavia muistipaikkoja.
6 94816
7. Jonkin patenttivaatimuksen 1-6 mukainen mene-10 telmä, tunnettu siitä, että väyläohjain (6) palvelee keskitetysti useampia liitäntäyksiköltä (2X - 2„) kuin mitä väylän siirtokapasiteetti sallisi liitäntäyksiköiden täydellä kuormituksella.
8. Järjestelmä statistisesti multipleksoidun ATM-15 väylän ohjauksen suorittamiseksi, johon järjestelmään kuuluu väylän (1; 1’) kautta keskenään paketteja eli soluja välittävä väyläohjain (6) ja siihen väylän kautta liitettyjä liitäntäyksiköltä (2X - 2„), tunnettu siitä, että väyläohjain (6) on varustettu muistilla (3), johon on 20 tallennettu liitäntäyksiköiden (2X - 2K) osoitteita siten, että kunkin ATM-väylään siirrettävän solun osalta siirtoon osallistuvan liitäntäyksikön osoite on luettavissa muistista (3) ja asetettavissa ATM-väylän (1; 1’) osoiteväylään (la; la'), ja että väyläohjain (6) on järjestetty siirtä-!· 25 mään solun ATM-väylän (1; 1') dataväylällä (Id; Id’) väylä- ohjaimesta liitäntäyksikölle tai päinvastoin sellaisella nopeudella, että se solun siirron aikana voi noutaa seuraa-van liitäntäyksikköosoitteen seuraavan solun väylälle siirtämistä varten.
9. Patenttivaatimuksen 8 mukainen järjestelmä, tunnettu siitä, että väyläohjaimen (6) osoiteavaruus, muistinhakunopeus ja väylän solujen siirtotaajuus on suhteutettu toisiinsa siten, että koko osoiteavaruuden läpikäynti liitäntäyksiköiden (2t - 2N) osoitteiden kattavan 35 kiertokyselyn muodossa on suoritettavissa kahden solutahti-pulssin välisenä aikana. β 94816
10. Patenttivaatimuksen 8 tai 9 mukainen järjestelmä, tunnettu siitä, että väylään (1; 1’) liittyy useampia liitäntäyksiköitä (2X - 2„) kuin mitä väylän siirtokapasiteetti sallisi liitäntäyksiköiden täydellä kuormi-5 tuksella. >· > » • · 1 i · 9 94816
FI940220A 1994-01-17 1994-01-17 Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä FI94816C (fi)

Priority Applications (12)

Application Number Priority Date Filing Date Title
FI940220A FI94816C (fi) 1994-01-17 1994-01-17 Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä
JP7518860A JP2927553B2 (ja) 1994-01-17 1995-01-13 統計的にマルチプレクスされたａｔｍバスを制御する方法およびシステム
AU14180/95A AU696034B2 (en) 1994-01-17 1995-01-13 Method and system for controlling statistically multiplexed ATM bus
AT95905653T ATE227916T1 (de) 1994-01-17 1995-01-13 Verfahren und system zur steuerung eines atm- busses
DE69528819T DE69528819T2 (de) 1994-01-17 1995-01-13 Verfahren und system zur steuerung eines atm-busses
NZ278086A NZ278086A (en) 1994-01-17 1995-01-13 Controlling multiplexed atm bus; method and system in which a bus controller scans the different data sources by successively applying source addresses to an address bus
PCT/FI1995/000012 WO1995019674A1 (en) 1994-01-17 1995-01-13 Method and system for controlling statistically multiplexed atm bus
US08/676,202 US5841774A (en) 1994-01-17 1995-01-13 Method and system for controlling statistically multiplexed ATM bus
CNB951912518A CN1154301C (zh) 1994-01-17 1995-01-13 控制统计地多路复用atm总线的方法和系统
CA002181333A CA2181333C (en) 1994-01-17 1995-01-13 Method and system for controlling statistically multiplexed atm bus
EP95905653A EP0740875B1 (en) 1994-01-17 1995-01-13 Method and system for controlling statistically multiplexed atm bus
ES95905653T ES2186710T3 (es) 1994-01-17 1995-01-13 Metodo y sistema para controlar un bus atm multiplexado estadisticamente.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI940220 1994-01-17
FI940220A FI94816C (fi) 1994-01-17 1994-01-17 Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä

Publications (3)

Publication Number Publication Date
FI940220A0 FI940220A0 (fi) 1994-01-17
FI94816B FI94816B (fi) 1995-07-14
FI94816C true FI94816C (fi) 1995-10-25

Family

ID=8539509

Family Applications (1)

Application Number Title Priority Date Filing Date
FI940220A FI94816C (fi) 1994-01-17 1994-01-17 Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä

Country Status (12)

Country Link
US (1) US5841774A (fi)
EP (1) EP0740875B1 (fi)
JP (1) JP2927553B2 (fi)
CN (1) CN1154301C (fi)
AT (1) ATE227916T1 (fi)
AU (1) AU696034B2 (fi)
CA (1) CA2181333C (fi)
DE (1) DE69528819T2 (fi)
ES (1) ES2186710T3 (fi)
FI (1) FI94816C (fi)
NZ (1) NZ278086A (fi)
WO (1) WO1995019674A1 (fi)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535800A1 (de) * 1995-09-26 1997-03-27 Siemens Ag Verfahren zum Auslesen von Fehlerstatistikdaten
US6324592B1 (en) 1997-02-25 2001-11-27 Keystone Aerospace Apparatus and method for a mobile computer architecture and input/output management system
US6426953B1 (en) * 1997-11-28 2002-07-30 International Business Machines Corporation Method of operating an internal high speed ATM bus inside a switching core
US6574228B1 (en) * 1999-02-01 2003-06-03 Motorola, Inc. Communication system with physical interface and communication controller, and method
CN100413276C (zh) * 2002-12-09 2008-08-20 华为技术有限公司 一种高速信元流收发的检测装置及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292623A (en) * 1979-06-29 1981-09-29 International Business Machines Corporation Port logic for a communication bus system
DE3241376A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Dma-steuereinrichtung zur uebertragung von daten zwischen einem datensender und einem datenempfaenger
US4896256A (en) * 1986-05-14 1990-01-23 Kabushiki Kaisha Toshiba Linking interface system using plural controllable bidirectional bus ports for intercommunication amoung split-bus intracommunication subsystems
FR2635243B1 (fr) * 1988-08-05 1994-01-14 Lmt Radio Professionnelle Commutateur de paquets pour un transfert de donnees en mode asynchrone dans un reseau de transmission numerique
DE58906786D1 (de) * 1989-11-03 1994-03-03 Siemens Ag Controller-Bussystem für einen programmierbaren, flexiblen Digitalsignal-Multiplexer.
KR940009702B1 (ko) * 1989-11-29 1994-10-17 마쯔시다덴기산교 가부시기가이샤 데이터전송장치
US5237567A (en) * 1990-10-31 1993-08-17 Control Data Systems, Inc. Processor communication bus
JPH0630025A (ja) * 1991-07-08 1994-02-04 Nec Corp 非同期時分割交換方式
FR2670972A1 (fr) * 1990-12-20 1992-06-26 Lmt Radio Professionelle Commutateur de transit d'un reseau asynchrone, notamment un reseau atm.
CA2064323C (en) * 1991-03-29 1997-12-30 Takatoshi Kurano Atm cell multiplexing device capable of reducing an accessing speed to a fifo memory thereof
JPH0530131A (ja) * 1991-07-23 1993-02-05 Toshiba Corp パケツト交換装置
EP0576855A3 (en) * 1992-06-30 1997-10-08 Siemens Ag Method and circuit for transmission of atm cells belonging to different sources
JP2908147B2 (ja) * 1992-10-30 1999-06-21 富士通株式会社 バス制御装置及び方法
KR960003505B1 (ko) * 1992-12-29 1996-03-14 재단법인 한국전자통신연구소 에이티엠(atm) 다중화 처리 장치

Also Published As

Publication number Publication date
CA2181333A1 (en) 1995-07-20
FI94816B (fi) 1995-07-14
AU1418095A (en) 1995-08-01
ATE227916T1 (de) 2002-11-15
CN1138928A (zh) 1996-12-25
ES2186710T3 (es) 2003-05-16
WO1995019674A1 (en) 1995-07-20
CN1154301C (zh) 2004-06-16
WO1995019674A9 (en) 2002-10-31
EP0740875A1 (en) 1996-11-06
AU696034B2 (en) 1998-08-27
JP2927553B2 (ja) 1999-07-28
EP0740875B1 (en) 2002-11-13
FI940220A0 (fi) 1994-01-17
DE69528819T2 (de) 2003-07-03
DE69528819D1 (de) 2002-12-19
CA2181333C (en) 2002-01-01
US5841774A (en) 1998-11-24
JPH09507626A (ja) 1997-07-29
NZ278086A (en) 1997-01-29

Similar Documents

Publication Publication Date Title
US6122279A (en) Asynchronous transfer mode switch
JPH07321822A (ja) マルチキャスティング機能を備えた装置
EP0817430A2 (en) ATM cell transmit priority allocator
US6490264B1 (en) Data transmission method and system
FI94816C (fi) Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä
JPH11136245A (ja) Ａｔｍセル多重装置
CN1123170C (zh) 以异步传输方式(atm)操作的局域网
US6463036B2 (en) ATM communication apparatus and method of controlling congestion in a communication network using the ATM communication apparatus
US20020114042A1 (en) Optical multiple branching communicate system, parent station device used therefore, child station device, optical multiple branching communication band control method
RU98103163A (ru) Терминальный адаптер для широкополосной цифровой сети с интеграцией служб
US6512771B1 (en) Transmission bandwidth sharing system
JP2001016226A (ja) Ａｔｍセルの送信制御方式及び送信制御装置
KR100367091B1 (ko) 버스에 기반한 셀 스위칭 장치
KR960003225B1 (ko) 서비스 품질(qos)등급에 따른 atm 셀 다중화 처리 장치
JPH09261196A (ja) １対多通信システムのアクセス方式
KR20010063845A (ko) 다중채널 레이블 스위치 시스템의 가상채널 머지 장치
US20020097735A1 (en) Multiplexing and demultiplexing method and apparatus
KR19980036815A (ko) Atm 접속카드의 atm 망 접속을 위한 셀 다중화 장치
WO2002015634A1 (en) Method and system for managing traffic classes with different priorities in p-mp atm communication systems
EP0614585A1 (en) METHOD AND UNIT FOR RECONSTRUCTING THE CORRECT SEQUENCE OF DATA CELLS IN ASYNCHRONOUS TRANSFER MODE.
Kim et al. Design and implementation of common ATM interface module for B-ISDN terminal and network adaptors
KR19990010977A (ko) 이속도를 가지는 비동기 전송 모드망 셀들의 다중화/역다중화 방법 및 장치
JPH04156742A (ja) 時分割多重化装置におけるａｔｍ割当てシステム
KR970078207A (ko) 보증된 최소 대역폭을 갖는 비동기 전송 방식 접속을 지원하기 위한 스케줄링 방법 및 장치
JP2001510653A (ja) ポイント対ポイント・インタフェース上にポイント対マルチポイント・インタフェースを再構築する方法

Legal Events

Date Code Title Description
FG Patent granted

Owner name: NOKIA TELECOMMUNICATIONS OY

BB Publication of examined application
TC Name/ company changed in patent

Owner name: NOKIA CORPORATION

Free format text: NOKIA CORPORATION

PC Transfer of assignment of patent

Owner name: VRINGO INFRASTRUCTURE, INC.

MA Patent expired