KR970029096A - 선입선출메모리를 이용한 램데이타 전송장치 및 그 방법 - Google Patents

선입선출메모리를 이용한 램데이타 전송장치 및 그 방법 Download PDF

Info

Publication number
KR970029096A
KR970029096A KR1019950039610A KR19950039610A KR970029096A KR 970029096 A KR970029096 A KR 970029096A KR 1019950039610 A KR1019950039610 A KR 1019950039610A KR 19950039610 A KR19950039610 A KR 19950039610A KR 970029096 A KR970029096 A KR 970029096A
Authority
KR
South Korea
Prior art keywords
flag
generated
ram
data
ram data
Prior art date
Application number
KR1019950039610A
Other languages
English (en)
Other versions
KR0155044B1 (ko
Inventor
김기홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950039610A priority Critical patent/KR0155044B1/ko
Priority to GB9622672A priority patent/GB2306714B/en
Priority to US08/743,072 priority patent/US6209047B1/en
Publication of KR970029096A publication Critical patent/KR970029096A/ko
Application granted granted Critical
Publication of KR0155044B1 publication Critical patent/KR0155044B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
램에 저장되어 있는 데이타를 전송하는 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
램데이타를 전송할 시 램을 다른 용도에도 이용할 수 있도록 한다.
3. 발명의 해결방법의 요지
본 발명의 FIFO는 미리 설정된 저장영역을 가지고 있으며, 저장영역보다 작은 제1영역까지 램데이타가 라이트된 경우 제1플래그를 발생하고, 제1영역보다는 크고 저장영역보다는 작은 크기의 제2영역까지 램데이타가 라이트된 경우 제2플래그를 발생하고, 어떠한 램데이타도 라이트되어 있지 않은 경우 제2플래그를 발생하고, 어떠한 렘데이타도 라이트되어 있지 않은 경우 제3플래그를 발생한다. 그러면 본 발명의 램데이타 전송장치는 제1플래그가 발생하는 경우 제2플래그가 발생될 때까지 램데이타를 FIFO에 라이트하고, 제2플래그가 발생하는 경우에는 제3플래그가 발생될 때까지 FOFO에 라이트되어 있는 램데이타를 소정의 데이타억세스수단에 연속적으로 억세스시키는 것을 특징으로 한다.
4. 발명의 중요한 용도
시스템의 효율성을 높일 수 있다.

Description

선입선출메모리를 이용한 램데이타 전송장치 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 램데이타 전송장치에 대한 블럭다이아그램,
제2도는 본 발명에 따른 동작파형도.

Claims (6)

  1. 램데이타 전송장치에 있어서, 램과, 미리 설정된 저장영역을 가지고 있으며 상기 램에 저장되어 있는 램데이타를 라이트인에이블신호가 발생됨에 응답하여 상기 저장영역에 순차적으로 라이트하다가 상기 저장영역보다 작은 크기의 제1영역까지 램데이타가 라이트된 경우 제1플래그를 발생하고, 상기 제1영역보다는 크고 상기 저장영역보다는 작은 크기의 제2영역까지 램데이타가 라이트된 경우 제2플래그를 발생하고, 라이트된 램데이타가 없는 경우 제3플래그를 발생하는 선입선출메모리와, 상기 제1플래그가 발생되는 경우 제2플래그가 발생될 때까지 상기 라이트인에이블신호를 발생하여 상기 램에 저장되어 있는 램데이타가 상기 선입선출메모리에 라이트되도록 하는 제어수단과, 상기 제2플래그가 발생하는 경우 상기 제3플래그가 발생될 때까지 상기 선입선출메모리에 라이트되어 있는 램데이타를 연속적으로 억세스하는 데이타억세스수단으로 구성함을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 제2영역은 상기 저장영역보다 1바이트 작은 크기를 갖는 것을 특징으로 하는 장치.
  3. 램데이타 전송장치에 있어서, 램과, 미리 설정된 저장영역을 가지고 있으며 상기 램에 저장되어 있는 램데이타를 라이트인에이블신호가 발생됨에 응답하여 상기 저장영역에 순차적으로 라이트하다가 상기 저장영역보다 작은 크기의 제1영역까지 램데이타가 라이트된 경우 제1플래그를 발생하고, 상기 제1영역보다는 크고 상기 저장영역보다는 작은 크기의 제2영역까지 램데이타가 라이트된 경우 제2플래그를 발생하고, 라이트된 램데이타가 없는 경우 제3플래그를 발생하는 선입선출메모리와, 상기 제1플래그가 발생되는 경우 제2플래그가 발생될 때까지 램데이타 전송요구신호를 발생하다가 상기 제2플래그가 발생되는 경우에는 상기 제1플래그가 발생될 때까지 상기 램데이타 전송요구신호를 차단하는 램데이타 전송요구신호 발생수단과, 상기 램데이타 전송요구신호가 발생됨에 응답하여 상기 램에 저장되어 있는 램데이타중 상기 선입선출메모리에 라이트할 램데이타를 선택하고, 램데이타를 선택한 이후에는 상기 라이트인에이블신호를 발생하여 상기 선입선출메모리에 램데이타가 라이트되도록 하는 램제어수단과, 상기 제2플래그가 발생하는 경우 상기 제3플래그가 발생될 때까지 상기 선입선출메모리에 라이트되어 있는 램데이타를 연속적으로 억세스하는 데이타억세스수단으로 구성함을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 제2영역은 상기 저장영역보다 1바이트 작은 크기를 갖는 것을 특징으로 하는 장치.
  5. 램에 저장되어 있는 램데이타를 선입선출메모리에 라이트한 후 소정의 데이타억세스수단으로부터 억세스 요구가 있을 시 상기 데이타억세스수단으로 전송하는 방법에 있어서, 미리 설정된 저장영역을 가지는 상기 선입선출메모리에 제1영역까지 램데이타가 라이트된 경우 제1플래그를 발생하고, 상기 제1영역보다는 크고 상기 저장영역보다는 작은 크기의 제2영역까지 램데이타가 라이트된 경우 제2플래그를 발생하고, 어떠한 램데이타도 라이트되어 있지 않은 경우 제3플래그를 발생하는 플래그 발생과정과, 상기 제1플래그가 발생하는 경우 상기 램에 저장되어 있는 램데이타를 상기 선입선출메모리에 라이트하다가 상기 제2플래그가 발생하는 경우 그 라이트동작을 차단하는 램데이타 라이트과정과, 상기 제2플래그가 발생하는 경우 상기 데이타억세스수단의 억세스요구에 따라 상기 선입선출메모리에 라이트되어 있는 램데이타를 상기 데이타 억세스수단으로 억세스시키고 상기 제3플래그가 발생하는 경우 그 억세스 동작을 차단하는 데이타 억세스과정으로 구성함을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 제2영역은 상기 저장영역보다 1바이트 작은 크기를 갖는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039610A 1995-11-03 1995-11-03 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법 KR0155044B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950039610A KR0155044B1 (ko) 1995-11-03 1995-11-03 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법
GB9622672A GB2306714B (en) 1995-11-03 1996-10-31 Data transmitting apparatus using fifo memory and method thereof
US08/743,072 US6209047B1 (en) 1995-11-03 1996-11-04 RAM data transmitting apparatus and method using a FIFO memory with three fullness flags

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039610A KR0155044B1 (ko) 1995-11-03 1995-11-03 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970029096A true KR970029096A (ko) 1997-06-26
KR0155044B1 KR0155044B1 (ko) 1998-11-16

Family

ID=19432901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039610A KR0155044B1 (ko) 1995-11-03 1995-11-03 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법

Country Status (3)

Country Link
US (1) US6209047B1 (ko)
KR (1) KR0155044B1 (ko)
GB (1) GB2306714B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820442B1 (ko) * 2006-12-08 2008-04-10 현대자동차주식회사 차량의 도어 웨더스트립 장착구조

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651074B1 (en) * 1999-12-20 2003-11-18 Emc Corporation Method and apparatus for storage and retrieval of very large databases using a direct pipe
US6668313B2 (en) 2001-12-21 2003-12-23 Agere Systems, Inc. Memory system for increased bandwidth
AU2003257056A1 (en) * 2002-08-22 2004-03-11 Thomson Licensing S.A. Fifo clock domain change
US7984210B2 (en) * 2006-06-20 2011-07-19 Freescale Semiconductor, Inc. Method for transmitting a datum from a time-dependent data storage means
EP2038744B1 (en) * 2006-06-22 2018-08-08 NXP USA, Inc. Method and system of grouping interrupts from a time-dependent data storage means
US20170329574A1 (en) * 2016-05-13 2017-11-16 Atmel Corporation Display controller

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4864543A (en) * 1987-04-30 1989-09-05 Texas Instruments Incorporated First-in, first-out memory with counter address pointers for generating multiple memory status flags
US4891788A (en) * 1988-05-09 1990-01-02 Kreifels Gerard A FIFO with almost full/almost empty flag
US4888739A (en) * 1988-06-15 1989-12-19 Cypress Semiconductor Corporation First-in first-out buffer memory with improved status flags
US5121346A (en) * 1989-03-31 1992-06-09 Sgs-Thomson Microelectronics, Inc. Difference comparison between two asynchronous pointers and a programmable value
US5084841A (en) * 1989-08-14 1992-01-28 Texas Instruments Incorporated Programmable status flag generator FIFO using gray code
JP3090330B2 (ja) * 1989-12-21 2000-09-18 エスジーエス―トムソン・マイクロエレクトロニクス・インコーポレイテッド 出力信号発生装置及びその方法並びにｆｉｆｏメモリ
CA2065979C (en) * 1991-06-10 1999-01-19 Stephen Patrick Thompson Mode dependent minimum fifo fill level controls processor access to video memory
US5682554A (en) * 1993-01-15 1997-10-28 Silicon Graphics, Inc. Apparatus and method for handling data transfer between a general purpose computer and a cooperating processor
JPH0713898A (ja) * 1993-06-29 1995-01-17 Mitsubishi Electric Corp 半導体集積回路装置
US5406554A (en) * 1993-10-05 1995-04-11 Music Semiconductors, Corp. Synchronous FIFO having an alterable buffer store
KR950015207B1 (ko) * 1993-10-28 1995-12-23 대우전자주식회사 다단 선입 선출 버퍼 제어장치
US5506809A (en) * 1994-06-29 1996-04-09 Sharp Kabushiki Kaisha Predictive status flag generation in a first-in first-out (FIFO) memory device method and apparatus
US5434892A (en) * 1994-09-16 1995-07-18 Intel Corporation Throttling circuit for a data transfer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100820442B1 (ko) * 2006-12-08 2008-04-10 현대자동차주식회사 차량의 도어 웨더스트립 장착구조

Also Published As

Publication number Publication date
GB9622672D0 (en) 1997-01-08
GB2306714B (en) 1997-12-10
KR0155044B1 (ko) 1998-11-16
US6209047B1 (en) 2001-03-27
GB2306714A (en) 1997-05-07

Similar Documents

Publication Publication Date Title
KR920013087A (ko) 스크린 디스플레이를 제어하는 윈도우 시스템을 갖는 컴퓨터에서 프레임 버퍼에 직접 기입하기 위한 방법 및 장치
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
KR970029096A (ko) 선입선출메모리를 이용한 램데이타 전송장치 및 그 방법
KR950029886A (ko) 제어 시스템
KR970076214A (ko) 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법
TW324800B (en) Dual-directory virtual cache and control method thereof
DE69429059D1 (de) Adaptive speichersteureinrichtung für ein symmetrisches mehrprozessorsystem
KR950033868A (ko) 데이타 처리 장치
AU9755798A (en) Method and apparatus for controlling shared memory access
KR910006909A (ko) 디스플레이 제어장치
KR970029070A (ko) 입출력데이타의 크기를 달리하는 선입선출메모리장치 및 그 방법
KR970049609A (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법
KR970017046A (ko) 비디오 시스템의 화면 생성장치
KR970029104A (ko) 그룹 적응형 세그먼트 캐시버퍼 구현방법
KR940017592A (ko) 메모리보드의 라이트 래치제어장치
KR970049590A (ko) 메모리의 읽기 및 쓰기제어장치
KR960020163A (ko) 비동기전송모드 교환시스템에서 메모리 액세스를 위한 제어방법 및 장치
KR890004238A (ko) 순차접근 기억장치
KR940012105A (ko) 디스크 액세스시 전송데이타 확장장치
KR970049577A (ko) 성능 저하를 방지하기 위한 개선된 통합 메모리 아키택쳐 시스템
KR930010749A (ko) 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐
KR970029088A (ko) 메인프로세서의 데이타를 전송하기 위한 장치
KR970016983A (ko) 버퍼를 이용한 그로벌버스 정합장치
KR960025063A (ko) 메모리 데이타 출력제어회로
KR960035292A (ko) 컴퓨터시스템에 있어서 시스템버스상의 신호선 상태 검색장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee