KR970049609A - 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 - Google Patents

단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 Download PDF

Info

Publication number
KR970049609A
KR970049609A KR1019950048069A KR19950048069A KR970049609A KR 970049609 A KR970049609 A KR 970049609A KR 1019950048069 A KR1019950048069 A KR 1019950048069A KR 19950048069 A KR19950048069 A KR 19950048069A KR 970049609 A KR970049609 A KR 970049609A
Authority
KR
South Korea
Prior art keywords
stack
data
memory
temporary storage
address
Prior art date
Application number
KR1019950048069A
Other languages
English (en)
Other versions
KR100188940B1 (ko
Inventor
김준구
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950048069A priority Critical patent/KR100188940B1/ko
Publication of KR970049609A publication Critical patent/KR970049609A/ko
Application granted granted Critical
Publication of KR100188940B1 publication Critical patent/KR100188940B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 데이터통신에서 단일메모리를 이용한 이중스택 제어장치 및 데이터전송 방법에 관한 것으로서, 이중스택 제어장치는 데이터의 입력용 임시저장수단; 제1스택과 제2스택으로 구성된 메모리; 스택의 데이터를 저장하는 출력용 임시 저장수단; 제1, 제2스택 어드레스를 생성하는 어드레스 생성기; 및 제1, 제2스택의 데이터 읽기 및 쓰기 신호를 생성하는 메모리 R/W 신호 생성기를 포함함을 특징으로 하며, 데이터 전송방법은 메모리의 제1, 제2스택 분할과 스택 시작어드레스 설정단계; 입력데이터의 입력임시저장장치 저장단계; 스택에 데이터 저장단계; 출력임시저장장치로 데이터를 출력하고, 동시에 다음 전송데이터의 입력임시 저장장치 저장단계; 입력데이터의 제2스택 저장단계; 및 데이터의 출력임시저장장치 출력과 다음 전송데이터의 입력임시 저장장치 저장단계를 포함함을 특징으로 한다.
본 발명에 의하면 데이터 버퍼링에 필요한 메모리 크기를 줄이고 이중스택 제어회로를 최소화할 수 있으며 칩 비용을 낮출 수 있다.

Description

단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 단일 메모리를 이용한 이중 스택 제어장치의 일실 시예를 블록으로 도시한 블록도 이다.
제3a도 내지 제3e도는 본 발명의 동작을 설명하기 위한 RAM의 제1스택과 제2스택의 상태를 도시한 것이다.

Claims (5)

  1. 입력 데이터를 받아들이는 입력용 임시 저장수단; 상기 입력용 임시 저장수단의 데이터가 기록되며, 제1스택과 제2스택으로 구성된 메모리; 상기 메모리의 제1스택과 제2스택의 출력 데이터를 임시 저장하는 출력용 임시 저장수단; 상기 메모리의 제1스택 또는 제2스택에 데이터를 읽거나 쓸 때 필요한 어드레스를 생성하는 어드레스 생성기; 및 상기 메모리의 제1스택 또는 제2스택에 데이터를 읽거나 쓸 때 필요한 읽기 및 쓰기 신호를 생성하는 메모리 R/W 신호 생성기를 포함함을 특징으로 하는 단일 메모리를 이용한 이중 스택 제어장치.
  2. 제1항에 있어서, 상기 메모리의 제1스택은 상기 메모리의 첫 번째 어드레스를 제1스택의 시작 어드레스로 설정하고, 데이터가 기록될 때는 어드레스가 증가되고 데이터가 독출될 때는 어드레스가 감소되는 구조를 가지며, 상기 메모리의 제2스택은 상기 메모리의 마지막 어드레스를 제2스택의 시작 어드레스로 설정하고, 데이터가 기록될 때는 어드레스가 감소되고 데이터가 독출될 때는 어드레스가 증가되는 구조를 가짐을 특징으로 하는 단일 메모리를 이용한 이중 스택 제어장치.
  3. 제1항에 있어서, 상기 어드레스 생성기의 제1스택과 제2스택의 어드레스 정보를 받아, 제1스택과 제2스택으로 구성된 상기 메모리에 데이터가 기록될 장소가 없을 때 외부에서 데이터 기록을 하지 못하도록 인터럽트를 발생하는 인터럽트 생성기를 부가함을 특징으로 하는 단일 메모리를 이용한 이중 스택 제어 장치.
  4. 제1항에 있어서, 상기 메모리 R/W 신호 생성기는 소정의 주기를 갖는 클럭과 데이터 읽기 및 쓰기 신호를 입력으로 하고, 상기 클럭의 하이(high)부분과 로(low) 부분을 각각 읽기 및 쓰기 구간으로 할당하여 규칙적으로 데이터를 일거나 쓰게 하는 R/W 신호를 생성함을 특징으로 하는 단일 메모리를 이용한 이중 스택 제어장치.
  5. 단일 메모리를 제1스택과 제2스택으로 나누고, 상기 제1스택의 시작 어드레스는 상기 단일 메모리의 첫 번째 어드레스로 설정하고, 상기 제2스택의 시작 어드레스는 상기 단일 메모리의 마지막 어드레스로 설정하는 단계; 입력 데이터를 입력용 임시 저장장치에 저장하는 단계; 상기 입력용 임시 저장장치에 저장된 데이터를 상기 메모리의 이중 스택 중 비어있는 하나의 스택(제1스택)에 저장하는 단계; 상기 제1스택에 저장된 데이터를 출력용 임시 저장장치로 출력하고, 동시에 다음에 전송할 데이터를 상기 입력용 임시 저장장치에 저장하는 단계; 상기 입력용 임시 저장장치에 저장된 입력 데이터를 상기 제2스택에 저장 하는 단계; 및 상기 제2스택에 저장된 데이터를 출력용 임시 저장장치로 출력하고 동시에 다음에 전송할 데이터를 상기 입력용 임시 저장장치에 저장하는 단계를 포함함을 특징으로 하는 단일 메모리를 이용한 이중 스택의 데이터 전송 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950048069A 1995-12-09 1995-12-09 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법 KR100188940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048069A KR100188940B1 (ko) 1995-12-09 1995-12-09 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048069A KR100188940B1 (ko) 1995-12-09 1995-12-09 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법

Publications (2)

Publication Number Publication Date
KR970049609A true KR970049609A (ko) 1997-07-29
KR100188940B1 KR100188940B1 (ko) 1999-06-01

Family

ID=19438829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048069A KR100188940B1 (ko) 1995-12-09 1995-12-09 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법

Country Status (1)

Country Link
KR (1) KR100188940B1 (ko)

Also Published As

Publication number Publication date
KR100188940B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR920013462A (ko) 반도체 기억장치
TW345661B (en) Semiconductor memory device and its driving method
KR930014577A (ko) 반도체 기억장치
KR970017656A (ko) 버스트 모드를 가진 고속 반도체 메모리
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR910001777A (ko) 속도변환용 라인 메모리
KR850007128A (ko) 메모리 억세스 제어장치
KR960039947A (ko) 낸드형 플래쉬메모리 아이씨(ic)카드 기록장치
KR920010622A (ko) 반도체집적회로장치
KR920013452A (ko) 순차 메모리
KR880013070A (ko) 디지탈 신호처리장치
JPS6216294A (ja) メモリ装置
KR970049609A (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법
KR970029096A (ko) 선입선출메모리를 이용한 램데이타 전송장치 및 그 방법
KR950033868A (ko) 데이타 처리 장치
WO2002008901A3 (en) Partitioned random access memory
JPH0547189A (ja) メモリカード装置
SU1575169A1 (ru) Устройство сортировки битов
JPH05210981A (ja) 半導体記憶装置
KR0137408B1 (ko) Fifo의 데이타 입출력 방법
KR960015583A (ko) 리드 모디파이 라이트 동작 회로
KR950020736A (ko) 반도체 기억장치
JPH0272744A (ja) インターフェース装置
JPS54123841A (en) Semiconductor integrated memory element
KR920020491A (ko) 반도체기억장치의 독출회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee