KR920010622A - 반도체집적회로장치 - Google Patents

반도체집적회로장치 Download PDF

Info

Publication number
KR920010622A
KR920010622A KR1019910019702A KR910019702A KR920010622A KR 920010622 A KR920010622 A KR 920010622A KR 1019910019702 A KR1019910019702 A KR 1019910019702A KR 910019702 A KR910019702 A KR 910019702A KR 920010622 A KR920010622 A KR 920010622A
Authority
KR
South Korea
Prior art keywords
signal
reproducing
capacitor
address
semiconductor
Prior art date
Application number
KR1019910019702A
Other languages
English (en)
Other versions
KR100227418B1 (ko
Inventor
쇼지 구보노
히로시 사또
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초 엘에스 아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초 엘에스 아이엔지니어링 가부시끼가이샤 filed Critical 가나이 쯔또무
Publication of KR920010622A publication Critical patent/KR920010622A/ko
Application granted granted Critical
Publication of KR100227418B1 publication Critical patent/KR100227418B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Abstract

내용 없음.

Description

반도체집적회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 메모리카드의 1실시예를 도시한 블럭도,
제2도는 제1도의 메모리카드등에 사용되는 의사스태틱형 RAM의 선택회로, 타이밍 발생회로 및 전압발생회로의 1실시예를 도시한 블럭도,
제3도는 제2도의 의사스태틱형 RAM의 메모리어레이의 1실시예를 도시한 블럭도.

Claims (8)

  1. 여러개의 워드선, 여러개의 데이타선 및 각각의 1개의 MOSFET와 1개의 커패시터로 이루어지는 여러개의 메모리셀을 갖는 메모리어레이, 상기 여러개의 메모리셀 각각의 재생을 하기 위해 재생지시 신호를 출력하는 재생수단 및 상기 재생지시신호를 받아서 재생제어용 신호를 형성하는 제어신호형성수단을 포함하고, 상기 재생수단은 일정주기로 제1의 재생타이밍신호를 출력하는 제1재생신호출력수단, 여러개의 MOSFET와 상기 여러개의 MOSFET의 소스에 대응해서 마련되는 커패시터의 총계의 응량값보다 1자리수 작은 용량값을 갖는 커패시터로 이루어지는 더미셀, 상기 더미셀의 커패시터에 유지되어 있는 유지전압과 소정의 기준전압을 비교하는 비교회로, 상기 비교회로의 출력신호를 받고, 상기 커패시터의 유지전압값이 상기 소정의 기준접압값보다 작게 된 것을 나타내는 신호를 상기 비교회로가 출력할 때 제2의 재생타이밍신호를 출력하는 제2재생신호 출력수단 및 상기 제1 및 제2의 재생타이밍 신호를 받아서 상기 재생지시신호를 형성하는 신호형성수단을 포함하는 반도체 집적회로장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제2재생신호출력수단은 또 카운터회로를 포함하는 반도체집적회로장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 카운터회로는 여러개의 플립플롭으로 이루어지는 반도체 집적회로장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 여러개의 워드선중에서 1개의 워드선을 선택하기 위한 어드레스가 공급되는 제1의 어드레스단자군과 상기 여러개의 데이타선중에서 1개의 데이타선을 선택하기 위한 어드레스가 공급되는 제2의 어드레스단자군을 갖는 반도체집적회로장치.
  5. 데이타버스 및 어드레스 버스로 결합되는 여러개의 반도체메모리와 상기 여러개의 반도체메모리와 제어버스를 거쳐서 결합되는 제어회로를 포함하고, 각각 의상기 반도체메모리는 여러개의 워드선, 여러개의 데이타선 및 각각의 1개의 MOSFET와 1개의 커패시터로 이루어지는 여러개의 메모리 셀을 갖는 메모리어레이, 상기 여러개의 메모리셀 각각의 재생을 하기 위해 재생지신호를 출력하는 재생수단 및 상기 재생지신호를 받아서 재생제어용신호를 형성하는 제어신호형성수단을 포함하고, 상기 재생수단은 일정주기로 제1의 재생타이밍신호를 출력하는 제1재생신호출력수단, 여러개의 MOSFET와 상기 여러개의 MOSFET의 소스에 대응해서 마련되는 커패시터의 총계의 용량값보다 1자리수 작은 용량값을 갖는 커패시터로 이루어지는 더미셀, 상기 더미셀의 커패시터에 유지되어 있는 유지전압과 소정의 기준전압을 비교하는 비교회로, 상기 비교회로의 출력신호를 받고, 상기 커패시터의 유지전압값이 상기 소정의 기준 전압값보다 작게 된 것을 나타내는 신호를 상기 비교회로가 출력할 때 제2의 재생타이밍신호를 출력하는 제2재생신호출력 수단 및 상기 제1 및 제2의 재생타이밍 신호를 받아서 상기 재생지신호를 형성하는 신호형성수단을 포함하는 반도체메모리 시스템.
  6. 특허청구의 범위 제5항에 있어서, 상기 제2재생신호출력수단은 또카운터회로를 포함하는 반도체메모리시스템.
  7. 특허청구의 범위 제6항에 있어서, 상기 카운터회로는 여러개의 플립플롭으로 이루어지는 반도체 메모리시스템.
  8. 특허청구의 범위 제7항에 있어서, 상기 반도체메모리는 상기 여러개의 워드선중에서 1개의 워드선을 선택하기 위한 어드레스가 공급되는 제1의 어드레스단자군과 상기 여러개의 데이타선 중에서 1개의 데이타선을 선택하기 위한 어드레스가 공급되는 제2의 어드레스단자군을 갖는 반도체메모리시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019702A 1990-11-20 1991-11-07 반도체집적회로장치 KR100227418B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-315130 1990-11-20
JP31513090 1990-11-20

Publications (2)

Publication Number Publication Date
KR920010622A true KR920010622A (ko) 1992-06-26
KR100227418B1 KR100227418B1 (ko) 1999-11-01

Family

ID=18061769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019702A KR100227418B1 (ko) 1990-11-20 1991-11-07 반도체집적회로장치

Country Status (2)

Country Link
US (1) US5272676A (ko)
KR (1) KR100227418B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617551A (en) * 1992-09-18 1997-04-01 New Media Corporation Controller for refreshing a PSRAM using individual automatic refresh cycles
KR0137317B1 (ko) * 1994-12-29 1998-04-29 김광호 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
JP3199987B2 (ja) * 1995-08-31 2001-08-20 株式会社東芝 半導体集積回路装置およびその動作検証方法
TW333698B (en) * 1996-01-30 1998-06-11 Hitachi Ltd The method for output circuit to select switch transistor & semiconductor memory
JPH10178108A (ja) * 1996-12-19 1998-06-30 Mitsubishi Electric Corp 半導体記憶装置
WO1999019879A1 (en) * 1997-10-10 1999-04-22 Rambus Incorporated Dram core refresh with reduced spike current
KR100363105B1 (ko) 1998-12-23 2003-02-19 주식회사 하이닉스반도체 셀 리키지 커런트 보상용 셀프 리프레쉬 장치
US6269039B1 (en) 2000-04-04 2001-07-31 International Business Machines Corp. System and method for refreshing memory devices
DE10021085C1 (de) * 2000-04-28 2002-02-07 Infineon Technologies Ag Refresh-Ansteuerschaltung für einen DRAM
JP4392740B2 (ja) 2001-08-30 2010-01-06 株式会社ルネサステクノロジ 半導体記憶回路
US6714473B1 (en) 2001-11-30 2004-03-30 Cypress Semiconductor Corp. Method and architecture for refreshing a 1T memory proportional to temperature
US7278136B2 (en) * 2002-07-09 2007-10-02 University Of Massachusetts Reducing processor energy consumption using compile-time information
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
US7321521B2 (en) * 2004-07-02 2008-01-22 Seagate Technology Llc Assessing energy requirements for a refreshed device
JP6429260B1 (ja) * 2017-11-09 2018-11-28 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 疑似スタティックランダムアクセスメモリおよびそのリフレッシュ方法
KR102568896B1 (ko) * 2018-04-19 2023-08-21 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627952A (en) * 1979-08-17 1981-03-18 Hitachi Ltd Circuit for generating substrate bias voltage
JPS5856287A (ja) * 1981-09-29 1983-04-02 Nec Corp 半導体回路
JPS6083293A (ja) * 1983-10-14 1985-05-11 Hitachi Micro Comput Eng Ltd ダイナミツク型ｒａｍ
JPS60212896A (ja) * 1984-04-06 1985-10-25 Hitachi Micro Comput Eng Ltd ダイナミツク型ｒａｍ
JPS62154293A (ja) * 1985-12-26 1987-07-09 Casio Comput Co Ltd 半導体記憶装置
US4711406A (en) * 1986-06-02 1987-12-08 Barstow Kenneth T Coreholder

Also Published As

Publication number Publication date
KR100227418B1 (ko) 1999-11-01
US5272676A (en) 1993-12-21

Similar Documents

Publication Publication Date Title
KR920010622A (ko) 반도체집적회로장치
KR870010551A (ko) 다이나믹 ram
KR850004684A (ko) 반도체 기억 장치
KR880011803A (ko) 메모리 장치
KR930001222A (ko) 2-가/n-가 변환 유니트를 포함하는 기억장치
KR940010097A (ko) 반도체 메모리 장치
KR910010534A (ko) 반도체 기억장치의 용장회로
KR890008829A (ko) 반도체 기억장치
KR960012013A (ko) 동기형 반도체 기억 장치
KR860003603A (ko) 반도체 메모리
KR850003610A (ko) 반도체 메모리 장치
KR850002637A (ko) 반도체 기억장치
KR850700177A (ko) 메모리 장치
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR850004855A (ko) 반도체 메모리 장치
KR880009376A (ko) 반도체 기억장치
KR970067367A (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리(dram) 시스템
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR910015999A (ko) 반도체 메모리장치
KR920010624A (ko) 반도체기억장치
KR870010549A (ko) 반도체 기억장치
KR910020728A (ko) 반도체 기억장치의 데이터버스 클램프회로
KR910008730A (ko) 반도체 기억장치
KR880004376A (ko) 반도체 기억장치
KR910020731A (ko) 반도체장치 및 그 번인방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 13

EXPY Expiration of term