KR950020736A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR950020736A
KR950020736A KR1019940037925A KR19940037925A KR950020736A KR 950020736 A KR950020736 A KR 950020736A KR 1019940037925 A KR1019940037925 A KR 1019940037925A KR 19940037925 A KR19940037925 A KR 19940037925A KR 950020736 A KR950020736 A KR 950020736A
Authority
KR
South Korea
Prior art keywords
write
data
data group
signal
request signal
Prior art date
Application number
KR1019940037925A
Other languages
English (en)
Other versions
KR0150495B1 (ko
Inventor
사토루 호시
마사미 마스다
Original Assignee
사토 후미오
가부시키가이샤 도시바
오카모토 세이시
도시바 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바, 오카모토 세이시, 도시바 마이크로일렉트로닉스 가부시키가이샤 filed Critical 사토 후미오
Publication of KR950020736A publication Critical patent/KR950020736A/ko
Application granted granted Critical
Publication of KR0150495B1 publication Critical patent/KR0150495B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports

Abstract

본 발명은, 복수의 바이트를 개별적으로 제어하는 비동기형의 메모리에 있어서, 바이트 제어신호가 기입사이클중에 임의로 변화한 경우에도, 기입시의 오토파워다운의 해제를 가능하게 하고, 다시 기입후의 데이터의 독출을 보정한다.
데이터 입출력단자(I/OUB, I/OLB)에서 상위바이트 데이터 입력버(DinUBm), 하위바이트 데이터 입력버퍼(DinLBn)를 통한 내부 데이터버스(DbusUB, DbusLB)에 데이터를 접속하는 것이면서 기입요구신호(/WE)와 상위바이트 제어신호(/UB)나 하위바이트 제어신호(/LB)의 각각의 논리조건에 있어서, 변화검출부(UWTD, LWTD)로 기입개시 동기펄스(φBWS)나 기입종료 동기펄스(φBWE)를 발생시켜 이용하는 것에 의해 바이트 마다에 독립하여 데이터의 기입과 독출을 행하는 경우에 이것을 데이터의 조건에 의하지 않고 가능하게 함과 동시에 데이터를 기입한 상태로부터 어드레스를 변화하지 않고 바로 독출로 들어가는 경우도 이것을 방해하지 않는다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체 기억장치의 부분 블록도.
제3도는 본 발명의 제2실시예의 불록도.
제7도는 제5도의 구성에 있어서, 하위 바이트 데이터 입력버퍼(DinLBm)의 초기 단계의 구성을 도시한 블록도.

Claims (4)

  1. 미리 정한 비트수의 데이터로 이루어진 데이터군에 기입, 독출을 행하는 반도체 메모리 장치에 있어서, 상기 데이터군에 대응하는 데이터군 제어신호의 각각과, 기입요구신호의 논리를 갖는 것에 의해 기입개시 및 기입종료시에 동기하면서 상기 각 데이터군에 독립한 내부 동기펄스신호를 발생하고, 이 펄스신호에 의해 기입제어를 수행하며, 제어회로를 구비한 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 제어회로는 상기 기입요구신호와 독출요구신호를 공용하는 것이고, 상기 기입요구신호가 기입허용레벨일 때에는 기입을 실시시키며, 기입비허용레벨일 때에는 독출을 실시시키는 것을 특징으로 하는 반도체 메모리장치.
  3. 미리 정한 비트수의 데이터로 이루어진 데이터군이 각각 입출력하는 입출력단자군의 복수와, 상기 데이터군의 복수의 것이 각각 개별적으로 기입/독출 가능한 메모리셀군의 복수를 갖춘 메모리셀 어레이, 상기 메모리 셀 어레이군과 상기 각 입출력단자군을 잇는 버스의 복수, 상기 각 입출력단자군에 대응하여 설치되고, 자기가 대응하는 상기 입출력단자군에 있어서, 데이터군의 입출력이 수행되도록 하기 위한 선택레벨과 비선택레벨을 갖는 데이터군 제어신호가 주어지는 데이터군 제어신호 입력단자의 복수, 기입허용레벨과 기입비허용레벨을 갖는 기입요구신호가 주어지고, 기입요구신호입력단, 복수의 상기 데이터군 제어신호와 상기 기입요구신호가 주어지고, 상기 데이터군 제어신호중의 선택레벨에 있는 것과 상기 기입허용레벨에 있는 상기 기입요구신호와 논리에 기초로 기입개시신호를 출력시켜 상기 선택레벨에 있는 상기 데이터군 제어신호에 대응하는 상기 입출력단자군으로부터의 상기 데이터군의 상기 메모리 셀군으로의 기입을 행하며 이후 이 기입 동작에 관여한 상기 데이터군 제어신호와 상기 기입요구신호가 함께 다른 레벨로 변화했을 때에는 기입종료신호를 출력시켜 기입동작을 종료시키지만 상기 기입요구신호레벨 변화하여도 상기 데이터군 제어신호가 레벨변화없는 경우에는 기입종료신호를 출력시키지 않도록 제어하는 제어회로를 구비하여 이루어진 것을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 제어회로는 상기 기입요구신호와 상기 비기입레벨시에 있어서, 독출하는 동작을 수행하는 것으로서 구성되고, 이 비기입레벨인 상기 기입요구신호와 상기 데이터군 제어신호중의 선택레벨인 것과의 논리를 갖추어 이 선택레벨에 있는 데이터군 제어신호에 의해 선택되는 상기 입출력단자군으로부터의 데이터군 독출동작을 행하는 것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940037925A 1993-12-28 1994-12-28 반도체 기억장치 KR0150495B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33748993A JP3769033B2 (ja) 1993-12-28 1993-12-28 半導体メモリ装置
JP93-337489 1993-12-28

Publications (2)

Publication Number Publication Date
KR950020736A true KR950020736A (ko) 1995-07-24
KR0150495B1 KR0150495B1 (ko) 1998-12-01

Family

ID=18309136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037925A KR0150495B1 (ko) 1993-12-28 1994-12-28 반도체 기억장치

Country Status (3)

Country Link
US (1) US5629902A (ko)
JP (1) JP3769033B2 (ko)
KR (1) KR0150495B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835437A (en) * 1996-08-30 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having memory cell array divided into a plurality of memory blocks
JP2000113676A (ja) * 1998-10-07 2000-04-21 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289408A (en) * 1989-02-09 1994-02-22 Olympus Optical Co., Ltd. Memory apparatus using tunnel current techniques
JP2824712B2 (ja) * 1992-03-25 1998-11-18 三菱電機株式会社 半導体メモリ装置
JP2627475B2 (ja) * 1992-10-07 1997-07-09 三菱電機株式会社 半導体メモリ装置
US5402390A (en) * 1993-10-04 1995-03-28 Texas Instruments Inc. Fuse selectable timing signals for internal signal generators

Also Published As

Publication number Publication date
JPH07201185A (ja) 1995-08-04
JP3769033B2 (ja) 2006-04-19
US5629902A (en) 1997-05-13
KR0150495B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
JP2527935B2 (ja) 半導体メモリ試験装置
KR950004854B1 (ko) 반도체 메모리 장치
KR930004426B1 (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR100694440B1 (ko) 반도체기억장치
KR960012012A (ko) 동기형 반도체 기억 장치
KR890008850A (ko) 랜덤 억세스 메모리 유니트
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
KR970071846A (ko) 집적 회로 메모리 디바이스의 내장 자가 테스트 구성
KR890008829A (ko) 반도체 기억장치
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR860002100A (ko) 반도체 기억장치
KR870003431A (ko) 데이타 처리장치
KR910014951A (ko) 메모리 시험장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
JPS63163937A (ja) メモリ制御装置
KR100564033B1 (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
KR19990056396A (ko) 동시 칼럼선택라인 활성화 회로를 구비하는 반도체 메모리장치 및 칼럼 선택 라인 제어방법
TW349226B (en) A test method of high speed memory devices in which limit conditions for the clock signals are defined
KR950020736A (ko) 반도체 기억장치
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
US5821798A (en) Method for determining whether bi-directional or unidirectional data line circuits are used
JP2007179731A (ja) メモリロジック複合半導体装置及びメモリテスト方法
JP2001243797A (ja) 半導体装置及びその試験方法
JPS63108747A (ja) ゲ−トアレイ集積回路
KR0135671B1 (ko) 리드 모디파이 라이트 동작 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee