KR860002100A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR860002100A
KR860002100A KR1019850005459A KR850005459A KR860002100A KR 860002100 A KR860002100 A KR 860002100A KR 1019850005459 A KR1019850005459 A KR 1019850005459A KR 850005459 A KR850005459 A KR 850005459A KR 860002100 A KR860002100 A KR 860002100A
Authority
KR
South Korea
Prior art keywords
memory cell
signal
writing
terminal
data
Prior art date
Application number
KR1019850005459A
Other languages
English (en)
Other versions
KR900005666B1 (ko
Inventor
히데오 히다카 (외 5)
Original Assignee
카다야마 히도하지로
미쓰비시전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59183019A external-priority patent/JPS6159699A/ja
Priority claimed from JP59183020A external-priority patent/JPH0612640B2/ja
Priority claimed from JP59183018A external-priority patent/JPS6159698A/ja
Application filed by 카다야마 히도하지로, 미쓰비시전기 주식회사 filed Critical 카다야마 히도하지로
Publication of KR860002100A publication Critical patent/KR860002100A/ko
Application granted granted Critical
Publication of KR900005666B1 publication Critical patent/KR900005666B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 의한 반도체 기억장치를 나타낸 개략블록도.
제4도 및 제5도는 본 발명의 제1실시예를 구성하는 구동신호발생회로를 나타낸 회로도는 본 발명의 제2실시예에 의한 반도체 기억장치를 나타낸 개략블록도.
*도면에 나타낸 주요 부분의 부호 설명
1:데이터라이팅단자(Dato writing terminal), 2:데이터입력버퍼(Data input buffer), 3,5,7,9:트랜지스터, 4,6,8,10:트랜지스터, 11,12,13,14:전지증폭기(peramplifier), 15,16,17,18:1브트메모리셀, 19,20,21,22:메모리셀선택회로, 23,24,25,26:단자, 27,28,29,30:메모리셀, 31,32,33,34:전치증폭기, 35,36,37,38,39,40,41,42:트랜지스터 43,44,45,46:입력단자, 47:주증폭기, 48:외부출력단자, 49,50,51,52:구동신호발생회로, 53:입력단자, 54:구동신호발생부, 55:메모리셀선택부, 56:래치(latch)회로부, 57:단자, 58,59:트랜지스터, 60,61:단자, 62,63:트랜지스터, 64:단자, 65,66,67:트랜지스터, 68,69,70,71,72,73:단자, 74,75:트랜지스터, 76,77,78:단자, 79,80,81,82:병렬리이드아우트회로, 83,:트랜지스터, 84:트랜지스터, 85:트랜지스터, 86:트랜지스터, 87:병렬외부출력단자, 88:입력단자, 89:전압공급단자, 90,91:앤드게이트(AND Gata), 92:93:트랜지스터, 94:출력회로, 95:테스트용외부출력단자, 96:단자, 97:클록신호발생회로, 98,99:래치회로, 100,101,102,103:입력단자, 104:단자, 105,106,107,108:트랜지스터, 109,110,111,112:트랜지스터, 113,114,115,116:입력단자, 117:단자, 118,119,120,121:트랜지스터, 122,123,124,125:트랜지스터, 126,127:트랜지스터, 128,129,130:입력단자, 131,132,133,134:단자, 135,136,137,136,139,140,141,142,143,144:단자, 145,146,147,148,149,150,151,152,153,155,157,158,159,160:트랜지스터, 154,156,161:단자.

Claims (12)

  1. 데이터라이팅용 단자(Date writing terminal)와, 상기 데이터라이티용 단자에 병렬로 결합된 n비트 메모리셀(n은 2이상의 정수)과, 데이터로 라이트(write)될수 있는 상기 비트 메모리셀중 어느것이나 지정하는 메모리셀 지정신호를 발생하는 지정신호 발생수단과, 상기 지정신호발생수단에서 상기 메모리셀 지정신호가 각가 주어지는 상기 n비트 메모리셀을 구성하여 지정메모리셀에 데이터를 라이트하는 상기 n개의 메모리셀 라이팅수단과, 상기 메모리셀의 기능테스트 데이트를 라이팅시에 상기 n개의 메모리셀 라이팅수단 전부를 동시에 구동하는 구동신호를 발생하는 구동신호 발생수단을 구비함을 특징으로 한 반도체 기억장치.
  2. 제1항에 있어서, 상기 구동신호 발생수단은 외부로부터 제어신호에 응답하여 상기 메모리셀의 기능테스트 데이터를 라이트(writ)할 때 상기 n개의 메모리셀 라이팅수단에 상기 구동신호가 주어지고, 상기 메모리셀의 상기 기능테스트 데이터를 라이팅 할 경우 이오에 상기 n개의 메모리셀 라이팅수단에 상기 메모리셀 지정신호가 주어지도록 절환하는 스위칭 수단을 가진 반도체 기억장치.
  3. 제1항에 있어서, 상기 구동신호 발생수단은 또 상기 데이터라이팅용 단자에 데이터라이팅의 타이밍을 나타내느 타이밍신호를 발생하는 타이밍 신호발생수단을 구비하며, 상기 타이밍신호에 응답하여 상기 구동신호를 발생하는 반도체 기억장치.
  4. n비트 메모리셀(n은 2이상의 정수)과, 상기 n비트 메모리셀 각각에 갖고 있는 논리값을 리이드(read)하여 출력하는 상기 n개의 내부출력신호 발생수단과, 상기 n개의 내부출력신호 발생수단 각각에서 출력된 상기 n개의 논리값에서 하나의 논리값을 선택하는 신호선택수단과, 상기 신호선택 수단에 의해 선택된 상기 논리값을 외부로 출력하는 데이터 리이딩단자와, 메모리셀의 기능테스트시 데이터를 출력하는 상기 n개의 내부출력신호 발생수단에 접속한 테스트데이터 출력수단과 상기 메모리셀의 기능테스트시 데이터를 리이드아우트 할때에만 상기 테스트데이터 출력수단을 활성화하는 테스트모우드스위칭수단을 구성함을 특징으로 한 반도체 기억장치.
  5. 제4항에 있어서, 상기 테스트데이터 출력수단은 상기 n개의 내부출력신호 발생수단에서 출력된 상기 n개의 논리값을 직접 출력하는 상기 n개의 병렬 리이드아우트 수단에 의해 병렬로 실시하는 반도체 기억장치.
  6. 제5항에 있어서, 상기 내부출력신호 발생수단은 각각 상기 메모리셀에서 리이드된 상기 논리값과 상보관계(complementary relation)에 있는 논리값을 출력하며, 상기 n개의 병렬 리이드아우트 수단 각각은 출력단자와 하이레벨의 신호를 공급하는 제1신호원(signal source)와 로우레벨의 신호를 공급하는 제2신호원과, 상기 메모리셀에 갖고 있는 상기 논리값이 주어진 상기 내부출력신호 발생수단에 접속된 제어단자, 상기 제1신호원에 접속된 제1전도 단자 및 상기 출력단자에 접속된 제2전도단자를 구비한 제1스위칭수단과, 상기 상보적 관계에 있는 놀리값이 주어진 상기 내부출력신호 발생수단에 접속된 저어단자와 상기 제2신호원에 접속된 제1전도단자와 상기 출력단자에 접속된 제2전도단자를 가진 제2스위칭수단을 구성하며, 상기 테스트모우드스위칭 수단은 상기 메모리셀 기능테스트데이터를 리이드하우트(read out)할때 외부에서 제어신호가 주어져 상기 내부출력신호 발생수단과 상기 제1스위칭수단의 제어단자 사이를 도통시키는 제3스위칭 수단과, 상기 메모리셀 기능테스트데이터를 리이드 아우트할때 외부에서 상기 제어신호가 주어져 상기 내부 출력신호 발생수단과 상기 제2스위칭수단의 제어단자사이를 도통시키는 제4스위칭수단을 구비하는 반도체 기억장치.
  7. 제4항에 있어서, 상기 테스트데이터 출력수단은 상기 n개의 내부출력신호발생수단에서 발생된 상기 n개의 논리값 전부가 동일레벨일대 그 대응하는 논리값을 출력하는 논리회로 수단으로 실시하는 반도체 기억장치.
  8. 제7항에 잇어서, 상기 내부출력신호 발생수단은 각각 상기 메모리셀에서 리이드(read)된 상기 논리값과 상보적 관계에 있는 논리값을 출력하며, 상기 논리회로수단은 출력단자와, 하이레벨의 신호를 공급하는 제3신호원과, 로우레벨의 신호를 공급하는 제4신호원과, 상기 n개의 내부출력 신호발생수단에서 출력된 상기 n비트 메모리셀에 갖고 있는 n비트 논리값의 논리적을 출력하는 제1AND회로와, 상기 n개의 내부출력신호 발생수단에서 출력된 상기 상보적 관계에 있는 n비트 논리값의 논리적을 출력하는 제2AND회로와, 제1AND회로의 출력에 접속된 제어단자와 상기 제3신호원에 접속된 제1전도단자와 상기 출력단자에 접속된 제2전도단자를 구비한 제4스위칭수단과, 상기 제2AND회로의 출력에 접속된 제어단자와 상기 제4신호원에 접속된 제1전도단자와 상기 출력단자에 접속된 제2전도단자를 가진 제6스위칭수단을 구성한 반도체 기억장치.
  9. 제7항에 있어서, 상기 논리회로 수단의 출력이 상기 데이터리이드아우트 단자를 통하여 발생하는 반도체 기억장치.
  10. 제4항에 있어서, 상기 n비트 메모리셀에 접속된 데이터라이팅 단자와, 데이터로 라이트된 상기 n비트 메모리셀을 지정하는 메모리셀 지정신호를 발생하는 지정신호 발생수단과, 상기 지정신호발생수단에서 상기 메모리셀 지정신호가 각각 주어지는 상기 n비트 메모리셀을 구성하여 상기 지정메모리셀에 상기 데이터를 라이트하는 상기 n개의 메모리셀 라이팅수단과, 상기 메모리셀 기능테스트데이터를 라이팅할 때 상기 n개의 메모리셀 라이팅수단 전부를 동시에 구동하는 구동신호를 발생하는 구동신호 발생수단을 구성한 반도체 기억장치.
  11. 제10항에 있어서, 상기 구동신호 발생수단은 외부에서 제어신호에 응답하여 상기 메모리셀 기능테스트데이터를 라이팅할 때 상기 n개의 메모리셀 라이팅수단에 상기 구동신호를 공급하고, 상기 메모리셀 기능테스트 데이터를 라이팅하는 경우 이외에는 상기 n개의 메모리셀 라이팅수단에 상기 메모리셀 지정신호를 공급하도록 절환시킨 제7스위칭수단을 가진 반도체 기억장치.
  12. 제10항에 있어서, 상기 구동신호 발생장치는 또 상기 데이터라이팅단자에 데이터라이팅의 타이밍을 나타내는 타이밍신호를 발생하는 타이밍신호 발생수단을 구성하며, 상기 타이밍신호에 응답하여 상기 구동신호를 발생하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850005459A 1984-08-30 1985-07-29 반도체기억장치 KR900005666B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP59183019A JPS6159699A (ja) 1984-08-30 1984-08-30 半導体記憶装置
JP183018 1984-08-30
JP59-183018 1984-08-30
JP59-183019 1984-08-30
JP59183020A JPH0612640B2 (ja) 1984-08-30 1984-08-30 半導体記憶装置
JP59183018A JPS6159698A (ja) 1984-08-30 1984-08-30 半導体記憶装置
JP59-183020 1984-08-30
JP183020 1984-08-30
JP183019 1987-07-22

Publications (2)

Publication Number Publication Date
KR860002100A true KR860002100A (ko) 1986-03-26
KR900005666B1 KR900005666B1 (ko) 1990-08-03

Family

ID=27325233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850005459A KR900005666B1 (ko) 1984-08-30 1985-07-29 반도체기억장치

Country Status (3)

Country Link
US (1) US4692901A (ko)
KR (1) KR900005666B1 (ko)
DE (1) DE3530591A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868823B1 (en) * 1984-08-31 1999-07-06 Texas Instruments Inc High speed concurrent testing of dynamic read/write memory array
JPS62177799A (ja) * 1986-01-30 1987-08-04 Toshiba Corp 半導体記憶装置
JPS6337894A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp ランダムアクセスメモリ
DE3751002T2 (de) 1986-10-20 1995-10-05 Nippon Telegraph & Telephone Halbleiterspeicher.
JP2610598B2 (ja) * 1987-03-16 1997-05-14 シーメンス・アクチエンゲゼルシヤフト 半導体メモリへのデータの並列書込み回路装置
JPS63244400A (ja) * 1987-03-16 1988-10-11 シーメンス・アクチエンゲゼルシヤフト メモリセルの検査回路装置および方法
JP2609211B2 (ja) * 1987-03-16 1997-05-14 シーメンス・アクチエンゲゼルシヤフト メモリセルの検査回路装置および方法
JPS63244399A (ja) * 1987-03-16 1988-10-11 シーメンス・アクチエンゲゼルシヤフト 半導体メモリの検査方法および回路装置
US4797858A (en) * 1987-03-30 1989-01-10 Motorola, Inc. Semiconductor memory with divided word lines and shared sense amplifiers
JPS63257999A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
JPH02146199A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体記憶装置のテスト回路
JPH081747B2 (ja) * 1989-05-08 1996-01-10 三菱電機株式会社 半導体記憶装置およびその動作方法
KR920001082B1 (ko) * 1989-06-13 1992-02-01 삼성전자 주식회사 반도체 메모리장치에 있어서 메모리 테스트용 멀티바이트 광역 병렬 라이트회로
US5301155A (en) * 1990-03-20 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Multiblock semiconduction storage device including simultaneous operation of a plurality of block defect determination circuits
US5675544A (en) * 1990-06-25 1997-10-07 Texas Instruments Incorporated Method and apparatus for parallel testing of memory circuits
US5228000A (en) * 1990-08-02 1993-07-13 Mitsubishi Denki Kabushiki Kaisha Test circuit of semiconductor memory device
US5983375A (en) * 1995-12-27 1999-11-09 Samsung Electronics, Co., Ltd. Multi-bit test circuit and method thereof
JPH10199296A (ja) * 1997-01-09 1998-07-31 Mitsubishi Electric Corp ダイナミック型半導体記憶装置およびそのテスト方法
JP2001067899A (ja) 1999-08-31 2001-03-16 Toshiba Corp 半導体記憶装置
JP2004185691A (ja) * 2002-11-29 2004-07-02 Nec Electronics Corp 半導体記憶装置のテスト方法、半導体記憶装置のテスト回路、半導体記憶装置及び半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7416755A (nl) * 1974-12-23 1976-06-25 Philips Nv Werkwijze en inrichting voor het testen van een digitaal geheugen.
US4363124A (en) * 1980-06-26 1982-12-07 International Business Machines Corp. Recirculating loop memory array tester
DE3030852A1 (de) * 1980-08-14 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer die pruefung von speicherzellen programmierbarer mos-integrierter halbleiterspeicher
IE54406B1 (en) * 1980-12-23 1989-09-27 Fujitsu Ltd Electrically programmable non-colatile semiconductor memory device
DE3232215A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte digitale halbleiterschaltung
JPS5963083A (ja) * 1982-10-01 1984-04-10 Nec Corp 高速バツフアメモリ装置

Also Published As

Publication number Publication date
KR900005666B1 (ko) 1990-08-03
DE3530591A1 (de) 1986-03-13
US4692901A (en) 1987-09-08
DE3530591C2 (ko) 1989-05-24

Similar Documents

Publication Publication Date Title
KR860002100A (ko) 반도체 기억장치
KR960012012A (ko) 동기형 반도체 기억 장치
KR950006850A (ko) 선택기 회로
KR900008526A (ko) 반도체 기억장치
US6163499A (en) Programmable impedance output buffer drivers, semiconductor devices and static random access memories provided with a programmable impedance output port
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR900010791A (ko) 불휘발성 반도체 메모리시스템
EP0259862A1 (en) Semiconductor memory with improved write function
KR900005449A (ko) 반도체 집적회로
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
US4563598A (en) Low power consuming decoder circuit for a semiconductor memory device
KR890010912A (ko) 반도체 메모리장치
EP0276852A2 (en) Random access memory device with nibble mode operation
KR900003901A (ko) 프로그램 가능한 반도체 메모리 회로
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
US4103345A (en) Semiconductor memory with data detection circuit
JPS6196588A (ja) 半導体記憶装置
KR100434965B1 (ko) 센스앰프 구동장치
KR980011454A (ko) 라이트 제어회로
KR850008238A (ko) 반도체 기억장치
JPH0421883B2 (ko)
KR960012725A (ko) 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로
KR910007134A (ko) 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치
JPH0411959B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040723

Year of fee payment: 15

EXPY Expiration of term