KR910007134A - 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치 - Google Patents

페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치 Download PDF

Info

Publication number
KR910007134A
KR910007134A KR1019900014807A KR900014807A KR910007134A KR 910007134 A KR910007134 A KR 910007134A KR 1019900014807 A KR1019900014807 A KR 1019900014807A KR 900014807 A KR900014807 A KR 900014807A KR 910007134 A KR910007134 A KR 910007134A
Authority
KR
South Korea
Prior art keywords
circuit
logic
semiconductor device
control
wafer scale
Prior art date
Application number
KR1019900014807A
Other languages
English (en)
Other versions
KR940002764B1 (ko
Inventor
다까아끼 스즈끼
다께오 다떼마쓰
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1244078A external-priority patent/JPH03105948A/ja
Priority claimed from JP1327532A external-priority patent/JPH03188652A/ja
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR910007134A publication Critical patent/KR910007134A/ko
Application granted granted Critical
Publication of KR940002764B1 publication Critical patent/KR940002764B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

페일 - 세이프(fail - safe)회로를 갖는 웨이퍼 스캐일 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 첫번째 바람직한 실시예에 따른 웨이퍼상에 형성된 메모 리 칩의 윤곽을 나타낸 블록도.
제3도는 제2도에 되한 구조의 좀더 상세한 블록도.

Claims (20)

  1. 웨이퍼 스캐일 반도체 장치에 있어서, 웨이퍼, 상기 웨이퍼 상에 형성되고, 내부회로(11,12)를 갖는 다수의 기능블록(2)을 포함하고, 제어신호(G, G1)에 의하여 전원선(Vcc)에 상기 내부회로를 선택적으로 접속하기 위한 스위칭 수단(QA), 상기 내부회로에 데이타를 공급하고, 상기 내부 회로로 부터 데이타를 읽어내고, 상기 스위칭 수단을 제어하기 위해 사용된 논리 신호를 발생시키기 위하여 상기내부회로에 결합된 제어 논리회로 수단(12, 22, 24), 상기 제어 논리회로 수단이 동작하지 않는 것을 도시한 상태를 회로 소자가 지닐때 페일 세이프 수단이 논리 신호에 관계없는 전원선으로 부터 상기 스위칭 수단을 상기 내부회로에 접속하도록 지시하는 상기 제어신호를 출력하도록 상기 회로 소자의 상태와 상기 논리 신호로부터 상기 제어 신호를 발생시키기 위하여 상기 제어 논리회로가 동작하는지 않하는지를 보인 상태를 지니는 회로소자(F, G)를 포함하고 상기 스위칭 수단과 상기 제어 논리회로 수단에 결합된 페일 세이프 수단(13, 23, 23A)으로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  2. 청구범위 제1항에 있어서, 상기 페일 세이프 수단이 상기 회로소자의 상태에 의해 규정되는 논리레벨을 수신하기 위한 논리 출력수단(13a, 13b)과 상기 회로소자(F, R)의 상태에 의해 규정되는 논리 레벨의 조합을 기초로 한 논리레벨을 갖는 상기 제어신호를 발생시키고, 상기 제어 논리회로 수단에 의해 발생된 상기 논리회로(G, G1)의 논리레벨로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  3. 청구범위 제2항에 있어서, 상기 논리출력 수단이 상기 회로소자(F, R)의 상태에 의해 규정되는 논리 레벨을 수신하는 첫번째 입력단자, 상기 제어 논리회로 수단에 의해 발생되는 상기 논리 신호의 논리 레벨을 수신하는 두번째 입력단자. 상기 스위칭 수단에 공급되는 상기 제어신호(G, G1)를 출력하는 출력단자를 갖는 NAND회로(23a)로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  4. 청구범위 제2항에 있어서, 상기 논리출력 수단이 출력단자와 상기 회로소자의 상태에 의해 규정되는 논리레벨을 수신하는 입력단자를 갖는 인버터(23d), 상기 인버터의 출력단자에 결합되는 첫번째 입력단자, 상기 제어 논리회로 수단에 의해 발생되는 상기 논리신호를 수신하는 두번째 입력단자, 상기 스위칭 수단에 공급되는 상기 제어신호를 출력하는 출력단자를 갖는 OR회로(23c)로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  5. 청구범위 제2항 내지 제4항중 어는 한 항에 있어서, 상기 회로 소자가 상기 전원선(Vcc)과 다른 전원선(GND)사이에서 결합되고, 퓨즈 소자(F)와 저항(R)의 직렬회로, 상기 퓨즈 소자와 상기 저항이 직렬로 접속되는 접속점(P)의 전위에 대응하는 상기 회로소자의 상태로 된 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  6. 청구범위 제5항에 있어서, 상기 퓨즈 소자(F)가 상기 제어 논리회로 수단이 동작하지 않는 경우에 용해되는 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  7. 청구범위 제1, 2, 3, 5, 6항중 어느 한항에 있어서, 상기 회로소자(F,R)가 상기 전원선(Vcc)과 상기 제어 논리 회로 수단 사이에서 접속되므로 상기 제어논리 회로 수단이 상기 회로 소자를 거쳐 전력으로 공급되는 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  8. 청구범위 제1항에 있어서, 두번째 제어신호(G2)에 응하여 상기 전원선 (Vcc)에 상기 제어 논리회로 수단을 선택적으로 접속하기 위한 두번째 스위칭 수단(QB)으로 이루어지고, 여기서 상기 페일 세이프 수단이 상기 회로소자의 상태로 부터 상기 두번째 제어신호를 발생하기 위한 수단으로 이루어졌으므로 상기 제어 논리회로 수단이 부전기능임을 도시한 상태를 상기 회로 소자가 지닐때, 상기 두번째 제어신호가 상기 전원선으로 부터 상기 제어 논리 회로 수단에 상기 두번째 스위칭 수단을 접속하도록 지시하는 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  9. 청구범위 제8항에 있어서, 상기 회로 소자가 상기 전원선(Vcc)과 다른 전원선(GND)사이에서 결합되고, 퓨즈소자(F)와 저항(R)의 직렬회로, 상기 퓨즈소자가 상기 저항이 직렬로 접속되는 접속점(P)의 전위에 대응하는 상기 회로수자의 상태로 된 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  10. 청구범위 제9항에 있어서, 상기 페일 세이프 수단이 상기 접속점(P)에 접속된 입력단자, 상기 두번째 스위칭 수단(Q8)에 공급되는 상기 두번째 제어신호(G2)를 출력하는 출력단자를 갖는 인버터(23d)로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  11. 청구범위 제11항 내지 제10항중 어느 한항에 있어서, 상기 제어 논리회로 수단이 하나의 상기 기능블록인 인접 기능블록으로 접속하기 위한 첫번째 논리회로수단(22), 상기 내부회로와 상기 첫번째 논리회로 수단사이에 인터페이스를 제공하기 위한 두번째 논리회로 수단(23)으로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  12. 청구범위 제8항에 있어서, 상기 제어 논리회로 수단이 하나의 상기 기능 블록인 인접기능 블록으로 접속하기 위한 첫번째 논리회로 수단(22), 상기 내부 회로와 상기 첫번째 논리회로 수단 사이에 인터페이스를 제공하기 위한 두번째 논리회로 수단(23), 상기 전원선과 상기 두번째 논리회로 수단 사이에 제공되는 상기 스위칭 수단(QA), 상기 전원선과 상기 첫번째 논리회로 수단 사이에 제공되는 상기 두번째 스위칭 수단(QB)으로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  13. 청구범위 제1항 내지 제12항중 어느 한항에 있어서, 상기 수위칭 수단이 상기 전원선(Vcc)에 결합된 소오스, 상기 내부회로(11, 21)에 결합된 드레인, 상기 제어 신호(G, G1)를 수신하는 게이트로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  14. 청구범위 제1항 내지 제12항중 어느 한항에 있어서, 상기 스위칭 수단이 상기 전원선(Vcc)에 결합된 드레인, 상기 내부회로(11, 21)에 결합된 소오스, 상기 제어 신호(G, G1)를 수신하는 게이트를 갖는 N채널 트랜지스터(QA)로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  15. 청구범위 제8, 9, 10, 12중 어느 한항에 있어서, 상기 두번째 스위칭 수단이 상기 전원선(Vcc)에 결합된 소오스, 상기 제어회로 수단(12, 22)에 결합된 드레인, 상기 두번째 제어 신호(G2)를 수신하는 게이트를 갖는 P채널 트랜지스터(QB)로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  16. 청구범위 제1항 내지 제15항중 어느 한항에 있어서, 상기 내부회로(11, 21)가 상기 데이타를 기억하기 위한 기억수단으로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  17. 청구범위 제1항 내지 제16항중 어느 한항에 있어서, 상기 제어논리회로 수단(12, 23, 24)이 외부 제어신호(S)에 응하여 상기 논리회로를 발생하는 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  18. 청구범위 제5, 6, 9, 10항중 어느 한항에 있어서, 상기 퓨즈소자(F)가 폴리 실리콘 저항으로 된 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  19. 청구범위 제1항 내지 제18항중 어느 한항에 있어서, 각각의 상기 기능블록이 메모리 칩(2)으로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 반도체 장치.
  20. 청구범위 제16항에 있어서, 상기 기억수단(11, 21)이 DRAM으로 이루어진 것을 특징으로 하는 웨이퍼 스캐일 .
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014807A 1989-09-19 1990-09-19 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체장치 KR940002764B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1-244078 1989-09-19
JP1244078A JPH03105948A (ja) 1989-09-19 1989-09-19 半導体記憶装置
JP1327532A JPH03188652A (ja) 1989-12-18 1989-12-18 ウエハスケール半導体記憶装置
JP1-327532 1989-12-18

Publications (2)

Publication Number Publication Date
KR910007134A true KR910007134A (ko) 1991-04-30
KR940002764B1 KR940002764B1 (ko) 1994-04-02

Family

ID=26536566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014807A KR940002764B1 (ko) 1989-09-19 1990-09-19 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체장치

Country Status (4)

Country Link
US (1) US5111073A (ko)
EP (1) EP0419117B1 (ko)
KR (1) KR940002764B1 (ko)
DE (1) DE69018555T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW389908B (en) * 1998-01-16 2000-05-11 Winbond Electronics Corp Patching method capable of reducing the additional leakage current caused by manufacturing defects
US6912170B1 (en) 2000-03-14 2005-06-28 Micron Technology, Inc. Method and apparatus for permanent electrical removal of an integrated circuit output after packaging
US20020154243A1 (en) * 2000-12-19 2002-10-24 Fife Keith Glen Compact digital camera system
US7811252B2 (en) * 2006-05-17 2010-10-12 Alcon Research, Ltd. Dosage control device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329685A (en) * 1980-06-09 1982-05-11 Burroughs Corporation Controlled selective disconnect system for wafer scale integrated circuits
JPS60238920A (ja) * 1984-05-11 1985-11-27 Fanuc Ltd メモリのデ−タ保持回路
JPS63217821A (ja) * 1987-03-06 1988-09-09 Toshiba Corp 半導体集積回路
US4855613A (en) * 1987-05-08 1989-08-08 Mitsubishi Denki Kabushiki Kaisha Wafer scale integration semiconductor device having improved chip power-supply connection arrangement
DE3723727A1 (de) * 1987-07-17 1989-01-26 Siemens Ag Stromversorgungseinrichtung

Also Published As

Publication number Publication date
US5111073A (en) 1992-05-05
EP0419117A2 (en) 1991-03-27
EP0419117A3 (en) 1992-02-26
DE69018555D1 (de) 1995-05-18
KR940002764B1 (ko) 1994-04-02
DE69018555T2 (de) 1995-08-17
EP0419117B1 (en) 1995-04-12

Similar Documents

Publication Publication Date Title
KR950006850A (ko) 선택기 회로
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
KR900008526A (ko) 반도체 기억장치
KR940018864A (ko) 반도체 장치
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR890007295A (ko) 파워다운 모드를 갖는 반도체 집적회로 장치
KR880011797A (ko) 반도체 기억장치
KR910014939A (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체 장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR920003656A (ko) 집적회로
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR890012319A (ko) 반도체 집적 회로장치
KR910007134A (ko) 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치
KR970016535A (ko) 어드레스 디코더
KR950001862A (ko) 반도체 집적 회로 장치
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
KR100229857B1 (ko) 래치회로
KR960025787A (ko) 플래쉬 메모리 장치
KR930011433A (ko) 반도체 집적회로장치
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR950015377A (ko) 어드레스 천이 검출회로
KR890007286A (ko) 제어신호 출력회로
KR0182011B1 (ko) 출력 데이타 안정화를 위한 라이트 드라이버
KR900019011A (ko) 반도체 메모리장치의 라이트 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee