KR900019011A - 반도체 메모리장치의 라이트 드라이버 - Google Patents
반도체 메모리장치의 라이트 드라이버 Download PDFInfo
- Publication number
- KR900019011A KR900019011A KR1019890006525A KR890006525A KR900019011A KR 900019011 A KR900019011 A KR 900019011A KR 1019890006525 A KR1019890006525 A KR 1019890006525A KR 890006525 A KR890006525 A KR 890006525A KR 900019011 A KR900019011 A KR 900019011A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- data
- logic
- pair
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 메모리장치의 회로도,
제6도는 본 발명에 따른 라이트 드라이버의 회로도,
제7도는 본 발명의 라이트 드라이버 동작에 의한 제1도의 동작 타이밍도.
Claims (3)
- 한쌍의 비트라인(BL)과, 한쌍의 데이터라인(DL)과, 상기 한쌍의 비트라인(BL)과 상기 한쌍의 데이터라인(DL)사이에 각각 접속되어 열어드레스 선택신호에 의해 상기 한쌍의 비트라인(BL)과 한쌍의 데이터라인(DL)을 접속하는 제1, 제2패싱수단과, 상기 한쌍의 비트라인(BL)사이에 접속되어 워드선택에 의해 상기 한쌍의 비트라인의 논리를 지정하는 다수의 메모리셀과, 상기 한쌍의 비트라인(BL)사이와 상기 한쌍의 데이터라인(DL)사이에 각각 접속되며 라이트 및 리이드시 상기 비트라인(BL)과 데이터라인(DL)을 각각 등화 및 충전하는 제1, 제2충전 및 등화회로와, 소정상태 논리의 입력데이터XDIN를 지연 버퍼링하여 상기 입력데이터XDIN와 상반되는 제1데이터와 동일 논리의 제2데이터DIN로 지연 버퍼링하는 데어터 입력버퍼를 구비하여 상기 비트라인(BL)및 데이터라인(DL)에 상기 데이터 입력버퍼의 입력데이터XDIN을 2개의 전압레벨로 라이트하는 라이트 드라이버 회로에 있어서, 상기 데이터 입력버퍼로 부터 논리가 상반되어 출력되는 제1, 제2데이터DIN과 소정 논리의 라이트 인에이블 신호를 입력하여 상기 제2데이터 DIN를 라이트하기 위한 2개의 논리를 게이트하는 제1게이트 수단과, 상기 데이터 입력버퍼로 부터의 제1, 제2데이터DIN과 소정 논리의 라이트 인에이블 신호를 입력하여 상기 제1데이터라이트하기 위한 2개의 논리를 게이트하는 제2게이트 수단과, 제1노오드와 제1전압 VSS사이에 접속되어 상기 제1노오드로 소정 제1레벨의 전류가 유입시 상기 제1노오드의 전류레벨이 소정 제2전압레벨로 유지되게 하는 정 전류원 수단과, 전원 공급전압 VCC과 상기 제1노오드 사이에 2개의 모오스 트랜지스터가 상기 데이터라인 DL에 접속된 제2노오드를 통해 직렬 접속되어 상기 제1게이트 수단으로 부터 각 게이트에 입력되는 2개 논리상태에 따라 선택적으로 동작하여 상기 제2데이터 DIN가 제1상태 논리일때 전원 공급전압 VCC, 제2상태 논리일때 상기 정전류수단에 의한 제1노오드의 제2전압레벨을 상기 제2노오드로 드라이브 하는 제1드라이버 수단과, 전원 공급전압 VCC과 상기 제1노오드 사이에 2개의 모오스 트랜지스터가 상기 데이터라인에 접속된 제3노오드를 통해 직렬 접속되어 상기 제2게이트 수단으로부터 출력되어 각 게이트에 입력되는 2개의 논리상태에 따라 선택적으로 동작하여 상기 제1데이터가 제1논리상태일때 전원 공급전압 VCC, 제2논리상태일때 상기 정전류수단의 제1노오드의 제2전압레벨을 상기 제3노오드로 드라이브하는 제2드라이버 수단으로 구성됨을 특징으로하는 반도체 메모리장치의 라이트 드라이버회로.
- 제1항에 있어서, 제1, 제2드라이버 수단이 전원 공급전압 VCC과 정전류원 수단의 출력노오드인 제1노오드 사이에 P모오스트랜지스터와 N모오스트랜지스터가 각각 직렬 접속되며 상기 제1, 제2게이트 수단으로부터 각각 출력되는 2개의 논리를 각 게이트에 입력하여 상기 2개의 논리상태에 따라 P모오스트랜지스터의 소오스로 입력되는 전원 공급전압VCC 또는 제1노오드의 제2전압레벨을 직렬 접속노오드로 출력하도록 동작함을 특징으로 하는 회로.
- 제2항에 있어서, 정전류원 수단이 제1, 제2드라이버 수단의 각 N모오스트랜지스터의 소오스단자가 접속된 제1노오드에 소오스가 접속되고 제1전압 VSS에 드레인 및 게이트가 접속되어 상기 소오스에 전압인가시 상기 제1노오드의 전압이 드레쉬 홀드전압 VTP가 되게 동작하는 P모오스트랜지스터임을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890006525A KR900019011A (ko) | 1989-05-16 | 1989-05-16 | 반도체 메모리장치의 라이트 드라이버 |
JP1264099A JPH02308498A (ja) | 1989-05-16 | 1989-10-12 | 半導体メモリ装置のライトドライバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890006525A KR900019011A (ko) | 1989-05-16 | 1989-05-16 | 반도체 메모리장치의 라이트 드라이버 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR900019011A true KR900019011A (ko) | 1990-12-22 |
Family
ID=19286219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890006525A KR900019011A (ko) | 1989-05-16 | 1989-05-16 | 반도체 메모리장치의 라이트 드라이버 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH02308498A (ko) |
KR (1) | KR900019011A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100300023B1 (ko) * | 1997-09-04 | 2001-09-03 | 김영환 | 쓰기복구회로 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2559028B2 (ja) * | 1986-03-20 | 1996-11-27 | 富士通株式会社 | 半導体記憶装置 |
-
1989
- 1989-05-16 KR KR1019890006525A patent/KR900019011A/ko not_active Application Discontinuation
- 1989-10-12 JP JP1264099A patent/JPH02308498A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100300023B1 (ko) * | 1997-09-04 | 2001-09-03 | 김영환 | 쓰기복구회로 |
Also Published As
Publication number | Publication date |
---|---|
JPH02308498A (ja) | 1990-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930008859A (ko) | 직류 전류를 제거한 데이타 출력 버퍼 | |
KR940008091A (ko) | 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치 | |
KR920005160A (ko) | 반도체 집적회로 | |
KR970023375A (ko) | 데이터 유지회로 | |
KR890008837A (ko) | 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치 | |
KR100211758B1 (ko) | 멀티 파워를 사용하는 데이터 출력버퍼 | |
KR930003146A (ko) | 어드레스 천이 검출회로 (atd)를 내장한 반도체 메모리장치 | |
KR900018786A (ko) | 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 | |
KR0155986B1 (ko) | 반도체 기억장치 | |
KR890012319A (ko) | 반도체 집적 회로장치 | |
KR910006997A (ko) | 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로 | |
JP6578413B2 (ja) | 半導体装置 | |
KR970016535A (ko) | 어드레스 디코더 | |
KR940025178A (ko) | 데이터 출력회로 | |
JP4017250B2 (ja) | 安定したデータラッチ動作のためのsram及びその駆動方法 | |
KR0136894B1 (ko) | 반도체 메모리 장치의 버퍼 회로 | |
KR900019011A (ko) | 반도체 메모리장치의 라이트 드라이버 | |
KR950034263A (ko) | 자동 비트 라인 프리차지 및 등화기능과 함께 비트 라인 부하를 가진 메모리 | |
KR950015377A (ko) | 어드레스 천이 검출회로 | |
US4435791A (en) | CMOS Address buffer for a semiconductor memory | |
KR910007134A (ko) | 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체 장치 | |
KR960012725A (ko) | 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로 | |
KR910016006A (ko) | Rom 회로 | |
JPH03125397A (ja) | 論理定義用メモリ | |
KR100655067B1 (ko) | 반도체 메모리 장치의 데이터 출력회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |