KR890012319A - 반도체 집적 회로장치 - Google Patents

반도체 집적 회로장치 Download PDF

Info

Publication number
KR890012319A
KR890012319A KR1019890000374A KR890000374A KR890012319A KR 890012319 A KR890012319 A KR 890012319A KR 1019890000374 A KR1019890000374 A KR 1019890000374A KR 890000374 A KR890000374 A KR 890000374A KR 890012319 A KR890012319 A KR 890012319A
Authority
KR
South Korea
Prior art keywords
signal
circuit
level
semiconductor integrated
integrated circuit
Prior art date
Application number
KR1019890000374A
Other languages
English (en)
Inventor
가즈히사 미야모또
슈이찌 미야오가
가즈오 나까무라
겐지 이마이
Original Assignee
미따 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63006230A external-priority patent/JPH01182994A/ja
Priority claimed from JP63048481A external-priority patent/JPH01223691A/ja
Application filed by 미따 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미따 가쓰시게
Publication of KR890012319A publication Critical patent/KR890012319A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적 회로장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는, 발명자들에 의하여 검토된, 논리 기능부 메모리의 타이밍 발생 회로를 나타낸 회로도,
제 2 도는, 논리 기능부 메모리의 한 실시예를 나타낸 블록도,
제 3 도는, 제 2 도의 상세한 회로를 나타낸다.

Claims (11)

  1. 제 1 신호 레벨과 제 1 펄스폭을 갖는 펄스 신호가 공급될 외부 단자와 ; 상기 외부 단자에 공급된 상기 펄스 신호를 받아서 상기 펄스 신호의 제1 펄스폭을 그 보다 큰 제2펄스폭으로 변환하기 위한 펄스폭 확대 수단과 ; 상기 펄스폭 확대 수단의 출력 신호를 받고, 상기 출력 신호의 신호 레벨을 그보다 큰 제 2 신호 레벨로 변환하기 위한 레벨 변환 수단과 ; 상기 레벨 변환 수단의 출력 신호를 받고, 상기 레벨 변환 수단의 출력 신호에 의해 그 동작이 제어되는 내부 회로를 포함하며, 상기에서 상기 펄스폭 확대 수단은 상기 펄스 신호와 실지로 같은 신호 레벨을 갖는 출력을 제공하는 반도체 집적 회로장치.
  2. 제 1 항에 있어서, 상기 제 1 신호 레벨이 ECL 레벨이고 상기 제 2 신호 레벨이 CMOS 레벨인 반도체 집적 회로장치.
  3. 제 2 항에 있어서, 상기 제 2 펄스폭이 상기 레벨 변환 수단의 게이트 지연 시간과 거의 같거나 더 큰 반도체 집적 회로장치.
  4. 제 3 항에 있어서, 상기 펄스폭 확대 수단이 ECL 회로를 포함하고, 상기 레벨 변환 수단이 바이폴라 출력 트랜지스터와 CM0S 회로에 의해 형성된 바이폴라 CM0S 회로를 포함하는 반도체 집적 회로장치.
  5. 제 4 항에 있어서, 상기 내부 회로가 상기 레벨 변환 수단과 출력 신호에 응답하여 CMOS 레벨의 소정 타이밍 신호를 형성하기위한 펄스 발생 수단 및 상기 소정의 타이밍 신호에 응답하여 소정의 동작이 행해지는 메모리 수단을 포함하는 반도체 집적 회로장치.
  6. 제 5 항에 있어서, 상기 메모리 수단이 복수의 메모리 셀과 입력될 애드레스 신호에 의하여, 상기 복수의 메모리 셀로 부터 상기 어드레스 신호에 따른 적어도 하나의 메모리 셀을 선택하기 한 선택 수단 및 상기 소정의 타이밍 신호에 응답하여 상기 선택 수단에 의하여 선택된 적어도 하나의 메모리 셀에 소정의 데이터를 기입하기 위한 데이터 기입 수단을 포함하는 반도체 집적 회로장치.
  7. 제 6 항에 있어서, 메모리 셀의 각각이 스태틱형 메모리 셀을 포함하는 반도체 집적 회로장치.
  8. 정보를 스토어하기 위한 메모리 수단과 ; 상기 메모리 수단에 소정의 정보를 기입하기위한 기입회로 및 ; 상기 기입 회로가 동작될 타이밍을 지시하기 위하여 상기 기입 회로에 타이밍 신호를 송출하기위한 타이밍 발생 회로로 구성되며, 상기 메모리 수단은 제 1 플립.플롭회로를 포함하며, 상기 타이밍 발생 회로는 상기 타이밍 신호를 형성하기위한 제 2 플립.플롭 회로를 포함하고, 상기 제 2 플립.플롭 회로는 상기 제 1 플립.플롭 회로와 동일한 회로 구조로 되는 반도체 집적 회로장치.
  9. 제 8 항에 있어서, 상기 제 1 플립.플롭이 서로 그 입력과 출력이 교차 결합된 한쌍의 인버어터 회로를 포함하는 반도체 집적 회로장치.
  10. 제 9 항에 있어서, 각각의 인버어터 회로가 p-채널 MOSFET 및 n-채널 MOSFET에 의하여 형성된 CM0S 인버어터 회로를 포함하는 반도체 집적 회로장치.
  11. 제 9 항에 있어서, 각각의 인버어터 회로가 다결정 실리콘에 의해 만들어진 저항 수단 및 그 소오스-드레인 패스가 상기 저항 수단과 직렬 접속된 MOSFET을 포함하는 반도체 집적 회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000374A 1988-01-14 1989-01-14 반도체 집적 회로장치 KR890012319A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP63-6230 1988-01-14
JP63006230A JPH01182994A (ja) 1988-01-14 1988-01-14 半導体集積回路装置
JP63048481A JPH01223691A (ja) 1988-03-01 1988-03-01 半導体記憶装置
JP63-48481 1988-03-01

Publications (1)

Publication Number Publication Date
KR890012319A true KR890012319A (ko) 1989-08-25

Family

ID=26340317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000374A KR890012319A (ko) 1988-01-14 1989-01-14 반도체 집적 회로장치

Country Status (2)

Country Link
US (1) US5027323A (ko)
KR (1) KR890012319A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254887A (en) * 1991-06-27 1993-10-19 Nec Corporation ECL to BiCMIS level converter
JPH06162782A (ja) * 1992-11-17 1994-06-10 Hitachi Ltd 半導体集積回路装置
KR970001345B1 (ko) * 1993-07-28 1997-02-05 삼성전자 주식회사 레벨 쉬프터
JP3591887B2 (ja) * 1994-09-12 2004-11-24 富士通株式会社 半導体記憶装置
US5566123A (en) * 1995-02-10 1996-10-15 Xilinx, Inc. Synchronous dual port ram
US5909400A (en) * 1997-08-22 1999-06-01 International Business Machines Corporation Three device BICMOS gain cell
US6956920B1 (en) * 1999-03-22 2005-10-18 Altera Corporation Apparatus and method for low power routing of signals in a Low Voltage Differential Signaling system
KR100920830B1 (ko) * 2007-04-11 2009-10-08 주식회사 하이닉스반도체 라이트 제어 신호 생성 회로 및 이를 이용하는 반도체메모리 장치 및 그의 동작 방법
DE102008011091A1 (de) * 2008-02-26 2009-09-03 Infineon Technologies Ag Verfahren und Vorrichtung zur Steuerung eines Speicherzugriffs sowie entsprechend ausgestalteter Halbleiterspeicher
US8638153B2 (en) 2012-03-29 2014-01-28 Qualcomm Incorporated Pulse clock generation logic with built-in level shifter and programmable rising edge and pulse width
DE102017131333B4 (de) * 2017-12-27 2021-06-24 Technische Hochschule Brandenburg Datenregister für schnellen Zugriff

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641519A (en) * 1958-04-10 1972-02-08 Sylvania Electric Prod Memory system
JPS6032911B2 (ja) * 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
JPS5634186A (en) * 1979-08-29 1981-04-06 Hitachi Ltd Bipolar memory circuit
JPH0795395B2 (ja) * 1984-02-13 1995-10-11 株式会社日立製作所 半導体集積回路
JPS613390A (ja) * 1984-06-15 1986-01-09 Hitachi Ltd 記憶装置
JPS6119226A (ja) * 1984-07-05 1986-01-28 Hitachi Ltd レベル変換回路
JPS62250583A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd 半導体記憶装置
JPH0787239B2 (ja) * 1986-11-18 1995-09-20 日本電気株式会社 メモリ

Also Published As

Publication number Publication date
US5027323A (en) 1991-06-25

Similar Documents

Publication Publication Date Title
KR890016391A (ko) 개량된 입·출력 인터페이스 회로를 구비한 반도체 집적 회로장치
US4031415A (en) Address buffer circuit for semiconductor memory
KR880003329A (ko) 씨 모오스 열 어드레스 리던던씨
KR870004578A (ko) 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열
KR950001761A (ko) 반도체 집적회로의 데이타 출력버퍼
KR920000076A (ko) 스테이틱형 ram
KR890012319A (ko) 반도체 집적 회로장치
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR910010505A (ko) 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
KR890010903A (ko) 고집적도 메모리용 모드 선택회로
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR870009387A (ko) 반도체 대규모 집적회로
KR890016767A (ko) 직접회로
KR870007512A (ko) 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로
KR900005457A (ko) 반도체 메모리
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR890007430A (ko) 반도체 장치의 출력회로
KR0155986B1 (ko) 반도체 기억장치
KR970078020A (ko) 래치 회로를 포함하는 메모리 장치
US6653865B2 (en) Semiconductor integrated circuit and pulse signal generating method
KR890007503A (ko) 반도체집적회로
KR890001104A (ko) 반도체집적회로
KR890011215A (ko) 일치판정회로
KR850008238A (ko) 반도체 기억장치
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application