KR910010505A - 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서 - Google Patents

반도체 집적회로, 반도체 메모리 및 마이크로 프로세서 Download PDF

Info

Publication number
KR910010505A
KR910010505A KR1019900017724A KR900017724A KR910010505A KR 910010505 A KR910010505 A KR 910010505A KR 1019900017724 A KR1019900017724 A KR 1019900017724A KR 900017724 A KR900017724 A KR 900017724A KR 910010505 A KR910010505 A KR 910010505A
Authority
KR
South Korea
Prior art keywords
output
terminal
transistors
circuit
transistor
Prior art date
Application number
KR1019900017724A
Other languages
English (en)
Other versions
KR0169968B1 (ko
Inventor
아쯔시 히사이시
다까시 아끼오까
유다까 고바야시
유우지 요꼬야마
마사히로 이와무라
다쯔미 야마우찌
시게루 다까하시
히데아끼 우찌다
아끼라 이데
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910010505A publication Critical patent/KR910010505A/ko
Application granted granted Critical
Publication of KR0169968B1 publication Critical patent/KR0169968B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예의 츨력 버퍼 회로를 나타낸 도,
제3도는 작용 설명을 위한 출력 트랜지스터 전류파 형 및 그라운드 잡음파형을 나타낸 도,
제4도는 본 발명의 다른 일실시예로서 TTL 레벨 출력 버퍼 회로를 나타낸도.

Claims (14)

  1. 일단이 공통 접속 단자로서 전원단자 또는 접지단자에 접속되고, 타단이 공통접속단자로서 출력 단자에 접속되도록 병렬 접속된 복수의 출력 트랜지스터를 적어도 가지고, 상기 복수의 출력 트랜지스터는 각각 구동회로를 거쳐 입력단자에 접속된 출력 버퍼 회로를 구성하고 있고, 상기 복수의 출력 트랜지스터의 적어도 하나의 출력 트랜지스터의 특성이 다른 출력 트랜지스터의 특성과 다른 것을 특징으로 하는 반도체 집적회로.
  2. 일단이 공통 접속 단자로서 전원 단자 또는 접지단자에 접속되고, 타단이 공통 접속 단자로서 출력 단자에 접속되도록 병렬 접속된 복수의 출력 버퍼 트랜지스터를 적어도 가지고, 상기 복수의 출력 트랜지스터는 각각 구동회로를 거쳐, 입력단자에 접속된 출력 버퍼 회로를 구성하고 있고, 상기 구동회로의 적어도 하나의 구동회로의 구동능력이 다른 구동회로의 구동능력과 다른 것을 특징으로 하는 반도체 집적회로.
  3. 일단이 공통접속 단자로서 전원단자 또는 접지단자에 접속되고, 타단이 공통 접속단자로서 출력단자에 접속되도록 병력 접속된 복수의 출력 트랜지스터를 적어도 가지고, 상기 복수의 출력 트랜지스터는 각각 구동회로를 거쳐, 입력단자에 접속된 출력 버퍼회로를 구성하고 있고, 상기 복수의 출력 트랜지스터의 적어도 하나의 출력 트랜지스터의 트랜지스터 사이즈가 다른 출력 트랜지스터의 트랜지스터 사이즈 보다 작은 것을 특징으로 하는 반도체 집적회로.
  4. 일단이 공통 접속 단자로서 전원 단자 또는 접지 단자에 접속되고, 타단이 공통 접속단자로서 출력 단자에 접속되도록 병렬 접속된 복수의 출력 트랜지스터를 적어가지고, 상기 복수의 출력 트랜지스터는 각각 구동회로를 거쳐, 입력단자에 접속된 출력 버퍼 회로를 구성하고 있고, 상기 구동회로의 적어도 하나는, 다른 구동회로 보다 구동 능력이 큰 것을 특징으로 하는 반도체 집적회로.
  5. 일단이 공통 접속 단자로서 전원단자 또는 접지단자에 접속되고, 타단이 공통 접속 단자로서 출력 단자에 접속되도록 병렬 접속된 복수의 출력 트랜지스터를 적어도 가지고, 상기 복수의 출력 트랜지스터는 각각 구동회로를 거쳐, 입력단자에 접속된 출력 버퍼 회로를 구성하고 있고, 상기 복수의 출력 트랜지스터의 적어도 하나의 출력 트랜지스터의 스위치 속도가, 다른 출력 트랜지스터의 스위치 속도 보다 빠른 것을 특징으로 하는 반도체 집적회로.
  6. 일단이 공통 접속 단자로서 전원단자 또는 접지단자에 접속되고, 타단이 공통 접속 단자로서 출력단자에 접속되도록 병렬 접속된 복수의 출력 트랜지스터를 적어도 가지고, 상기 복수의 출력 트랜지스터는 각각 구동회로를 거쳐, 입력단자에 접속된 출력 버퍼 회로를 구성하고 있고, 상기 구동회로의 적어도 하나의 구동회로의 신호전달 속도가, 다른 구동회로의 신호 전달 속도 보다도 빠른 것을 특징으로 하는 반도체 집적회로.
  7. 적어도 병렬 접속된 일단측 공통 접속점이 전원단에 접속되는 복수의 출력 트랜지스터와, 이들 출력 트랜지스터의 타단측 공통 접속점과 접지단간에 병렬 접속되는 복수의 다른 출력 트랜지스터를 가지고, 상기의 복수의 출력 트랜지스터 중 각각 1개의 게이트는 상기 복수의 다른 출력 트랜지스터 중 각각 1개의 게이트와 공통 접속되고, 이들의 공통 접속된 게이트에는 각각 구동회로의 일단이 접속되고, 이들 복수의 구동회로의 타단이 공통접속되어 내부 회로에 접속된 것을 특징으로 하는 반도체 집적회로.
  8. 제7항에 있어서, 상기 복수의 출력 트랜지스터 및 상기 복수의 다른 출력 트랜지스터 중 적어도 1개의 출력 트랜지스터 및 다른 출력 트랜지스터 사이즈가 작은 것을 특징으로 하는 반도체 집적회로.
  9. 2개 이상의 바이폴라 트랜지스터가 병렬 접속되고, 바이폴라 트랜지스터의 콜렉터가 공통 접속되어 전원단자에 접속되고, 바이폴라 트랜지스터의 이미터가 공통 접속되어 다이오드를 거쳐 출력단자에 접속되어 있고 각각의 바이폴라 트랜지스터의 베이스에는 구동회로가 접속되어 있고, 2개 이상의 MOS트랜지스터가 병렬 접속되고, MOS트랜지스터의 드레인이 공통 접속되어 상기 출력 단자에 접속되고, MOS트랜지스터의 소스는 공통접속되어 접지 단자에 접속되고,MOS 트랜지스터의 게이트에는 각각 구동회로가 접속되어 있고, 상기 구동회로의 트랜지스터측이 아닌 단자는 입력단자에 접속되어 있고, 상기 바이폴라 트랜지스터 중 적어도 하나는 다른 바이폴라 트랜지스터 보다도 트랜지스터 사이즈가 작고, MOS 트랜지스터 중 적어도 하나는 다른 MOS 트랜지스터 보다도 트랜지스터 사이즈가 작은 것을 특징으로 하는 반도체 집적회로.
  10. 제9항에 있어서, 상기 바이폴라 트랜지스터의 이미터 단자에 상기 바이폴라가 동작 개시하기 이전에 전류를 공급하는 수단을 가지거나 또는 출력단자에 상기 MOS 트랜지스터가 동작 개시하기 이전에 전류를 빼내는 수단을 가지는 것을 특징으로 하는 반도체 집적회로.
  11. 적어도 메모리 셀과, 상기 메모리 셀에 접속된 센스회로와, 상기 센스 회로의 출력이 입력되는 출력 버퍼 회로를 가지고, 입력된 센스 회로로 부터의 출력은, 분기되어 복수의 구동 회로에 입력된 후에, 병렬 접속된 복수의 출력 트랜지스터에 입력되고, 상기 복수의 출력 트랜지스터의 출력이 외부로의 출력이 되고, 상기 복수의 출력 트랜지스터의 적어도 하나는, 다른 출력 트랜지스터 보다도 트랜지스터 사이즈가 작은 것을 특징으로하는 반도체 메모리.
  12. 적어도 내부 버스와 상기 내부 버스로 부터 입력된 데이터를 로드하는 수단, 데이타를 연산하는 수단, 내부 버스와 데이터 버스의 사이에서 데이터 버스 제어를 행하는 수단, 어드레스 버스와 내부 버스와의 사이에서 어드레스 버스 제어를 행하는 수단, 내부 회로 및 외부 회로에 제어신호를 부여하는 수단을 가지고, 상기 데이터 버스 제어를 행하는 수단, 상기 어드레스 버스 제어를 행하는수단, 상기 제어 신호를 부여하는 수단의 출력단은, 적어도 2이상의 출력 트랜지스터를 병렬 접속한 회로를 가지고, 상기 출력 트랜지스터로서 다른 특성을 가지는 트랜지스터를 사용한 것을 특징으로 하는 마이크로 프로세서.
  13. 적어도 트랜지스터와 트랜지스터의 제어단자에 접속된 구동회로를 가지고, 구동회로로 부터 제어단자에 부여되는 신호는 트랜지스터가 온한 후에 있어서, 가변적으로 부여되는 것을 특징으로 하는 반도체 집적회로.
  14. 제13항에 있어서, 상기 신호의 파형을 계단상인 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017724A 1989-11-02 1990-11-02 반도체 집적회로, 반도체 메모리 및 마이크로프로세서 KR0169968B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP01-284731 1989-11-02
JP89-284731 1989-11-02
JP1284731A JPH03147418A (ja) 1989-11-02 1989-11-02 半導体集積回路，半導体メモリ及びマイクロプロセツサ

Publications (2)

Publication Number Publication Date
KR910010505A true KR910010505A (ko) 1991-06-29
KR0169968B1 KR0169968B1 (ko) 1999-03-30

Family

ID=17682253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017724A KR0169968B1 (ko) 1989-11-02 1990-11-02 반도체 집적회로, 반도체 메모리 및 마이크로프로세서

Country Status (3)

Country Link
US (2) US5398318A (ko)
JP (1) JPH03147418A (ko)
KR (1) KR0169968B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3550168B2 (ja) * 1993-09-22 2004-08-04 沖電気工業株式会社 半導体記憶装置
KR100261962B1 (ko) * 1993-12-31 2000-07-15 김영환 데이타 출력버퍼
US5694063A (en) * 1994-08-11 1997-12-02 Ltx Corporation High speed IDDQ monitor circuit
US5552744A (en) * 1994-08-11 1996-09-03 Ltx Corporation High speed IDDQ monitor circuit
DE19524529A1 (de) * 1995-07-05 1997-01-09 Siemens Ag Leistungsarme Treiberstufe
US5614859A (en) * 1995-08-04 1997-03-25 Micron Technology, Inc. Two stage voltage level translator
KR100223747B1 (ko) * 1995-12-28 1999-10-15 김영환 고속 저잡음 출력 버퍼
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
US6051995A (en) * 1998-09-11 2000-04-18 Sharp Electronics Corporation Constant impedance, low noise CMOS buffer
EP1009097A1 (en) * 1998-12-08 2000-06-14 Fairchild Semiconductor Corporation Variable driver for reducing overshoot, undershoot, and noise in an output buffer
US6177810B1 (en) * 1998-12-17 2001-01-23 Siemens Aktiengesellschaft Adjustable strength driver circuit and method of adjustment
DE19945432A1 (de) 1999-09-22 2001-04-12 Infineon Technologies Ag Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung
US6871290B2 (en) 2001-08-14 2005-03-22 Sun Microsystems, Inc. Method for reducing a magnitude of a rate of current change of an integrated circuit
WO2003017490A1 (en) * 2001-08-14 2003-02-27 Sun Microsystems, Inc. Method and apparatus for reducing a magnitude of a rate of current change of an integrated circuit
KR100501582B1 (ko) * 2002-12-13 2005-07-14 주식회사 하이닉스반도체 프리셋 구조를 갖는 데이터 출력 버퍼
KR100560471B1 (ko) 2003-11-10 2006-03-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP3953492B2 (ja) 2004-04-22 2007-08-08 Ｎｅｃエレクトロニクス株式会社 出力バッファ回路
US7605611B2 (en) * 2007-10-24 2009-10-20 Micron Technology, Inc. Methods, devices, and systems for a high voltage tolerant buffer
US10749429B2 (en) * 2017-02-28 2020-08-18 Linear Technology Llc Methods and systems of reducing charge pump substrate noise
JP7073913B2 (ja) * 2018-05-30 2022-05-24 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987418A (en) * 1974-10-30 1976-10-19 Motorola, Inc. Chip topography for MOS integrated circuitry microprocessor chip
US4468753A (en) * 1981-09-21 1984-08-28 Tandy Corporation Input/output buffer circuitry
JPS60140593A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd デコ−ダ回路
JPS625722A (ja) * 1985-07-01 1987-01-12 Toshiba Corp インバ−タ回路
US4992677A (en) * 1988-03-23 1991-02-12 Hitachi, Ltd. High speed MOSFET output buffer with low noise
JP2736789B2 (ja) * 1988-09-24 1998-04-02 三菱電機株式会社 ドライバ回路装置
US5089722A (en) * 1990-04-02 1992-02-18 Motorola, Inc. High speed output buffer circuit with overlap current control

Also Published As

Publication number Publication date
US5502820A (en) 1996-03-26
JPH03147418A (ja) 1991-06-24
KR0169968B1 (ko) 1999-03-30
US5398318A (en) 1995-03-14

Similar Documents

Publication Publication Date Title
KR910010505A (ko) 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR890016471A (ko) 반도체 장치에 있어서 데이타 출력 버퍼회로
KR890009003A (ko) 반도체 집적회로
KR840007326A (ko) 반도체 직접회로
KR860006876A (ko) 반도체 장치
KR880008335A (ko) 반도체 집적 회로
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR900008779A (ko) 반도체 집적 회로의 출력 회로
KR910010271A (ko) 파워 전원공급시 체인 프리챠아지 회로
KR910014939A (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체 장치
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR860004380A (ko) 반도체 메모리 장치
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR970012788A (ko) 반도체 기억장치
KR880011805A (ko) 반도체 집적회로
KR890012319A (ko) 반도체 집적 회로장치
DE69414310D1 (de) Integrierte Halbleiterschaltung mit Prüfschaltung
KR890007503A (ko) 반도체집적회로
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
KR910010866A (ko) Bi-CMOS회로
KR960012725A (ko) 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로
KR100200915B1 (ko) 정전류가 없는 전압 변환을 위한 출력장치를 구비한 반도체 메모리장치
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR960043516A (ko) 고속 데이타 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021002

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee