KR100261962B1 - 데이타 출력버퍼 - Google Patents

데이타 출력버퍼 Download PDF

Info

Publication number
KR100261962B1
KR100261962B1 KR1019930031875A KR930031875A KR100261962B1 KR 100261962 B1 KR100261962 B1 KR 100261962B1 KR 1019930031875 A KR1019930031875 A KR 1019930031875A KR 930031875 A KR930031875 A KR 930031875A KR 100261962 B1 KR100261962 B1 KR 100261962B1
Authority
KR
South Korea
Prior art keywords
pull
output
signal
data
potential
Prior art date
Application number
KR1019930031875A
Other languages
English (en)
Other versions
KR950022123A (ko
Inventor
박기우
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930031875A priority Critical patent/KR100261962B1/ko
Priority to US08/365,012 priority patent/US5512854A/en
Priority to JP6327982A priority patent/JP2978731B2/ja
Priority to DE4447250A priority patent/DE4447250C2/de
Publication of KR950022123A publication Critical patent/KR950022123A/ko
Application granted granted Critical
Publication of KR100261962B1 publication Critical patent/KR100261962B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 소자의 데이타 출력버퍼에 관한 것으로, 드라이버단의 풀-업 소자를 다수 개의 소자로 분리하여 구현한 다음, 출력단에 하이 데이타를 출력시키는 초기에는 빠른 액세스 타임을 위해 모든 풀-업 소자를 동작시키고 출력단의 전위가 기준 레벨 이상이 되면 하나 혹은 몇 개의 풀-업 소자 만을 동작시켜 출력단의 전위를 제한함으로써, 특성을 향상시킨 데이타 출력버퍼에 관한 기술이다.

Description

데이타 출력버퍼
제1도는 본 발명의 데이타 출력버퍼의 제1 실시예를 도시한 회로도.
제2도는 제1도의 출력 파형도.
제3도는 본 발명의 데이타 출력버퍼의 제2 실시예를 도시한 회로도.
제4도는 제3도의 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 지연회로 12 : 감지 증폭기
본 발명은 반도체 소자의 데이타 출력버퍼(data output buffer)에 관한 것으로, 특히 드라이버단의 풀-업 소자(pull-up device)를 다수 개의 소자로 분리하여 구현한 다음, 출력단에 하이 데이타를 출력시키는 초기에는 빠른 액세스 타임(access time)을 위해 모든 풀-업 소자를 동작시키고 출력단의 전위가 기준되는 레벨 이상이 되면 하나 혹은 몇 개의 풀-업 소자 만을 동작시켜 출력단의 전위를 제한함으로써, 특성을 향상시킨 데이타 출력버퍼에 관한 것이다.
본 발명의 데이타 출력버퍼는 디램(DRAM), 에스램(SRAM) 등의 여러 종류의 집적회로에 적용될 수 있다.
데이타 출력버퍼는 반도체 소자 내부의 셀 어레이(cell array)에 저장되어 있는 데이타를 소자 외부로 출력하는데 사용되는 회로로서, 데이타의 액세스 타임을 빠르게 하기 위하여 종래에는 드라이버단의 풀-업 소자의 크기를 크게하는 방법을 주로 사용하였다.
그러나, 상기와 같이 풀-업 소자의 크기를 크게 하면 전위가 높은 전원 전압에서는 출력단의 하이 레벨(VOH)이 필요 이상으로 높아져서 다음과 같은 문제를 발생시키게 된다.
첫째로, 이전의 데이타가 하이 데이타이고 하이 임피던스(Hi-Z : high impedance) 상태 없이 로우 데이타를 리드(read)할 경우에는 전위의 변화폭이 커져서 데이타 액세스 타임이 지연되게 된다.
둘째로, 하이 데이타를 리드한 후에 로우 데이타를 라이트(write)할 경우에는 전위의 변화폭이 커져서 데이타 라이트 타임이 지연되게 된다.
따라서, 본 발명에서는 종래 큰 구동능력을 갖는 단일 풀-업 소자 대신 상대적으로 작은 구동능력을 갖고 구현되는 다수개의 풀-업 소자를 사용하여, 하이 데이타를 출력시키는 초기에는 빠른 액세스 타임을 위해 모든 풀-업 소자를 동작시키고, 출력단의 전위가 기준이 되는 전위 이상으로 높아지면 하나 혹은 몇 개의 풀-업 소자 만을 동작시켜 출력단의 하이 레벨(VOH)을 제한함으로써, 출력단의 높은 하이 레벨(VOH)로 인하여 발생하는 문제를 해결하고자 하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 데이타 출력버퍼는 외부입력 데이타신호와 출력 인에이블신호를 입력받아 각기 다른 인에이블구간을 갖고 활성화되는 다수의 풀-업 제어신호를 발생시키는 풀-업 제어부와, 상기 외부입력 데이타신호와 출력 인에이블신호를 입력받아 풀-다운 제어신호를 발생시키는 풀-다운 제어부와, 상기 다수의 풀-업 제어신호를 각각 별도로 입력받아 출력단 전위를 풀-업시키는 다수의 풀-업소자로 이루어지는 풀-업 구동부와, 상기 풀-다운 제어신호를 입력받아 상기 출력단 전위를 풀-다운시키는 풀-다운 구동부를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 데이타 출력버퍼에 관해 상세히 설명하기로 한다.
도 1은 본 발명의 데이타 출력버퍼의 제1 실시예로서, 간단한 도시를 위해 2개의 풀-업 소자를 포함하고 있으며, 지연회로(11)를 사용하여 그 동작을 제어한 것이다.
도 1의 데이타 출력버퍼는 제1 풀-업 소자(M1)과, 제2 풀-업 소자(M2)와, 풀-다운 소자(M3)와, 리드할 데이타(DATA)와 출력버퍼 인에이블 신호(OE)를 입력으로 하는 낸드 게이트(NAND gate)(NAND1)과 리드할 데이타(DATA)와 출력버퍼 인에이블 신호(OE)의 반전신호를 입력으로 하는 노아 게이트(NOR gate)(NOR1)과, 상기 낸드 게이트(NAND1)의 출력을 일정시간 지연시켜 상기 제1 풀-업 소자(M1)을 제어하는 제1 풀-업 제어신호(N3)를 출력하는 반전 게이트(INV1, INV2)와, 상기 노아 게이트(NOR1)의 출력을 일정시간 지연시켜 상기 풀-다운 소자(M3)를 제어하는 풀-다운 제어신호(N5)를 출력하는 반전 게이트(INV4, INV5)와, 상기 낸드 게이트(NAND1)의 출력단(N1) 신호를 일정시간 지연시키는 지연회로(11)와, 상기 노드(N1)과 지연회로(11)의 출력을 입력으로 하는 노아 게이트(NOR2)와, 상기 노아 게이트(NOR2)의 출력을 반전시켜 상기 제2 풀-업 소자(M2)를 제어하는 제2 풀-업 제어신호(N4)를 출력하는 반전 게이트(INV3)로 이루어져 있다.
그 동작을 살펴보면, 리드할 데이타(DATA)와 출력버퍼 인에이블 신호(OE)를 입력받아 하이 데이타를 리드할 때에는 풀-업 소자(M1, M2) 중에서 제1 풀-업 소자(M1)은 제1 풀-업 제어신호(N3)에 의해 제어되어 출력단(Dout)에 하이 데이타를 출력하는 동안에 계속 턴-온(turn-on)되어 있고, 제2 풀-업 소자(M2)는 제2 풀-업 제어신호(N4)에 의해 제어되어 제1 풀-업 소자(M1)과 같은 시간에 인에이블된 후에 지연회로(11)를 통해 일정시간 지연된 후에 턴-오프(turn-off)된다.
따라서, 출력단(Dout)에 하이 데이타를 출력하는 초기에는 모든 풀-업 소자(M1, M2)가 턴-온되어 단시간 내에 출력단(Dout)에 하이 레벨(VOH) 이상의 출력을 내보내고, 그 이후에는 일부의 풀-업 소자(M1)만이 턴-온되어 출력단(Dout)에 전달되는 전류의 양을 줄임으로써, 출력되는 전압을 기준전위(VOH)보다 약간 높게 유지시키게 된다.
도 2는 도 1에 도시된 데이타 출력버퍼의 출력 파형도로서, 상기에서 설명한 동작 과정에서의 신호 들의 상태를 도시한 것이다.
도 2에서 노드(N4)가 로우 상태로 전이되어 있는 시간은 상기 지연회로(11)에서의 지연시간에 따라 달라지게 되며, 이는 설계자가 출력버퍼의 특성에 따라 적절하게 조절할 수 있다.
도 3은 본 발명의 데이타 출력버퍼의 제2 실시예로서, 제1 실시예에서와 마찬가지로 2개의 풀-업 소자(M1, M2)를 포함하고 있으며, 감지 증폭기(12)를 사용하여 그 동작을 제어한 것이다.
도 3에 도시된 데이타 출력버퍼의 구성은 상기 도 1과 유사하며, 다른점은 도 1의 지연회로(11) 대신에, 낸드 게이트(NAND1)의 출력(N1)에 의해 그 동작이 제어되며 출력단(Dout)으로부터 피드백된 전위와 일정 기준전위가 되는 로직하이 레벨(VOH)의 전위를 비교·감지하여 특정한 신호(N2)를 출력하는 감지 증폭기(12)를 사용하여 제2 풀-업 제어신호(N4)를 출력하는 데 있다.
상기 감지 증폭기(12)의 출력(N2)는 출력단(Dout)의 전위가 출력단의 하이 레벨(VOH)의 전위보다 낮은 경우에는 하이 레벨로 출력되어 제2 풀-업 소자(M2)를 동작시키고, 출력단(Dout)의 전위가 출력단의 하이 레벨(VOH)의 전위 보다 높아지면 로우 레벨로 전이되어 제2 풀-업 소자(M2)의 동작을 중지시키게 된다.
트랜지스터(M4)는 노드(N2)의 초기 전위를 로우 레벨로 유지시켜 주는 역할을 한다.
도 4는 도 3에 도시된 데이타 출력버퍼의 출력 파형도로서, 출력단(Dout)의 전위가 기준 전위(VOH) 보다 높아지면 노드(N2)가 로우 레벨로 전이하고, 이에 따라 노드(N4)가 하이 레벨로 전이되어 제2 풀-업 소자(M2)를 디스에이블시키게 됨을 알 수 있다.
즉, 하이 데이타를 출력하는 초기에는 모든 풀-업 소자(M1, M2)가 턴-온되고, 출력단(Dout)의 전위가 내부 발생전압인 기준 전압(VOH) 이상이 되면 감지 증폭기(12)에 의해 풀-업 소자(M1, M2) 중의 일부(M2)가 턴-오프된다.
이상, 도 1 내지 도 4에서 설명한 바와 같이, 종래의 큰 크기의 풀-업 소자 대신에 다수 개의 풀-업 소자를 갖는 본 발명의 데이타 출력버퍼를 사용하게 되면, 출력단의 기준 하이 레벨(VOH)이 필요 이상으로 높아지는 것을 제한함으로써, 데이타 액세스 타임의 지연과 노이즈 문제를 상대적으로 감소시키게 되고, 하이 데이타를 리드한 후에 로우 데이타를 라이트할 경우에도 작은 전압 변화 폭으로 인해 지연시간을 감소시키는 효과를 얻게 된다.

Claims (3)

  1. 외부입력 데이타신호와 출력 인에이블신호를 입력받아 각기 다른 인에이블구간을 갖고 활성화되는 다수의 풀-업 제어신호를 발생시키는 풀-업 제어부와, 상기 외부입력 데이타신호와 출력 인에이블신호를 입력받아 풀-다운 제어신호를 발생시키는 풀-다운 제어부와, 상기 다수의 풀-업 제어신호를 각각 별도로 입력받아 출력단 전위를 풀-업시키는 다수의 풀-업소자로 이루어지는 풀-업 구동부와, 상기 풀-다운 제어신호를 입력받아 상기 출력단 전위를 풀-다운시키는 풀-다운 구동부를 구비하는 것을 특징으로 하는 데이타 출력버퍼.
  2. 제1항에 있어서, 상기 풀-업 제어부는 상기 외부입력 데이타신호 및 출력 인에이블신호를 입력받아 낸드조합하는 제1 논리소자와, 상기 제1 논리소자의 출력단신호를 버퍼링하여 제1 풀-업 제어신호를 출력하는 상호 직렬연결된 다수개의 인버터와, 상기 제1 논리소자의 출력신호를 일정시간 지연시키는 지연회로와, 상기 제1 논리소자와 상기 지연회로의 출력신호를 오아조합하여 제2 풀-업 제어신호를 출력하는 제2 논리소자를 구비하는 것을 특징으로 하는 데이타 출력버퍼.
  3. 제1항에 있어서, 상기 풀-업 제어부는 상기 외부입력 데이타신호 및 출력 인에이블신호를 입력받아 낸드조합하는 제1 논리소자와, 상기 제1 논리소자의 출력단신호를 버퍼링하여 제1 풀-업 제어신호를 출력하는 상호 직렬연결된 다수개의 인버터와, 상기 제1 논리소자의 출력신호에 따라 출력단 전위를 피드백받아 일정 기준 전위신호와 비교하는 감지 증폭기와, 상기 감지증폭기의 출력단과 접지단 사이에 접속되며, 상기 제1 논리소자의 출력신호에 의해 상기 감지증폭기의 출력단전위를 일정 전위레벨로 프리차지시키는 프리차지소자와, 상기 감지증폭기의 출력단전위를 반전시켜 제2 풀-업 제어신호를 출력시키는 인버터를 구비하는 것을 특징으로 하는 데이타 출력버퍼.
KR1019930031875A 1993-12-31 1993-12-31 데이타 출력버퍼 KR100261962B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930031875A KR100261962B1 (ko) 1993-12-31 1993-12-31 데이타 출력버퍼
US08/365,012 US5512854A (en) 1993-12-31 1994-12-28 Data output buffer for a semiconductor memory device
JP6327982A JP2978731B2 (ja) 1993-12-31 1994-12-28 データ出力バッファ
DE4447250A DE4447250C2 (de) 1993-12-31 1994-12-30 Datenausgabepuffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031875A KR100261962B1 (ko) 1993-12-31 1993-12-31 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR950022123A KR950022123A (ko) 1995-07-26
KR100261962B1 true KR100261962B1 (ko) 2000-07-15

Family

ID=19374800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031875A KR100261962B1 (ko) 1993-12-31 1993-12-31 데이타 출력버퍼

Country Status (4)

Country Link
US (1) US5512854A (ko)
JP (1) JP2978731B2 (ko)
KR (1) KR100261962B1 (ko)
DE (1) DE4447250C2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633603A (en) * 1995-12-26 1997-05-27 Hyundai Electronics Industries Co., Ltd. Data output buffer using pass transistors biased with a reference voltage and a precharged data input
JPH09261031A (ja) * 1996-03-21 1997-10-03 Oki Micro Design Miyazaki:Kk 半導体集積回路の出力バッファ回路
US5808492A (en) * 1996-03-28 1998-09-15 Industrial Technology Research Institute CMOS bidirectional buffer without enable control signal
US5825218A (en) * 1996-10-24 1998-10-20 Stmicroelectronics, Inc. Driver circuit including slew rate control system with improved voltage ramp generator
US5781050A (en) * 1996-11-15 1998-07-14 Lsi Logic Corporation Open drain output driver having digital slew rate control
US5732027A (en) * 1996-12-30 1998-03-24 Cypress Semiconductor Corporation Memory having selectable output strength
KR100238247B1 (ko) * 1997-05-16 2000-01-15 윤종용 고속 저전력 신호라인 드라이버 및 이를 이용한 반도체메모리장치
US6060921A (en) * 1997-09-29 2000-05-09 Cypress Semiconductor Corp. Voltage threshold detection circuit
JP2000188534A (ja) * 1998-04-23 2000-07-04 Hewlett Packard Co <Hp> クロック・バッファ回路装置
JP2000124791A (ja) * 1998-10-19 2000-04-28 Mitsubishi Electric Corp バッファ回路
KR100557591B1 (ko) * 1998-10-20 2006-08-10 주식회사 하이닉스반도체 데이타 출력버퍼
KR100301068B1 (ko) * 1999-08-31 2001-11-01 윤종용 저 전력 소모형 버스 구동장치 및 방법
US6586980B1 (en) 2000-03-31 2003-07-01 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
KR100411394B1 (ko) * 2001-06-29 2003-12-18 주식회사 하이닉스반도체 메모리장치의 데이터출력회로
US6871290B2 (en) * 2001-08-14 2005-03-22 Sun Microsystems, Inc. Method for reducing a magnitude of a rate of current change of an integrated circuit
US6900672B2 (en) 2003-03-28 2005-05-31 Stmicroelectronics, Inc. Driver circuit having a slew rate control system with improved linear ramp generator including ground
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
KR100728557B1 (ko) * 2005-11-29 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼
KR100714392B1 (ko) * 2006-02-20 2007-05-08 삼성전자주식회사 병렬 데이터 직렬 변환회로 및 방법
US7876133B1 (en) 2006-09-27 2011-01-25 Cypress Semiconductor Corporation Output buffer circuit
KR20150005299A (ko) * 2013-07-05 2015-01-14 에스케이하이닉스 주식회사 출력 장치 및 출력 장치를 포함하는 출력 시스템
US9678154B2 (en) * 2014-10-30 2017-06-13 Qualcomm Incorporated Circuit techniques for efficient scan hold path design

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569538B2 (ja) * 1987-03-17 1997-01-08 ソニー株式会社 メモリ装置
JPS63300496A (ja) * 1987-05-29 1988-12-07 Nec Corp 出力回路
JPH02301098A (ja) * 1989-05-13 1990-12-13 Sony Corp 出力バッファ回路
JPH03147418A (ja) * 1989-11-02 1991-06-24 Hitachi Ltd 半導体集積回路，半導体メモリ及びマイクロプロセツサ
US4973865A (en) * 1989-12-20 1990-11-27 Vlsi Technology, Inc. Auto-delay gain circuit
US5124579A (en) * 1990-12-31 1992-06-23 Kianoosh Naghshineh Cmos output buffer circuit with improved ground bounce
US5153450A (en) * 1991-07-16 1992-10-06 Samsung Semiconductor, Inc. Programmable output drive circuit
DE4128290C1 (ko) * 1991-08-27 1992-12-03 Samsung Electronics Co., Ltd., Suwon, Kr
JP2670651B2 (ja) * 1991-10-14 1997-10-29 三菱電機株式会社 出力装置
US5371415A (en) * 1993-06-21 1994-12-06 Motorola, Inc. Two stage gate drive circuit for a FET
US5468670A (en) * 1993-07-14 1995-11-21 Hyundai Electronics Industries Co., Ltd. Method for fabricating a semiconductor memory device having a stacked capacitor cell
KR970000228B1 (ko) * 1993-08-30 1997-01-06 현대전자산업 주식회사 디램 캐패시터의 제조방법
KR950010078A (ko) * 1993-09-09 1995-04-26 김주용 반도체 기억장치의 제조방법
US5396133A (en) * 1993-10-01 1995-03-07 Cirrus Logic, Inc. High speed CMOS current switching circuits
US5369316A (en) * 1993-11-22 1994-11-29 United Microelectronics Corporation Advanced output buffer with reduced voltage swing at output terminal

Also Published As

Publication number Publication date
DE4447250A1 (de) 1995-07-06
US5512854A (en) 1996-04-30
DE4447250C2 (de) 2003-04-24
JP2978731B2 (ja) 1999-11-15
KR950022123A (ko) 1995-07-26
JPH07220476A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
KR100261962B1 (ko) 데이타 출력버퍼
US5187686A (en) Control circuit having outputs with differing rise and fall times
US6337833B1 (en) Memory device
KR100349481B1 (ko) 반도체 메모리장치
KR100304195B1 (ko) 외부클럭신호를가지는동기형반도체메모리장치
JPH09231767A (ja) スタティック型半導体記憶装置
US6154415A (en) Internal clock generation circuit of semiconductor device and method for generating internal clock
KR0172345B1 (ko) 반도체 메모리 장치의 하이퍼 페이지 모드의 데이터 출력신호 제어회로
US6339343B1 (en) Data I/O buffer control circuit
KR900007214B1 (ko) 고임피던스를 이용한 스태틱램의 데이타 출력버퍼
US7154316B2 (en) Circuit for controlling pulse width
US5508635A (en) Reduced noise data output buffer with output level regulation
KR100280413B1 (ko) 셀프타임드래치회로
US5239237A (en) Control circuit having outputs with differing rise and fall times
KR20020056142A (ko) 프리디코더 제어 회로
JP2003030991A (ja) メモリ
KR20000071229A (ko) 개선된 구동 회로
KR20080040207A (ko) 반도체 메모리 장치
KR100431525B1 (ko) 반도체메모리장치의 입력버퍼회로
KR100313519B1 (ko) 출력 버퍼 제어 회로
JPH1064258A (ja) ブロックライト制御機能を有するシンクロナスグラフィックｒａｍ
KR20010002119A (ko) 에스디램(ｓｄｒａｍ)에서의 데이터 입력 버퍼 제어회로
KR100278981B1 (ko) 반도체 메모리의 구동전압 가변형 데이타 기록장치
KR100190759B1 (ko) 워드라인 구동회로
JPH0793973A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee