KR950010078A - 반도체 기억장치의 제조방법 - Google Patents

반도체 기억장치의 제조방법 Download PDF

Info

Publication number
KR950010078A
KR950010078A KR1019930018108A KR930018108A KR950010078A KR 950010078 A KR950010078 A KR 950010078A KR 1019930018108 A KR1019930018108 A KR 1019930018108A KR 930018108 A KR930018108 A KR 930018108A KR 950010078 A KR950010078 A KR 950010078A
Authority
KR
South Korea
Prior art keywords
polysilicon
film
mask
oxide film
charge storage
Prior art date
Application number
KR1019930018108A
Other languages
English (en)
Inventor
유의규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930018108A priority Critical patent/KR950010078A/ko
Priority to US08/301,623 priority patent/US5460996A/en
Priority to JP6216019A priority patent/JP2662193B2/ja
Publication of KR950010078A publication Critical patent/KR950010078A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 기억장치의 제조방법에 관한 것으로, P-웰(또는 N-웰)이 형성된 반도체 기판 상부에 LDD구조의 활성영역을 갖는 모스펫을 구비한 다음, 그 상층 구조에 전하보존 전극 폴리실리콘을 증착시키고, 그 상부에 고온 산화 희생 산화막을 증착하게 되면 폴리실리콘의 그래인을 따라 산화가 이루어지고, 다시 산화막 습식식각 공정을 실시하고 나면 전하보존 전극 폴리실리콘의 상부는 그래인 모양을 따라 굴곡이 생기게 되고 그 가장자리 부분 또한 고온 산화 희생 산화막의 버즈 빅으로 인한 단차가 생기게 되는데, 이를 이용하여 더욱 큰 전하보존 용량을 갖는 반도체 기억장치를 제고하는 방법에 관한 기술이다.

Description

반도체 기억장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 반도체 기억장치의 제조단면도.

Claims (4)

  1. P-웰(또는 N-웰)이 형성된 반도체 기판 상부에 LDD(Lightly Doped Drain)구조의 활성영역을 갖는 모스펫을 구비하는 제1단계와, 상기 모스펫의 상부 표면에 일정 두께의 절연 산화막을 증착하고, 전면 식각으로 평탄화 공정을 실시한 다음, 그 상부에 장벽 실리콘 질화막과 제1전하보존 전극 폴리실리콘과 장벽 산화막과 희생 실리콘 질화막을 차례로 일정 두께 증착한 후에 전하보존 전극 마스크와 음양이 반전된 마스크를 이용하여 상기 희생 실리콘 산화막과 장벽 산화막을 선택식각하는 제2단계와, 선택식각 공정으로 상기 희생 실리콘 질화막과 장벽 산화막이 제거된 상기 제1전하보존 전극 폴리실리콘 상부에 고온 산화방식으로 일정 두께의 고온 산화 희생 산화막을 형성하고, 상기 제2단계의 선택식각 공정 후에 남아있는 상기 희생 실리콘 질화막과 장벽 산화막을 제거한 다음, 상기 고온 산화 희생 산화막과 제1전하보존 전극 폴리실리콘 상부 표면에 마스크 폴리실리콘을 증착하고, 그 상부에 감광막을 도포한 후에 콘택홀 마크스를 이용해 감광막을 노광, 현상하여 제1감광막 패턴을 형성하는 제3단계와, 상기 제1감광막 패턴을 마스크로 하여 상기 마스크 폴리실리콘과 고온 산화 희생 산화막과 제1전하 보존 전극 폴리실리콘을 차례로 선택 식각하고 제1감광막 패턴을 제거한 다음, 그 상부 표면을 따라 폴리실리콘을 증착하고 비등방성 식각하여 스페이서 폴리실리콘을 형성하고, 남아있는 상기 마스크 폴리실리콘과 스페이서 폴리실리콘을 식각 장애물로 이용하여 장벽 실리콘 질화막 절연 산화막을 연속적으로 선택식각함으로써, 상기 모스펫의 활성영역에 콘택홀을 형성하고, 노출된 상부 표면을 따라 일정 두께의 제2전하보존 전극 폴리실리콘을 증착한 다음, 그 상부에 감광막을 도포하고 전하보존 전극 마스크를 이용해 감광막을 노광, 현상하여 제2감광막 패턴을 형성하는 제4단계와, 상기 제2감광막 패턴과 고온 산화 희생 산화막을 마스크로 하여 제2전하보존 전극 폴리실리콘과 마스크 폴리실리콘과 제1전하보존 전극 폴리실리콘을 차례로 선택시각한 다음, 제2감광막 패턴을 제거하고, 장벽 실리콘 질화막을 마스크로 이용해서 고온 산화 희생 산화막을 습식 식각해 최종적인 전하보존 전극을 형성하고, 상기 공정의 결과로 인해 노출된 제1및 제2전하보존 전극 폴리실리콘과 마스크 폴리실리콘과 스페이서 폴리실리콘의 표면을 따라 유전막을 성장시킨 다음, 그 상부에 불순물이 주입된 폴리실리콘을 증착하고, 이를 소정의 크기로 패턴화해서 플레이트 전극을 형성하는 제5단계로 이루어지는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  2. 제1항에 있어서, 제5단계에서 제1전하보존 전극 폴리실리콘을 식각할때에 고온 산화 희생 산화막의 버즈빅(bird′s beak)을 장애물로 이용하여 제1전하보존 전극 폴리실리콘을 형성함으로써, 제1전하보존 전극 폴리실리콘이 제2전하보존 전극 폴리실리콘과 마스크폴리실리콘보다 넓게 형성되는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  3. 제1항에 있어서, 상기 제1전하보존 전극 폴리실리콘의 아래 부분까지 전하보존 전극의 유효면적으로 사용하기 위하여, 상기 제5단계의 희생 산화막들을 습식식각할때에 실리콘 질화막을 마스크로 사용하지 않고 절연막간의 선택비를 이용하여 제1전하보존 전극 폴리실리콘의 아래 부분인 실리콘 질화막의 일부를 식각하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
  4. 제1항에 있어서, 상기 제5단계에서 사용하는 유전막으로 NO(Nitride Oxide)나 ONO(Oxide Nitride Oxide) 복합구조 유전막 또는 Ta2O5을 이용하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018108A 1993-09-09 1993-09-09 반도체 기억장치의 제조방법 KR950010078A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930018108A KR950010078A (ko) 1993-09-09 1993-09-09 반도체 기억장치의 제조방법
US08/301,623 US5460996A (en) 1993-09-09 1994-09-07 Method for the fabrication of a stacked capacitor all in the dynamic semiconductor memory device
JP6216019A JP2662193B2 (ja) 1993-09-09 1994-09-09 半導体メモリ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930018108A KR950010078A (ko) 1993-09-09 1993-09-09 반도체 기억장치의 제조방법

Publications (1)

Publication Number Publication Date
KR950010078A true KR950010078A (ko) 1995-04-26

Family

ID=19363209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018108A KR950010078A (ko) 1993-09-09 1993-09-09 반도체 기억장치의 제조방법

Country Status (3)

Country Link
US (1) US5460996A (ko)
JP (1) JP2662193B2 (ko)
KR (1) KR950010078A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261962B1 (ko) * 1993-12-31 2000-07-15 김영환 데이타 출력버퍼
US5640338A (en) * 1995-12-07 1997-06-17 Hyundai Electronics Industries Co. Ltd. Semiconductor memory device
JP2809185B2 (ja) * 1996-03-29 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
KR100215867B1 (ko) * 1996-04-12 1999-08-16 구본준 반도체 소자의 커패시터 구조 및 제조 방법
TW312831B (en) 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(3)
JP2977077B2 (ja) * 1996-08-16 1999-11-10 ユナイテッド マイクロエレクトロニクス コープ ツリー型コンデンサを備えた半導体メモリ素子
TW306036B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 2)
TW304290B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp The manufacturing method for semiconductor memory device with capacitor
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
TW312828B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(5)
TW366592B (en) * 1996-08-16 1999-08-11 United Microelectronics Corp DRAM memory and the manufacturing method for the memory cells
TW351846B (en) * 1996-08-16 1999-02-01 United Microelectronics Corp Method for fabricating memory cell for DRAM
US5759890A (en) * 1996-08-16 1998-06-02 United Microelectronics Corporation Method for fabricating a tree-type capacitor structure for a semiconductor memory device
TW427012B (en) * 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
US5796138A (en) * 1996-08-16 1998-08-18 United Microelectronics Corporation Semiconductor memory device having a tree type capacitor
TW302524B (en) * 1996-08-16 1997-04-11 United Microelectronics Corp Memory cell structure of dynamic random access memory and manufacturing method thereof
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
TW297948B (en) * 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
US5739060A (en) * 1996-08-16 1998-04-14 United Microelecrtronics Corporation Method of fabricating a capacitor structure for a semiconductor memory device
US5714786A (en) * 1996-10-31 1998-02-03 Micron Technology, Inc. Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors
US5770510A (en) * 1996-12-09 1998-06-23 Vanguard International Semiconductor Corporation Method for manufacturing a capacitor using non-conformal dielectric
TW345741B (en) * 1997-11-25 1998-11-21 United Microelectronics Corp Process for producing a capacitor for DRAM
JP3943320B2 (ja) 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
US6190962B1 (en) * 1999-12-20 2001-02-20 United Microelectronics Corp. Method of fabricating capacitor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW243541B (ko) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법

Also Published As

Publication number Publication date
JPH07169853A (ja) 1995-07-04
JP2662193B2 (ja) 1997-10-08
US5460996A (en) 1995-10-24

Similar Documents

Publication Publication Date Title
KR950010078A (ko) 반도체 기억장치의 제조방법
US5492850A (en) Method for fabricating a stacked capacitor cell in semiconductor memory device
JP2003512724A (ja) 非浮遊ボディを備える電界効果トランジスタおよびバルクシリコンウェハ上に当該トランジスタを形成するための方法
KR940007654B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
US6235585B1 (en) Method for fabricating flash memory device and peripheral area
KR950014980A (ko) 반도체 소자의 캐패시터 형성방법
KR940027170A (ko) 반도체 장치의 캐패시터 형성방법
US5610424A (en) Metal oxide semiconductor field effect transistor
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR940010346A (ko) 반도체 집적 소자의 디램(dram) 제조방법
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR100214534B1 (ko) 반도체소자의 소자격리구조 형성방법
US6225230B1 (en) Method of manufacturing semiconductor device
JPH1197529A (ja) 半導体装置の製造方法
US7510918B2 (en) Transistor and method of manufacturing the same
KR970067875A (ko) 반도체 메모리장치의 제조방법
KR950014981A (ko) 반도체 소자의 캐패시터 제조방법
KR0120104B1 (ko) 캐패시터의 전하저장전극 형성방법
JP3132847B2 (ja) 半導体装置の製造方法
KR0119963B1 (ko) 캐패시터의 전하저장전극 형성방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR950010070A (ko) 반도체 기억장치 및 그 제조방법
KR950015774A (ko) 캐패시터의 전하저장전극 및 제조방법
KR950015780A (ko) 반도체소자의 캐패시터 및 그 제조방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid