KR910010271A - 파워 전원공급시 체인 프리챠아지 회로 - Google Patents

파워 전원공급시 체인 프리챠아지 회로 Download PDF

Info

Publication number
KR910010271A
KR910010271A KR1019890016903A KR890016903A KR910010271A KR 910010271 A KR910010271 A KR 910010271A KR 1019890016903 A KR1019890016903 A KR 1019890016903A KR 890016903 A KR890016903 A KR 890016903A KR 910010271 A KR910010271 A KR 910010271A
Authority
KR
South Korea
Prior art keywords
precharge
chain
power supply
pad
precharge circuit
Prior art date
Application number
KR1019890016903A
Other languages
English (en)
Other versions
KR920004385B1 (ko
Inventor
조수인
유제환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019890016903A priority Critical patent/KR920004385B1/ko
Priority to US07/485,911 priority patent/US5036227A/en
Priority to JP2050784A priority patent/JPH0812755B2/ja
Priority to DE4019568A priority patent/DE4019568C2/de
Priority to GB9016382A priority patent/GB2238166B/en
Publication of KR910010271A publication Critical patent/KR910010271A/ko
Application granted granted Critical
Publication of KR920004385B1 publication Critical patent/KR920004385B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Abstract

내용 없음

Description

파워 전원 공급시 체인 프리챠아지 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시 회로도이다.

Claims (5)

  1. 로우 어드레스 신로가 인가되는 패드(1)와 ,상기 패드(10의 후단에 연결되고 스타트 업 신호를 사용하는 쉬미트 트리거(2)와, 스타트 업 신호를 사용하고 상기 쉬미트 트리거(2)후단에 연결되는 제어부(5)와, 상기 제어부(5)의 후단에 낸드게이트(ND)및 버퍼용 인버터(I1~I3)가 연결되는 로우 어드레스 버퍼에 있어서 칩 인에이블 버퍼의 입력축인 상기 패드(1)및 쉬미트 트리거(2)사이와 칩 인에블 버퍼의 출력측 버퍼용 인버터(I3)의 전단에 플로팅 현상 방지용 프리챠아지 수단이 포함되게 한 파워 전원 공급시 체인 프리챠아지 회로,
  2. 제1항에 있어서, 칩 인에이블 버퍼의 입력측에 구성되는 프리차야지 수단은,로우 어드레스 신호 공급용 패드(1)와, 전원(VCC)사이에 전류레벨을 제한하는 저항 수단으로 제1프리챠아지부(3)를 구성시킨 파워 전원 공급시 체인 프리챠아지 회로.
  3. 제1항에 있어서, 칩 인에이블 버퍼의 출력측에 구성되는 프리챠야지 수단은, 로우 어드레스 출력 버퍼용 인버터(I3)은 전원(VCC)사이에 전류레벨을 제한하는 저항 수단으로 제2프리챠아지발생부(4)를 구성시킨 파워 전원 공급시 체인 프리챠아지 회로.
  4. 제1항에 있어서, 프리챠아지 수단에 낸드게이트(ND)의 일측에 저항 수단으로 구성된 제3프리챠아지부(3)가 더 포함되게 구성시킨 파워 전원 공급시 체인 프리챠아지 회로,
  5. 제1항 또는 제2항 또는 제3항 또는 제4항에 있어서, 프리챠아지 수단을 구성하는데 제1프리챠아지(3)의 MOS 트랜지스터의 사이즈는 제2및 제3프리챠아지 (4),(6)의 사이즈보다 크게 형성되게 하여 로딩 캐패시터가 더욱 크게 구성시킨 파워 전원 공급시 체인 프리챠아지 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890016903A 1989-11-18 1989-11-18 파워 전원공급시 체인 프리챠아지 회로 KR920004385B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019890016903A KR920004385B1 (ko) 1989-11-18 1989-11-18 파워 전원공급시 체인 프리챠아지 회로
US07/485,911 US5036227A (en) 1989-11-18 1990-02-27 Row address strobe signal input buffer for preventing latch-up
JP2050784A JPH0812755B2 (ja) 1989-11-18 1990-02-28 制御回路プリチャージ回路
DE4019568A DE4019568C2 (de) 1989-11-18 1990-06-15 Reihen-Adressenauswahlsignal-Eingangspuffer zur Vermeidung von Latch-Up-Zuständen
GB9016382A GB2238166B (en) 1989-11-18 1990-07-26 Semiconductor device with pre-charge circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890016903A KR920004385B1 (ko) 1989-11-18 1989-11-18 파워 전원공급시 체인 프리챠아지 회로

Publications (2)

Publication Number Publication Date
KR910010271A true KR910010271A (ko) 1991-06-29
KR920004385B1 KR920004385B1 (ko) 1992-06-04

Family

ID=19291887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890016903A KR920004385B1 (ko) 1989-11-18 1989-11-18 파워 전원공급시 체인 프리챠아지 회로

Country Status (5)

Country Link
US (1) US5036227A (ko)
JP (1) JPH0812755B2 (ko)
KR (1) KR920004385B1 (ko)
DE (1) DE4019568C2 (ko)
GB (1) GB2238166B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04132309A (ja) * 1990-09-22 1992-05-06 Mitsubishi Electric Corp 出力バッファ回路
ATE145501T1 (de) * 1992-09-18 1996-12-15 Siemens Ag Integrierte pufferschaltung
DE59205707D1 (de) * 1992-09-18 1996-04-18 Siemens Ag Integrierte Pufferschaltung
KR950003390Y1 (ko) * 1992-09-24 1995-04-27 문정환 로우 어드레스 스트로브(/ras) 신호의 클램핑 회로
US5329174A (en) * 1992-10-23 1994-07-12 Xilinx, Inc. Circuit for forcing known voltage on unconnected pads of an integrated circuit
KR100231431B1 (ko) * 1996-06-29 1999-11-15 김주용 입력 버퍼 회로
KR100302424B1 (ko) 1996-10-14 2001-09-28 니시무로 타이죠 논리하이브리드메모리용반도체메모리
US6567336B2 (en) 1996-10-14 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor memory for logic-hybrid memory
US6092212A (en) * 1997-12-22 2000-07-18 Intel Corporation Method and apparatus for driving a strobe signal
US6016066A (en) 1998-03-19 2000-01-18 Intel Corporation Method and apparatus for glitch protection for input buffers in a source-synchronous environment
JP4047768B2 (ja) 2003-05-27 2008-02-13 株式会社リコー 乾式静電荷像現像用トナー、該トナーを用いた現像剤、該現像剤を用いる画像形成方法、画像形成装置およびプロセスカートリッジ
KR100930384B1 (ko) * 2007-06-25 2009-12-08 주식회사 하이닉스반도체 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치
JP5392460B2 (ja) 2007-09-12 2014-01-22 株式会社リコー 外添剤の製造方法
JP5283078B2 (ja) * 2009-01-13 2013-09-04 セイコーインスツル株式会社 検出回路及びセンサ装置
CN108806742B (zh) * 2017-05-04 2022-01-04 汤朝景 随机存取存储器并且具有与其相关的电路、方法以及设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461963A (en) * 1982-01-11 1984-07-24 Signetics Corporation MOS Power-on reset circuit
US4636661A (en) * 1984-12-21 1987-01-13 Signetics Corporation Ratioless FET programmable logic array
KR880009375A (ko) * 1987-01-17 1988-09-15 강진구 씨모오스 어드레스 버퍼
US4763023A (en) * 1987-02-17 1988-08-09 Rockwell International Corporation Clocked CMOS bus precharge circuit having level sensing
US4939394A (en) * 1988-09-16 1990-07-03 Texas Instruments Incorporated Synchronous circuit system having asynchronous signal input

Also Published As

Publication number Publication date
DE4019568A1 (de) 1991-05-29
GB2238166B (en) 1993-12-15
JPH03160688A (ja) 1991-07-10
KR920004385B1 (ko) 1992-06-04
JPH0812755B2 (ja) 1996-02-07
GB9016382D0 (en) 1990-09-12
DE4019568C2 (de) 1995-02-23
US5036227A (en) 1991-07-30
GB2238166A (en) 1991-05-22

Similar Documents

Publication Publication Date Title
KR910010271A (ko) 파워 전원공급시 체인 프리챠아지 회로
KR890016471A (ko) 반도체 장치에 있어서 데이타 출력 버퍼회로
KR910010505A (ko) 반도체 집적회로, 반도체 메모리 및 마이크로 프로세서
KR920000076A (ko) 스테이틱형 ram
KR870010444A (ko) 데이터 프로세서
KR940017201A (ko) 데이타 출력 버퍼
KR860004380A (ko) 반도체 메모리 장치
KR890016472A (ko) 메모리 동작모드 선택회로
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR890012319A (ko) 반도체 집적 회로장치
KR890007503A (ko) 반도체집적회로
JPS5677983A (en) Decorder circuit
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR930005023A (ko) 반도체 메모리의 고속 센싱장치
KR860002765A (ko) 데이터버스 방전 회로
KR930003161A (ko) 반도체 메모리의 리던던시 회로
KR960003101A (ko) 단일 전원 차동 회로
KR920010616A (ko) 칩 인에이블 검출회로
KR980005006A (ko) Vcc 검출수단을 이용한 비트라인 전압 보상회로
KR100313519B1 (ko) 출력 버퍼 제어 회로
KR960043516A (ko) 고속 데이타 출력 버퍼
KR980005027A (ko) 플래쉬 메모리 장치
KR920015363A (ko) Ttl 입력 버퍼회로
KR960027318A (ko) 어드레스 천이 검출의 합회로
KR830003835A (ko) 무정전 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090514

Year of fee payment: 18

EXPY Expiration of term