KR960003101A - 단일 전원 차동 회로 - Google Patents

단일 전원 차동 회로 Download PDF

Info

Publication number
KR960003101A
KR960003101A KR1019950016664A KR19950016664A KR960003101A KR 960003101 A KR960003101 A KR 960003101A KR 1019950016664 A KR1019950016664 A KR 1019950016664A KR 19950016664 A KR19950016664 A KR 19950016664A KR 960003101 A KR960003101 A KR 960003101A
Authority
KR
South Korea
Prior art keywords
circuit
data signal
signal
reference signal
outputting
Prior art date
Application number
KR1019950016664A
Other languages
English (en)
Other versions
KR0153067B1 (ko
Inventor
안 카오 타이
두타 사트야지트
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR960003101A publication Critical patent/KR960003101A/ko
Application granted granted Critical
Publication of KR0153067B1 publication Critical patent/KR0153067B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

단일 데이타 입력 전압 전원으로부터 기준 전압을 공급하는 회로가 제공된다. 이회로는 차동회로에 개별 기준전압을 제공하기 위해 소스 폴로워 회로와 연결된 지연회로를 사용한다. 데이타 입력 신호는 소스 폴로워회로와 지연회로에 동시에 공급된다. 소스 폴로워 회로는 P형 트랜지스터의 소스에 연결된 N형 트랜지스터를 포함한다. 지연 회로는 신호가 소스 폴로워 회로를 통과하여 차동회로의 입력으로 준비되기 까지 데이타 입력신호를 지연시키거나 붙잡아 두기 위해 제공된다. 지연을 사용함으로써 데이타 입력신호와 기준 신호(소스플로워 회로부터의 출력)는 차동회로에 동시에 입력된다.소스 폴로워 회로 내의 트랜지스터의 게이트와소스 사이에 걸리는 문턱 전압 강하는 기준 전압을 제공하는데 이 전압은 데이타 입력 전압을 따라 간다. 이런 방식으로 소스 폴로워 회로에 의해 유도된 히스테리시스는 차동 회로 또는 그와 비슷한 것에 의해 사용될 수 있는 기준 전압을 제공하며 두개의 개별적이고 서로 다른 전원을 공급해야 하는 필요를 없애준다.

Description

단일 전원 차동 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 유도된 히스테리시스(hysterisis)가 기준 전압을 구동하기 위해 입력 전압을 사용할 수 있도록 만드는 본 발명의 회로를 도시하는 도면.

Claims (17)

  1. 데이타 신호로부터 기준 신호를 발생시키는 전자 장치에 있어서, 상기 데이타 신호를 첫째 입력으로 수신하는 제1회로; 상기 데이타 신호를 제2회로에 공급하는 수단; 및 상기 제2회로내에 있으며 상기 데이타 신호에 기초하여 상기 기준 신호를 발생시키는 수단을 포함하는 것을 특징으로 하는 전자장치.
  2. 제1항에 있어서, 상기 데이타 신호가 높은 레벨과 낮은 레벨을 포함하는 것을 특징으로 하는 전자장치.
  3. 제2항에 있어서, 상기 제2회로가 상기 기준 신호의 높은 영역을 상기 데이타 신호의 상기 높은 레벨보다 작은레벨로 출력시키는 첫째 수단; 및 상기 기준 신호의 낮은 영역을 상기 데이타 신호의 상기 낮은 레벨보다 큰레벨로 출력시키는 둘째 수단 포함하는 것을 특징으로 하는 전자장치.
  4. 제3항에 있어서, 상기 첫째 수단이 상기 데이타 신호의 상기 높은 레벨이 그 자신을 입력될 때 상기 기준 신호의 상기 높은 영역을 출력시키는 N채널 디바이스를 포함하는 것을 특징으로 하는 전자장치.
  5. 제4항에 있어서, 상기 둘째 수단이 상기 데이타 신호의 상기 낮은 레벨이 그 자신에게 입력될 때 상기 기준 신호의 상기 낮은 영역을 출력시키는 P채널 디바이스를 포함하는 것을 특징으로 하는 전자장치.
  6. 제5항에 있어서, 상기 제2회로가 히스테리시스를 유도함으로써 상기 기준 신호를 발생시키는 것을 특징으로 하는 전자장치.
  7. 제6항에 있어서, 상기 제1회로가 상기 데이타 신호와 상기 기준 신호 모두를 수신하고 그 두 신호 사이의 비교 결과에 따라서 출력 신호를 제공하는 차동회로인 것을 특징으로 하는 전자장치.
  8. 제7항에 있어서, 상기 데이타 신호와 상기 기준 신호가 상기 제1회로에 동시에 입력되도록 보장해 주는지연 회로를 더 포함하는 것을 특징으로 하는 전자장치.
  9. 제8항에 있어서,상기 지연 회로가 상호 연결된 짝수 개수의 인버터 회로인 것을 특징으로 하는 전자장치.
  10. 데이타 신호로부터 기준 신호를 발생시키는 방법에 있어서, 제1회로가 상기 데이타 신호를 첫째 입력으로 수신하는 단계; 상기 데이타 신호를 제2회로에 공급하는 단계; 및 상기 데이타 신호에 기초하여 상기 제2회로가 상기 기준 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 상기 데이타 신호가 높은 레벨과 낮은 레벨을 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 발생단계가 상기 데이타 신호의 상기 높은 레벨보다 작은레벨로 상기 기준 신호의 높은 영역을 출력시키는 단계; 및 상기 데이타 신호의 상기 낮은 레벨보다 큰레벨로 상기 기준 신호의 낮은 영역을 출력시키는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 높은 영역을 출력시키는 상기 단계가 상기 데이타 신호의 상기 높은 레벨이 입력될 때 상기 기준 신호의 상기 높은 영역을 출력시키는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 낮은 영역을 출력시키는 상기 단계가 상기 데이타의 신호의 상기 낮은 레벨이 입력될 때 상기 기준 신호의 상기 낮은 영역을 출력시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 발생 단계가 히스테리시스를 유도하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 상기 수신 단계가 상기 데이타 신호와 상기 기준 신호 모두를 수신하는 단계; 및 그 신호들 사이의 비교 결과에 따라서 출력 신호를 공급하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 데이타 신호와 상기 기준 신호가 동시에 제1회로에 입력되도록 보장해 주기 위해 상기 데이타 신호의 수신을 지연시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019950016664A 1994-06-22 1995-06-21 단일 전원 차동 회로 KR0153067B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26412194A 1994-06-22 1994-06-22
US08/264,121 1994-06-22
US8/264,121 1994-06-22

Publications (2)

Publication Number Publication Date
KR960003101A true KR960003101A (ko) 1996-01-26
KR0153067B1 KR0153067B1 (ko) 1998-12-15

Family

ID=23004680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016664A KR0153067B1 (ko) 1994-06-22 1995-06-21 단일 전원 차동 회로

Country Status (4)

Country Link
US (1) US5530401A (ko)
JP (1) JPH0818358A (ko)
KR (1) KR0153067B1 (ko)
TW (1) TW431067B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821809A (en) * 1996-05-23 1998-10-13 International Business Machines Corporation CMOS high-speed differential to single-ended converter circuit
JP3045071B2 (ja) * 1996-05-30 2000-05-22 日本電気株式会社 差動信号生成回路
US5801549A (en) * 1996-12-13 1998-09-01 International Business Machines Corporation Simultaneous transmission bidirectional repeater and initialization mechanism
US6411151B1 (en) * 1999-12-13 2002-06-25 Inter Corporation Low jitter external clocking
US6366168B1 (en) * 2000-03-20 2002-04-02 Marvell International Ltd. Efficient ground noise and common-mode suppression network
US6775526B2 (en) 2000-12-01 2004-08-10 Microchip Technology Incorporated Modulated input signal filter

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2252130C2 (de) * 1972-10-24 1978-06-08 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte Schmitt-Trigger-Schaltung aus Isolierschicht-Feldeffekttransistoren
JPS5318308B2 (ko) * 1973-03-05 1978-06-14
GB1480984A (en) * 1975-09-25 1977-07-27 Standard Telephones Cables Ltd Schmitt trigger circuit
JPS5783930A (en) * 1980-11-12 1982-05-26 Fujitsu Ltd Buffer circuit
JPS5877317A (ja) * 1981-11-02 1983-05-10 Matsushita Electric Ind Co Ltd シユミツト・トリガ回路
US4507795A (en) * 1983-02-14 1985-03-26 Motorola, Inc. Apparatus and method for locating leading and trailing edges of RF pulses
US4687954A (en) * 1984-03-06 1987-08-18 Kabushiki Kaisha Toshiba CMOS hysteresis circuit with enable switch or natural transistor
US4677388A (en) * 1985-10-17 1987-06-30 Ampex Corporation Synchronization slicer
JPS62294328A (ja) * 1986-06-13 1987-12-21 Nec Corp カレントスイツチ
US4733107A (en) * 1986-07-10 1988-03-22 Western Digital Corporation Low current high precision CMOS schmitt trigger circuit
US4677315A (en) * 1986-07-28 1987-06-30 Signetics Corporation Switching circuit with hysteresis
JPH02142214A (ja) * 1988-11-24 1990-05-31 Nippon Motoroola Kk オフセット電圧を補償したラッチングコンパレータ
JP2635778B2 (ja) * 1989-09-21 1997-07-30 株式会社東芝 パルス回路
US5034623A (en) * 1989-12-28 1991-07-23 Texas Instruments Incorporated Low power, TTL level CMOS input buffer with hysteresis
JPH0555881A (ja) * 1991-08-27 1993-03-05 Toshiba Corp 遅延回路
US5274273A (en) * 1992-01-31 1993-12-28 Sperry Marine Inc. Method and apparatus for establishing a threshold with the use of a delay line

Also Published As

Publication number Publication date
JPH0818358A (ja) 1996-01-19
US5530401A (en) 1996-06-25
KR0153067B1 (ko) 1998-12-15
TW431067B (en) 2001-04-21

Similar Documents

Publication Publication Date Title
KR950027822A (ko) 전압레벨변환회로
KR910017773A (ko) 버퍼 회로
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR970051206A (ko) 저전력용 센스앰프회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR970023433A (ko) 혼합 공급 전압 시스템용 출력 드라이버
KR910002127A (ko) 전원절환회로
KR890016767A (ko) 직접회로
KR890013769A (ko) 중간전위생성회로
KR960003101A (ko) 단일 전원 차동 회로
KR890007430A (ko) 반도체 장치의 출력회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR970055506A (ko) 혼합 전압 입력 버퍼
KR940025178A (ko) 데이터 출력회로
KR870011703A (ko) 집적 회로
KR890007503A (ko) 반도체집적회로
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR970019032A (ko) 신호 레벨 변환 회로(Signal Level Converting Circuit)
KR890007286A (ko) 제어신호 출력회로
KR960019990A (ko) 저잡음 고속 출력버퍼
KR960027323A (ko) 펄스 신호 전달 회로
KR930014578A (ko) 출력버퍼의 노이즈 제거회로
KR970055466A (ko) 반도체 장치의 출력단 버퍼(buffer)
KR970013735A (ko) 출력버퍼 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20010529

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee