KR970055466A - 반도체 장치의 출력단 버퍼(buffer) - Google Patents

반도체 장치의 출력단 버퍼(buffer) Download PDF

Info

Publication number
KR970055466A
KR970055466A KR1019950047450A KR19950047450A KR970055466A KR 970055466 A KR970055466 A KR 970055466A KR 1019950047450 A KR1019950047450 A KR 1019950047450A KR 19950047450 A KR19950047450 A KR 19950047450A KR 970055466 A KR970055466 A KR 970055466A
Authority
KR
South Korea
Prior art keywords
buffer
control
output stage
signal
stage buffer
Prior art date
Application number
KR1019950047450A
Other languages
English (en)
Other versions
KR0170309B1 (ko
Inventor
원장식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950047450A priority Critical patent/KR0170309B1/ko
Publication of KR970055466A publication Critical patent/KR970055466A/ko
Application granted granted Critical
Publication of KR0170309B1 publication Critical patent/KR0170309B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 장치의 출력단 버퍼에 관해 게시한다. 종래의 출력단 버퍼는 전력소모가 많았으나, 본 발명의 출력단 버퍼는 출력버퍼에 N개의 제어신호를 갖는 N개의 제어버퍼가 직렬로 연결하고 상기 제어버퍼에는 제어신호와 지연회로를 부가함으로써 버퍼의 수를 조절할 수 있을 뿐만 아니라 전력소모도 줄일 수가 있다.

Description

반도체 장치의 출력단 버퍼(buffer)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 장치의 출력단 버퍼 회로도.

Claims (4)

  1. 출력버퍼에 N개의 제어신호를 갖는 N개의 제어버퍼가 직렬로 연결된 출력단 버퍼에 있어서, 상기 제어버퍼는 제어신호와 지연회로를 갖는 것을 특징으로 하는 반도체 장치의 출력단 버퍼.
  2. 제1항에 있어서, 상기 제어버퍼는 제어신호와 앞단의 제1내부신호를 입력으로 하는 제1낸드게이트와, 제1낸드게이트에 직렬로 연결된 제1지연회로 및 PMOS 트랜지스터와, 제어신호와 앞단의 제2내부신호를 입력으로 하는 제2낸드게이트와, 제2낸드게이트에 직렬로 연결된 제2지연회로 및 NMOS 트랜지스터와, 상기 NMOS트랜지스터의 드레인과 PMOS 트랜지스터의 드레인이 접속된 노드를 통해서 출력되는 출력신호와, 상기 PMOS 트랜지스터의 소오스에 접속된 전원전압 및 상기 NMOS 트랜지스터의 소오스에 연결된 접지전압이 연결된 버퍼회로인 것을 특징으로 하는 반도체 장치의 출력단 버퍼.
  3. 제1항에 있어서, 상기 지연회로는 두 개인 것을 특징으로 하는 반도체 장치의 출력단 버퍼.
  4. 제2항에 있어서, 상기 제1내부신호와 제1낸드게이트 사이에 삽입된 인버터를 갖는 것을 특징으로 하는 반도체 장치의 출력단 버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047450A 1995-12-07 1995-12-07 반도체 장치의 출력단 버퍼 KR0170309B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047450A KR0170309B1 (ko) 1995-12-07 1995-12-07 반도체 장치의 출력단 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047450A KR0170309B1 (ko) 1995-12-07 1995-12-07 반도체 장치의 출력단 버퍼

Publications (2)

Publication Number Publication Date
KR970055466A true KR970055466A (ko) 1997-07-31
KR0170309B1 KR0170309B1 (ko) 1999-03-30

Family

ID=19438300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047450A KR0170309B1 (ko) 1995-12-07 1995-12-07 반도체 장치의 출력단 버퍼

Country Status (1)

Country Link
KR (1) KR0170309B1 (ko)

Also Published As

Publication number Publication date
KR0170309B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR950027822A (ko) 전압레벨변환회로
KR900001131A (ko) 반도체 집적회로의 출력회로
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR970705237A (ko) 공급 및 인터페이스로 구성 가능한 입력/출력 버퍼(supply and interface configurable input/output buffer)
KR940017201A (ko) 데이타 출력 버퍼
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR940010529A (ko) 입력 버퍼
KR910002127A (ko) 전원절환회로
KR920013441A (ko) 반도체집적회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR987000733A (ko) Cmos 출력 버퍼내에서 전압 발진을 감소시킬 음 피드백 장치(negative feedback to reduce voltage oscillation in cmos output buffers)
KR890013769A (ko) 중간전위생성회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR970055466A (ko) 반도체 장치의 출력단 버퍼(buffer)
KR960003101A (ko) 단일 전원 차동 회로
JPS6119227A (ja) Ｍｏｓ入力回路装置
KR970055507A (ko) 개선된 집적회로용 출력 버퍼
KR100374547B1 (ko) 데이타출력버퍼회로
KR930014570A (ko) 출력버퍼회로
KR0157956B1 (ko) 출력 버퍼회로
KR970013729A (ko) 출력 버퍼회로
KR970055484A (ko) 출력 버퍼 회로
KR970072697A (ko) 트리 스테이트 출력 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee