KR970055484A - 출력 버퍼 회로 - Google Patents
출력 버퍼 회로 Download PDFInfo
- Publication number
- KR970055484A KR970055484A KR1019950057020A KR19950057020A KR970055484A KR 970055484 A KR970055484 A KR 970055484A KR 1019950057020 A KR1019950057020 A KR 1019950057020A KR 19950057020 A KR19950057020 A KR 19950057020A KR 970055484 A KR970055484 A KR 970055484A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- clock
- inputting
- control logic
- gate
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
프로그래밍으로 복합 기능을 구비할 수 있는 출력 버퍼를 개시한다. 클록0과 클록1을 입력으로 하는 기능제어 로직; 데이터와 상기 기능제어 블록의 출력을 입력으로 하는 스큐레이트 제어 로직; 상기 데이터와 상기 기능제어 블록의 출력을 입력으로 하는 드라이브 로직; 및 상기 스큐레이트 제어로직 및 상기 드라이브 로직의 출력을 입력으로 하는 출력단으로 구성된 것을 특징으로 하는 반도체 장치의 출력 버퍼회로를 제공한다.
따라서, 본 발명에 의하면, 프로그래밍에 의한 기능제어 로직의 제어신호에 의해 데이터 출력, 스큐레이트를 가지는 데이터 출력, 더블 버퍼 데이터 출력 및 트라이(Tri) 상태를 갖는 4가지 복합기능을 구비한 출력 버퍼회로를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의하여 프로그래밍에 의해 복합 기능을 구비한 출력 버퍼 회로를 나타낸 회로도이다.
제2도는 본 발명에 의한 기능제어 블록의 회로도이다.
Claims (3)
- 클록0과 클록1을 입력으로 하는 기능제어 로직; 데이터와 상기 기능제어 블록의 출력을 입력으로 하는 스큐레이트 제어 로직; 상기 데이터와 상기 기능제어 블록의 출력을 입력으로 하는 드라이브 로직; 및 상기 스큐레이트 제어로직 및 상기 드라이브 로직의 출력을 입력으로 하는 출력단으로 구성된 것을 특징으로 하는 반도체 장치의 출력 버퍼회로.
- 제1항에 있어서, 상기 출력단은 상기 스큐레이트제어로직의 출력이 직렬 연결된 제1PMOS와 제1NMOS 트랜지스터 각각의 게이트에 인가되고 상기 직렬 연결된 제1PMOS와 제1NMOS 트랜지스터의 일측이 전원단자에 연결되고 타측이 접지되어 상기 제1PMOS의 드레인을 출력으로 하는 전단; 및 상기 드라이브로직의 출력이 직렬 연결된 제2PMOS와 제2NMOS 트랜지스터 각각의 게이트에 인가되고 상기 직렬 연결된 제2PMOS와 제2NMOS 트랜지스터의 일측이 전원단자에 연결되고 타측이 접지되어 전단의 출력과 결합된 상기 제2PMOS와 제2NMOS 트랜지스터의 일측이 전원단자에 연결되고 타측이 접지되어 전단의 출력과 결합된 상기 제2PMOS의 드레인을 출력으로 하는 후단으로 구성된 것을 특징으로 하는 반도체 장치의 출력 버퍼회로.
- 제1항에 있어서, 상기 기능 제어 로직은 클록0과 클록1을 입력으로 하고 상기 스큐레이트 제어로직에 출력하는 배타적 NOR게이트; 상기 클록0과 클록1을 입력으로 하는 제1NOR게이트; 상기 클록0을 입력을 하는 인버터; 상기 인버터으 출력과 상기 클록1을 입력으로 하는 제2NOR게이트; 및 상기 제1NOR게이트오 상기 제2NOR게이트를 입력으로 하고 드라이브 로직에 출력하는 OR게이트로 구성된 것을 특징으로 하는 반도체장치의 출력 버퍼회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057020A KR970055484A (ko) | 1995-12-26 | 1995-12-26 | 출력 버퍼 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057020A KR970055484A (ko) | 1995-12-26 | 1995-12-26 | 출력 버퍼 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970055484A true KR970055484A (ko) | 1997-07-31 |
Family
ID=66618292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950057020A KR970055484A (ko) | 1995-12-26 | 1995-12-26 | 출력 버퍼 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970055484A (ko) |
-
1995
- 1995-12-26 KR KR1019950057020A patent/KR970055484A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008859A (ko) | 직류 전류를 제거한 데이타 출력 버퍼 | |
| KR960039349A (ko) | 반도체 집적회로 | |
| KR940017201A (ko) | 데이타 출력 버퍼 | |
| KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| KR970055474A (ko) | 프리차지회로를 내장한 씨모스(cmos) 출력회로 | |
| KR920013441A (ko) | 반도체집적회로 | |
| KR970013732A (ko) | 멀티파워를 사용하는 데이타 출력버퍼 | |
| KR960009408A (ko) | 노이즈 감소 출력 버퍼 | |
| KR890013769A (ko) | 중간전위생성회로 | |
| KR970022759A (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR920022298A (ko) | 레벨 변환 출력 회로 | |
| KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
| KR950010366A (ko) | 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자 | |
| KR970055484A (ko) | 출력 버퍼 회로 | |
| KR970019061A (ko) | 데이타 출력버퍼 | |
| KR950000353Y1 (ko) | 디 플립플롭 | |
| KR970019082A (ko) | 배타적 논리합 연산장치 | |
| KR940003399Y1 (ko) | 어드레스 버퍼 | |
| KR100469762B1 (ko) | 씨게이트 회로 | |
| KR200290049Y1 (ko) | 반도체소자의마스터슬레이브래치 | |
| KR970031318A (ko) | 데이타 출력 버퍼 | |
| KR930014570A (ko) | 출력버퍼회로 | |
| KR950004277A (ko) | 데이타 출력 장치 | |
| KR950024063A (ko) | 전 가산기 | |
| KR970013729A (ko) | 출력 버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |