KR950024063A - 전 가산기 - Google Patents

전 가산기 Download PDF

Info

Publication number
KR950024063A
KR950024063A KR1019940000970A KR19940000970A KR950024063A KR 950024063 A KR950024063 A KR 950024063A KR 1019940000970 A KR1019940000970 A KR 1019940000970A KR 19940000970 A KR19940000970 A KR 19940000970A KR 950024063 A KR950024063 A KR 950024063A
Authority
KR
South Korea
Prior art keywords
node
input
gate
drain
source
Prior art date
Application number
KR1019940000970A
Other languages
English (en)
Other versions
KR0144416B1 (ko
Inventor
안문원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940000970A priority Critical patent/KR0144416B1/ko
Publication of KR950024063A publication Critical patent/KR950024063A/ko
Application granted granted Critical
Publication of KR0144416B1 publication Critical patent/KR0144416B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

본 발명은 연산 논리장치에 사용되는 전 가산기에 관한 것으로, 단지 두개의 반전 게이트와 네 개의 PMOS형 트랜지스터와 세 개의 NMOS형 트랜지스터만으로 가산기를 구현하여 입력이 출력으로 직접적으로 사용되도록 함으로써, 래이아웃시에 차지하는 면적을 줄일 뿐만 아니라, 동작 속도 또한 빠르게 한 전 가산기에 관한 기술이다.

Description

전 가산기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 전 가산기의 실시예를 도시한 회로도.

Claims (1)

  1. 연산 논리장치에 사용되는 전 가산기에 있어서, 제1입력을 반전시키는 제1반전 게이트와, 드레인은 상기 제1반전 게이트의 출력노드에 접속되고 게이트로는 제2입력이 인가되며 소오스가 제1노드에 접속된 제1NMOS형 트랜지스터와, 드레인은 상기 제1입력에 연결되고 게이트로는 상기 제2입력이 인가되며 소오스는 제1노드에 접속된 제1PMOS형 트랜지스터와, 드레인은 상기 제2입력에 연결되고 게이트로는 상기 제1입력이 인가되며 소오스는 제1노드에 접속된 제2 PMOS형 트랜지스터와, 드레인은 상기 제2입력에 연결되고 게이트는 상기 제1노드에 접속되며 소오스는 출력단 캐리에 연결된 제3PMOS형 트랜지스터와, 드레인은 상기 출력단 캐리에 연결되고 게이트는 상기 제1노드에 접속되며 소오스는 제2노드에 접속된 제2 NMOS형 트랜지스터와, 드레인은 제3입력에 연결되고 게이트는 상기 제1노드에 접속되며 소오스는 상기 제2노드에 연결된 제3NMOS형 트랜지스터와, 드레인은 상기 제3입력에 연결되고 게이트는 상기 제1노드에 접속되며 소오스는 출력단 합에 연결된 제4PMOS형 트랜지스터와, 상기 제2노드와 출력단 합 사이에 접속되며 제2노드의 논리 상태를 반전시키는 제2반전 게이트를 포함하는 것을 특징으로 하는 전 가산기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000970A 1994-01-19 1994-01-19 전 가산기 KR0144416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940000970A KR0144416B1 (ko) 1994-01-19 1994-01-19 전 가산기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000970A KR0144416B1 (ko) 1994-01-19 1994-01-19 전 가산기

Publications (2)

Publication Number Publication Date
KR950024063A true KR950024063A (ko) 1995-08-21
KR0144416B1 KR0144416B1 (ko) 1998-08-17

Family

ID=19375947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000970A KR0144416B1 (ko) 1994-01-19 1994-01-19 전 가산기

Country Status (1)

Country Link
KR (1) KR0144416B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476866B1 (ko) * 1997-09-04 2005-08-29 삼성전자주식회사 컴플리멘탈모오스형전가산회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521351B1 (ko) * 1999-10-14 2005-10-12 삼성전자주식회사 전가산기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476866B1 (ko) * 1997-09-04 2005-08-29 삼성전자주식회사 컴플리멘탈모오스형전가산회로

Also Published As

Publication number Publication date
KR0144416B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR900002328A (ko) 감지회로
KR910003940A (ko) 반도체집적회로
KR920019090A (ko) 레벨 인버터회로
KR960039349A (ko) 반도체 집적회로
KR900002558A (ko) 출력회로
KR910002127A (ko) 전원절환회로
KR970072701A (ko) 정전기 보호회로
KR950024063A (ko) 전 가산기
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR950025527A (ko) 전 가산기
KR970019082A (ko) 배타적 논리합 연산장치
KR910017424A (ko) 반도체 집적회로 장치의 메모리셀 회로
KR970078021A (ko) 트랜지스터 수가 감소된 3개 입력을 갖는 배타적 노아 게이트
KR880004655A (ko) 전송 게이트 회로
KR970078011A (ko) 복합 게이트 회로 및 그 설계방법
KR980006900A (ko) 고속 전압 변환 회로
KR940008135A (ko) Mos전계효과 트랜지스터
KR940020422A (ko) 반도체 메모리 장치의 출력 버퍼회로
KR970031347A (ko) 익스클루시브 오아 게이트
KR970055544A (ko) 인텐시브 익스클루시브 노어 논리 게이트 회로
KR970055542A (ko) 앤드게이트회로
KR970051161A (ko) 워드라인 구동장치
KR960002802A (ko) 고속 입력회로를 갖는 반도체 장치
KR930005370A (ko) 입력 회로
KR930014570A (ko) 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee