KR970072701A - 정전기 보호회로 - Google Patents
정전기 보호회로 Download PDFInfo
- Publication number
- KR970072701A KR970072701A KR1019970012115A KR19970012115A KR970072701A KR 970072701 A KR970072701 A KR 970072701A KR 1019970012115 A KR1019970012115 A KR 1019970012115A KR 19970012115 A KR19970012115 A KR 19970012115A KR 970072701 A KR970072701 A KR 970072701A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- transistor
- channel region
- drain
- Prior art date
Links
- 230000005611 electricity Effects 0.000 title claims 3
- 230000003068 static effect Effects 0.000 title claims 3
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 정전기보호회로를 개시한다. 본 발명의 전기보호회로는 제1전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인 및 제2공통노드에 연결된 게이트를 가진 제1트랜지스터; 및 제2전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인, 제2공통노드에 연결된 게이트 및 접지전압에 연결된 채널영역을 가진 제2트랜지스터를 포함하는 반도체장치의 입출력버퍼의 정전기 보호회로에 있어서, 제1전원전압에 연결된 소오스, 상기 두 개이 공통노드 중 어느 하나에 연결된 드레인, 제2전원전압에 연결된 게이트 및 접지전압에 연결된 채널영역을 가진 제3트랜지스터; 제2전원전압에 연결된 소오스, 상기 두 개의 공통노드 중 어느 하나에 연결된 드레인, 제2전원전압에 연결된 게이트 및 접지전압에 연결된 채널영역을 가지는 제4트랜지스터; 및 접지전압에 연결된 소오스, 상기 두 개이 공통노드 중 어느 하나에 연결된 드레인, 접지전압에 연결된 게이트 및 채널영역을 가지는 제5트랜지스터를 구비한 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 N모스 트랜지스터로 구성한 본 발명의 정전기 보호회로의 일 실시예도로서, (가)는 입력단 버퍼회로도, (나)는 출력한 드라이버 회로도, 제6도는 P모스 트랜지스터로 구성한 본 발명의 정전기 보호회로의 다른 실시예도로서, (가)는 입력단 회로도, (나)는 출력단 회로도.
Claims (4)
- 제1전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인 및 제2공통노드에 연결된 게이트를 가진 제1트랜지스터; 및 제2전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인, 제2공통노드에 연결된 게이트 및 접지전압에 연결된 채널영역을 가진 제2트랜지스터를 포함하는 반도체장치의 입출력버퍼의 정전기 보호회로에 있어서, 제1전원전압에 연결된 소오스, 상기 두 개의 공통노드 중 어느 하나에 연결된 드레인, 제2전원전압에 연결된 게이트 및 접지전압에 연결된 채널영역을 가진 제3트랜지스터; 제2전원전압에 연결된 소오스, 상기 두 개이 공통노드 중 어느 하나에 연결된 드레인, 제2전원전압에 연결된 게이트 및 접지전압에 연결된 채널 영역을 가지는 제4트랜지스터; 및 접지전압에 연결된 소오스, 상기 두 개의 공통노드 중 어느 하나에 연결된 드레인, 접지전압에 연결된 게이트 및 채널영역을 가지는 제5트랜지스터를 구비한 것을 특징으로 하는 정전기 보호회로.
- 제1항에 있어서, 상기 제3 내지 제5트랜지스터는 NMOS트랜지스터인 것을 특징으로 하는 정전기 보호회로.
- 제1전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인 및 제2공통노드에 연결된 게이트를 가진 제1트랜지스터; 및 제2전원전압에 연결된 소오스, 제1공통노드에 연결된 드레인, 제2공통노드에 연결된 게이트 및 접지전압에 연결된 채널영역을 가진 제2트랜지스터를 포함하는 반도체장치의 입출력버퍼의 정전기 보호회로에 있어서, 제1전원전압에 연결된 소오스, 상기 두 개의 공통노드 중 어느 하나에 연결된 드레인, 제1전원전압에 연결된 게이트 및 제1전원전압에 연결된 채널영역을 가진 제3트랜지스터; 제2전원전압에 연결된 소오스, 상기 두 개이 공통노드 중 어느 하나에 연결된 드레인, 제1전원전압에 연결된 게이트 및 제1전원전압에 연결된 채널영역을 가지는 제4트랜지스터; 및 제1전원전압에 연결된 소오스, 상기 두 개의 공통노드 중 어느 하나에 연결된 드레인, 제1전원전압에 연결된 게이트 및 채널영역을 가지는 제5트랜지스터를 구비한 것을 특징으로 하는 정전기 보호회로.
- 제3항에 있어서, 상기 제3 내지 제5트랜스터는 PMOS트랜지스터인 것을 특징으로 하는 정전기 보호회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009993A KR970072681A (ko) | 1996-04-03 | 1996-04-03 | 기판 바이어스가 분리된 회로에서의 정전기 보호회로 |
KR96-9993 | 1996-04-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970072701A true KR970072701A (ko) | 1997-11-07 |
KR100212160B1 KR100212160B1 (en) | 1999-08-02 |
Family
ID=19454936
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960009993A KR970072681A (ko) | 1996-04-03 | 1996-04-03 | 기판 바이어스가 분리된 회로에서의 정전기 보호회로 |
KR1019970012115A KR100212160B1 (en) | 1996-04-03 | 1997-04-02 | Electrostatic protection circuit |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960009993A KR970072681A (ko) | 1996-04-03 | 1996-04-03 | 기판 바이어스가 분리된 회로에서의 정전기 보호회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5883540A (ko) |
JP (1) | JP3619632B2 (ko) |
KR (2) | KR970072681A (ko) |
FR (1) | FR2747246B1 (ko) |
NL (1) | NL1005704C2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100384785B1 (ko) * | 1999-06-29 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 정전기 방지 회로 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11355123A (ja) * | 1998-06-11 | 1999-12-24 | Mitsubishi Electric Corp | 動的しきい値mosトランジスタを用いたバッファ |
JP3573674B2 (ja) | 1999-12-27 | 2004-10-06 | Necエレクトロニクス株式会社 | 半導体集積回路の入出力保護装置とその保護方法 |
US6291964B1 (en) * | 2000-01-21 | 2001-09-18 | United Microelectronics Corp. | Multiple power source electrostatic discharge protection circuit |
KR100337923B1 (ko) * | 2000-07-24 | 2002-05-24 | 박종섭 | Esd 보호 장치 |
EP1313145A1 (en) * | 2001-11-19 | 2003-05-21 | Agilent Technologies, Inc. (a Delaware corporation) | Amplifier circuit apparatus and method of EMI suppression |
KR100429425B1 (ko) * | 2001-12-21 | 2004-05-03 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
JP2004304136A (ja) * | 2003-04-01 | 2004-10-28 | Oki Electric Ind Co Ltd | 半導体装置 |
US7057450B2 (en) * | 2003-07-30 | 2006-06-06 | Winbond Electronics Corp. | Noise filter for an integrated circuit |
US7969704B2 (en) | 2007-10-01 | 2011-06-28 | Broadcom Corporation | Snubber circuit |
CN103325784B (zh) * | 2013-06-09 | 2015-11-25 | 电子科技大学 | 基于忆阻器的芯片静电保护电路 |
CN105246286B (zh) * | 2015-11-17 | 2018-06-01 | 上海一旻成峰电子科技有限公司 | 电力半导体器件综合保护装置及制备方法 |
FR3063574B1 (fr) | 2017-03-03 | 2019-05-03 | Stmicroelectronics Sa | Dispositif compact de protection d'un circuit integre contre les decharges electrostatiques |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0691196B2 (ja) * | 1984-07-25 | 1994-11-14 | 株式会社日立製作所 | 半導体装置 |
US5343352A (en) * | 1989-01-20 | 1994-08-30 | Nec Corporation | Integrated circuit having two circuit blocks energized through different power supply systems |
JPH07335834A (ja) * | 1994-06-07 | 1995-12-22 | Nippon Motorola Ltd | 半導体集積回路装置の出力ドライバ |
JPH088391A (ja) * | 1994-06-17 | 1996-01-12 | Mitsubishi Electric Corp | 半導体回路 |
-
1996
- 1996-04-03 KR KR1019960009993A patent/KR970072681A/ko active Search and Examination
-
1997
- 1997-04-02 NL NL1005704A patent/NL1005704C2/nl not_active IP Right Cessation
- 1997-04-02 KR KR1019970012115A patent/KR100212160B1/ko not_active IP Right Cessation
- 1997-04-02 FR FR9704006A patent/FR2747246B1/fr not_active Expired - Fee Related
- 1997-04-03 US US08/826,594 patent/US5883540A/en not_active Expired - Lifetime
- 1997-04-03 JP JP08482897A patent/JP3619632B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100384785B1 (ko) * | 1999-06-29 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 정전기 방지 회로 |
Also Published As
Publication number | Publication date |
---|---|
FR2747246B1 (fr) | 2000-12-22 |
US5883540A (en) | 1999-03-16 |
NL1005704A1 (nl) | 1997-10-06 |
KR970072681A (ko) | 1997-11-07 |
KR100212160B1 (en) | 1999-08-02 |
JPH1070450A (ja) | 1998-03-10 |
FR2747246A1 (fr) | 1997-10-10 |
NL1005704C2 (nl) | 2000-02-15 |
JP3619632B2 (ja) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
KR970072701A (ko) | 정전기 보호회로 | |
KR970055264A (ko) | 차동 증폭기 | |
KR910002127A (ko) | 전원절환회로 | |
KR940020189A (ko) | 캐스코드 전류 미러가 포함된 집적 회로 | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
KR940025175A (ko) | 반도체 집적회로의 중간전위 발생회로 | |
KR970067337A (ko) | 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로 | |
KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 | |
KR960026787A (ko) | 전류 모드 감지 증폭기를 구비하는 집적 회로 | |
KR940027164A (ko) | 3개의 전원 공급선을 갖는 출력 회로 | |
KR970008566A (ko) | 반도체 집적회로 | |
KR910010860A (ko) | 출력회로 | |
KR970024600A (ko) | 레벨시프트회로 | |
KR980006900A (ko) | 고속 전압 변환 회로 | |
KR920011077A (ko) | 반도체 회로 | |
KR920001854A (ko) | 출력회로장치 | |
KR980006873A (ko) | 반도체 장치의 저전압 회로 | |
KR970076798A (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
KR970024546A (ko) | 딜레이(delay) 회로 | |
KR970051086A (ko) | 반도체 장치의 중간전원전압 발생회로 | |
KR970055544A (ko) | 인텐시브 익스클루시브 노어 논리 게이트 회로 | |
KR980004022A (ko) | 반도체 장치의 제로 플로그(zero flag) 검증 회로 | |
KR970019076A (ko) | 전압레벨 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |