KR950010366A - 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자 - Google Patents

2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자 Download PDF

Info

Publication number
KR950010366A
KR950010366A KR1019940024973A KR19940024973A KR950010366A KR 950010366 A KR950010366 A KR 950010366A KR 1019940024973 A KR1019940024973 A KR 1019940024973A KR 19940024973 A KR19940024973 A KR 19940024973A KR 950010366 A KR950010366 A KR 950010366A
Authority
KR
South Korea
Prior art keywords
input
control signal
circuit
base cell
inverted
Prior art date
Application number
KR1019940024973A
Other languages
English (en)
Inventor
에스. 마한트-쉐터 쉬발링
제이. 랜더스 로버트
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR950010366A publication Critical patent/KR950010366A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

베이스 셀 소자(10)은 N-채널 트랜지스터(14) 및 P-채널 트랜지스터(16)을 포함하는 멀티플렉서로서 구성된 제1전송 게이트(12)를 포함한다. 또한, 베이스 셀 소자(10)은 N-채널 트랜지스터(20) 및 P-채널 트랜지스터(22)를 포함하는 멀티플렉서로서 구성된 제2전송 게이트(18)을 포함한다. 제1전송 게이트(12) 및 제2전송 게이트(18)들 각각은 제어 신호 C 및 인버터(24)로부터의 반전된 제어신호C를 수신한다. 제1전송 게이트(12)는 제1입력 신호 A를 수신하고, 제2전송 게이트(18)은 제2입력 신호B를 수신한다. 베이스 셀 소자(10)은 제1전송게이트(12) 및 제2전송게이트(18)로부터 공통 출력 신호를 0를 발생시킨다. 베이스 셀 소자(10)은 2입력 기능 연산들을 전부 수행할 수 있다.

Description

그 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 멀티플렉서 베이스 셀 소자의 간략 개략도.

Claims (16)

  1. 그 입력 기능들을 전부 제공하기 위한 베이스 셀 소자에 있어서, 제어 신호를 수신하고 이에 응답하여 반전된 제어 신호를 발생하기 위한 인버터; 제1입력, 상기 제어 신호 및 상기 반전된 제어 신호틀 수신하기 위한 제1전송 게이트; 및 제2입력, 상기 제어 신호 및 상기 반전된 제어 신호를 수신하기 위한 제2전송 게이트를 포함하고, 상기 제1 및 제2전송게이트들이 단일 출력을 밭생시키는 것을 특징으로 하는 베이스 셀 소자.
  2. 제1항에 있어서, 상기 제1전송 게이트, 상기 제2전송 게이트 및 상기 인버터들은 각각은 N-채널 트랜지스터 및 P-채널 트랜지스터틀 포함하는 것을 특징으로 하는 베이스 셀 소자.
  3. 제2항에 있어서, 상기 제1입력은 상기 제1전송 게이트의 상기 N-채널 트랜지스터 및 P-채널 트랜지스터의 소오스들에 접속되고; 상기 제2입력은 상기 제2전송 게이트의 상기 N-채널 트랜지스터 및 P-채널트랜지스터의 소오스들에 접속되며; 상기 제어 신호는 상기 제1 및 제2전송게이트 P-채널 트랜지스터들의 게이트들에 접속되고; 상기 반전된 제어 신호는 상기 제1 및 제2전송 게이트 N-채널 트랜지스터들의 게이트들에 접속되며; 상기 제1 및 제2전송 게이트들외 상기 N-채널 트랜지스터 및 P-채널 트랜지스터는 상기 단일 출력에 접속된 드레인들을 포함하는 것을 특징으로 하는 베이스 셀 소자.
  4. 제1항에 있어서, 상기 제1입력과 상기 제어 신호의 AND기능은 상기 제2입력을 저레벨 상태로 정하므로써 상기 단일 출력에서 발생된 것을 특징으로 하는 베이스 셀 소자.
  5. 제1항에 있어서, 상기 제2입력과 상기 제어 신호의 OR기능은 상기 제1입력을 고레벨 상태로 정하므로써 상기 단일 출력에서 발생되는 것을 특징으로 하는 베이스 셀 소자.
  6. 제1항에 있어서, 상기 제2입력과 상기 반전된 제어 신호의 반전된 입력 AND 기능은 상기 제1입력을 저레벨 상태로 정하므로써 상기 단일 출력에서 발생된 것을 특징으로 하는 베이스 셀 소자.
  7. 제1항에 있어서, 상기 제1입력과 상기 반전된 제어 신호의 반전된 입력 OR기능은 상기 제2입력을 고레벨 상태로 정하므로써 상기 단일 출력에서 발생되는 것을 특징으로 하는 배이스 셀 소자.
  8. 제1항에 있어서, 상기 단일 출력에서 상기 제1입력과 상기 제어 신호의 XOR기능을 하도록 하기 위해서 상기 제2입력이 상기 제1입력의 반전이 되도록 상기 제1입력과 상기 제2입력 사이에 접속된 제2인버터를 더 포함하는 것을 특징으로 하는 베이스 셀 소자.
  9. 제1항에 있어서, 상기 단일 출력에서 상기 제2입력과 상기 제어신호의 XNOR기능을 하도록 하기 위해서 상기 제1입력이 상기 제2입력의 반전이 되도록 상기 제1입력과 상기 제2입력 사이에 접속된 제2인버터를 더 포함하는 것을 특징으로 하는 베이스 셀 소자.
  10. 제1항에 있어서, 상기 제1전송 게이트와 상기 제2전송 게이트 사이에 있는 접속부들은 상기 제1 및 제2전송 게이트들 각각의 단일 금속 트랙을 따라 발생하는 것을 특징으로 하는 베이스 셀 소자.
  11. 2입력 기능들을 전부 제공하기 위한 베이스 셀 소자에서 있어서, 반전된 제어 신호를 발생하기 위해서 제어 신호를 수신 및 반전시키기 위한 제1반전 회로; 제1입력을 수신하기 위해 상기 반전 회로에 결합된 제1입력회로; 제2입력을 수신하기 위해 반전회로에 결함되고, 상기 제1입력, 상기 제2압력, 상기 제어 신호 및 상기 반전된 제어 신호에 응답하여 상기 제1입력 회로와 함께 단일 출력을 발생시키기 위한 제2입력 회로; 및 상기 베이스 셀 소자가 2입력 기능들을 전부 수행할 수 있도록 상기 제1입력 회로 및 상기 제2입력 회로에 결합된 제2반전 회로를 포함하는 것을 특징으로 하는 베이스 셀 소자.
  12. 제11항에 있어서, 상기 제1반전 회로 및 상기 제2반전 회로는 상기 단일 출력에서 상기 제1 및 제2입력들의 NAND 기능을 하도록 하기 위해서 상기 제1 및 제2입력 회로들로부터 단선되는 것을 특징으로 하는 베이스 셀 소자.
  13. 제11항에 있어서, 상기 제1반전 회로 및 상기 제2반전 회로는 상기 단일 출력에서 상기 제1 및 제2입력들의 NOR 기능을 하도록 하기 위해서 상기 제1 및 제2입력 회로들로부터 단선되는 것을 특징으로 하는 베이스 셀 소자.
  14. 제11항에 있어서, 상기 제1입력 회로와 상기 제2입력 회로 사이에 있는 접속부들은 상기 제1 및 제2입력 회로들 각각의 단일 금속 트랙을 따라 발생하는 것을 특징으로 하는 베이스 셀 소자.
  15. 제11항에 있어서, 상기 제2반전 회로는 상기 단일 출력에서 AND, OR, 반전된 입력 AND 및 반전된 입력 OR기능들을 하도록 하기 위해서 상기 제1입력 회로 및 상기 제2입력 회로로부터 단선되는 것을 특징으로 하는 베이스 셀 소자.
  16. 제11항에 있어서, 상기 제1반전 회로, 상기 제2반전 회로, 상기 제1입력 회로 및 상기 제2입력 회로는 단일 금속 트랙 접속부들을 갖는 트랜지스터들을 포함하는 것을 특징으로 하는 베이스 셀 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940024973A 1993-09-30 1994-09-30 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자 KR950010366A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12988193A 1993-09-30 1993-09-30
US08/129881 1993-09-30

Publications (1)

Publication Number Publication Date
KR950010366A true KR950010366A (ko) 1995-04-28

Family

ID=22442040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024973A KR950010366A (ko) 1993-09-30 1994-09-30 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자

Country Status (4)

Country Link
EP (1) EP0647030A3 (ko)
JP (1) JPH07202680A (ko)
KR (1) KR950010366A (ko)
TW (1) TW265490B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970069274A (ko) * 1996-04-18 1997-11-07 황선두 원적외선방사 수지몰탈조성물
KR101042586B1 (ko) * 2010-09-07 2011-06-20 (주) 테크원 도로포장용 블럭 및 이를 이용한 도로포장용 블럭 구조물
KR102539627B1 (ko) * 2022-11-22 2023-06-02 주식회사 빌트존 재생골재를 이용한 시멘트 콘크리트 블록 조성물 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594363A (en) 1995-04-07 1997-01-14 Zycad Corporation Logic cell and routing architecture in a field programmable gate array
US6445049B1 (en) * 1997-06-30 2002-09-03 Artisan Components, Inc. Cell based array comprising logic, transfer and drive cells
DE19821455C1 (de) * 1998-05-13 1999-11-25 Siemens Ag Verzögerungsoptimierter Multiplexer
JP3608970B2 (ja) 1999-03-16 2005-01-12 富士通株式会社 論理回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970069274A (ko) * 1996-04-18 1997-11-07 황선두 원적외선방사 수지몰탈조성물
KR101042586B1 (ko) * 2010-09-07 2011-06-20 (주) 테크원 도로포장용 블럭 및 이를 이용한 도로포장용 블럭 구조물
KR102539627B1 (ko) * 2022-11-22 2023-06-02 주식회사 빌트존 재생골재를 이용한 시멘트 콘크리트 블록 조성물 및 그 제조 방법

Also Published As

Publication number Publication date
EP0647030A2 (en) 1995-04-05
TW265490B (ko) 1995-12-11
JPH07202680A (ja) 1995-08-04
EP0647030A3 (en) 1995-11-08

Similar Documents

Publication Publication Date Title
KR970071829A (ko) 반도체집적회로
KR950027822A (ko) 전압레벨변환회로
KR910013734A (ko) 잡음 허용 입력 버퍼
KR960027337A (ko) 출력신호레벨이 개선된 정논리회로
KR970051206A (ko) 저전력용 센스앰프회로
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
KR890010906A (ko) 스태틱 ram의 출력회로
KR910002127A (ko) 전원절환회로
KR920013441A (ko) 반도체집적회로
KR890016767A (ko) 직접회로
KR870009387A (ko) 반도체 대규모 집적회로
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR930024289A (ko) 가산기
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR960003101A (ko) 단일 전원 차동 회로
KR890011215A (ko) 일치판정회로
KR890007286A (ko) 제어신호 출력회로
KR970013754A (ko) 레벨 쉬프트 회로
KR950000353Y1 (ko) 디 플립플롭
FR2352449A1 (fr) Dispositif logique a trois etats en technologie mos complementaire
SU1598160A1 (ru) Трехзначный элемент
KR960015366A (ko) 아날로그 및 디지탈 겸용포트
KR960042729A (ko) 메모리 장치용 멀티플렉서
KR970024601A (ko) 배타적 논리합 회로
KR970076798A (ko) 반도체 메모리장치의 내부 전원전압 발생회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid