KR970071829A - 반도체집적회로 - Google Patents

반도체집적회로 Download PDF

Info

Publication number
KR970071829A
KR970071829A KR1019970013966A KR19970013966A KR970071829A KR 970071829 A KR970071829 A KR 970071829A KR 1019970013966 A KR1019970013966 A KR 1019970013966A KR 19970013966 A KR19970013966 A KR 19970013966A KR 970071829 A KR970071829 A KR 970071829A
Authority
KR
South Korea
Prior art keywords
nmos transistor
drain
transistor
input signal
nmos
Prior art date
Application number
KR1019970013966A
Other languages
English (en)
Other versions
KR100517843B1 (ko
Inventor
히로시 도요시마
마사시게 하라다
도모히로 나가노
요지 니시오
아츠시 히라이시
구니히로 고미야지
히데하루 야하타
겐이치 후쿠이
히로후미 즈시
다카히로 소노다
하루코 가와치노
사다유키 모리타
Original Assignee
가나이 츠토무
히다치세사쿠쇼 가부시끼가이샤
스즈키 진이치로
히다치초엘에스아이 엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 가부시끼가이샤, 스즈키 진이치로, 히다치초엘에스아이 엔지니어링 가부시끼가이샤 filed Critical 가나이 츠토무
Publication of KR970071829A publication Critical patent/KR970071829A/ko
Application granted granted Critical
Publication of KR100517843B1 publication Critical patent/KR100517843B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

미소신호를 증폭하는 차동앰프를 갖는 반도체집적회로에 관한 것으로서, 센스앰프가 활성화되고 리세트신호(SAEQB02)가 해제되고 나서 앰프 출력에 응답할 때까지의 출력지연시간을 단축할 수 있는 센스앰프를 갖는 반도체집적회로를 제공하기 위해, 제1 및 제2입력신호선, 그 소오스가 서로 접속된 제1 및 제2NMOS 트랜지스터를 갖고 제1 및 제2입력신호선상의 제1 및 제2입력신호의 전압차를 증폭하는 차동증폭회로, 제1 및 제2NMOS 트랜지스터의 소오스에 접속되는 전류원 및 제2입력신호에 대응하는 차동증폭회로의 출력을 입력으로 하고 제1전원선에 접속되는 제1CMOS인버터 및 제1입력신호에 대응하는 차동증폭회로의 출력을 입력하고 제1 전원선에 접속되는 제2CMOS인버터로 이루어지는 래치회로를 포함하고, 제1 및 제2CMOS인버터의 출력이 제2 및 제1CMOS인버터의 입력에 각각 접속되고, 제1 및 제2CMOS인버트는 전류원에 직렬로 접속되는 것을 구성으로 하였다.
이러한 구성에 의해 입력신호와 증폭기 사이에 전압차가 발생하고, 리세트가 해제되며, 활성화되고 나서 전압차기 증폭되어 출력될 때까지의 센스앰프의 응답시간을 단축할 수 있다는 등의 효과가 있다.

Description

반도체집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체집적회로에 의해 실현되는 센스앰프의 모식도.

Claims (9)

  1. 제1 및 제2입력신호선, 그 소오스가 서로 접속된 제1 및 제2NMOS트랜지스를 갖고, 상기 제1 및 제2입력신호선상의 제1 및 제2입력신호의 전압차를 증폭하는 차동증폭회로, 상기 제1 및 제2NMOS 트랜지스터의 소오스에 접속되는 전류원 및 상기 제2입력신호에 대응하는 차동증폭회로의 출력을 입력으로 하고 제1전원선에 접속되는 제1CMOS인버터 및 제1입력신호에 대응하는 차동증폭회로의 출력을 입력하고 상기 제1 전원선에 접속되는 제2CMOS인버터로 이루어지는 래치회로를 포함하고, 제1 및 제2CMOS인버터의 출력이 상기 제2 및 제1CMOS인버터의 입력에 각각 접속되고, 상기 제1 및 제2CMOS인버트는 상기 전류원에 직렬로 접속되는 것을 특징으로 하는 반도체집적회로.
  2. 제1항에 있어서, 상기 제1CMOS인버터는 그의 소오스가 상기 제1전원선에 접속되는 제1PMOS트랜지스터와 상기 제1PMOS트랜지스터의 드레인에 그의 드레인이 접속되는 제3NMOS트랜지스터로 이루어지고, 상기 제2CMOS인버터는 그의 소오스가 상기 제1전원선에 접속되는 제2PMOS트랜지스터와 상기 제2PMOS트랜지스터의 드레인에 그의 드레인이 접속되는 제4NMOS트랜지스터로 이루어지고, 상기 전류원은 그의 게이트에 제3입력신호가 공급되고, 그의 드레인이 상기 제1 및 제2NMOS트랜지스터의 소오스에 접속되는 제5NMOS트랜지스터로 이루어지는 것을 특징으로 하는 반도체집적회로.
  3. 제2항에 있어서, 상기 제1PMOS트랜지스터와 상기 제3NMOS트랜지스터의 게이트, 상기 제2PMOS트랜지스터와 상기 제2 및 제4NMOS트랜지스터의 드레인에 그의 드레인이 접속되는 제3PMOS트랜지스터, 상기 제2PMOS트랜지스터와 상기 제4NMOS트랜지스터의 게이트, 상기 제1PMOS트랜지스터와 상기 제1 및 제3NMOS트랜지스터의 드레인에 그의 드레인이 접속되는 제4PMOS트랜지스터, 상기 제1 및 상기제2PMOS트랜지스터의 게이트 사이에 그의 드레인-소오스 경로가 접속되는 제5PMOS트랜지스터를 더 구비하고, 상기 제3, 제4 및 제5PMOS트랜지스터의 게이트상에 제4입력신호가 공급되는 것을 특징으로 하는 반도체 집적회로.
  4. 제3항에 있어서, 상기 차동증폭회로의 상기 제1NMOS트랜지스터와 상기 전류원 사이에 직렬로 접속되고, 그의 게이트에 상기 래치회로의 상기 제2CMOS인버터의 출력신호가 입력되는 제6NMOS트랜지스터와, 상기 차동증폭회로의 제2NMOS트랜지스터와 상기 전류원 사이에 직렬로 접속되고, 그의 게이트에 상기 래치회로의 상기 제1CMOS인버터의 출력신호가 입력되는 제7NMOS트랜지스터를 더 구비한 것을 특징으로 하는 반도체집적회로.
  5. 제4항에 있어서, 상기 제6과 상기 제7NMOS트랜지스터의 드레인 사이에 그의 드레인-소오스 경로가 접속되고, 그의 게이트에 상기 제4입력신호가 입력되는 제6PMOS트랜지스터를 더 구비한 것을 특징으로 하는 반도체집적회로.
  6. 제3항에 있어서, 상기 차동증폭회로의 상기 제1NMOS트랜지스터와 상기 전류원 사이에 직렬로 접속되는, 제6NMOS트랜지스터, 상기 차동증폭회로의 제2NMOS트랜지스터와 상기 전류원 사이에 직렬로 접속되는 제7NMOS트랜지스터와 상기 제6 및 상기 제7NMOS트랜지스터의 드레인 사이에 그의 드레인-소오스 경로가 접속되고, 그의 게이트에 제4입력신호가 공급되는 제6PMOS트랜지스터를 더 구비하고, 상기 제6 및 제7MNOS트랜지스터의 게이트 제5입력신호가 입력되는 것을 특징으로 하는 반도체집적회로.
  7. 제3항에 있어서, 상기 차동증폭회로의 상기 제1NMOS트랜지스터와 상기 전류원 사이에 직렬로 접속되는, 제6NMOS트랜지스터, 상기 차동증폭회로의 제2NMOS트랜지스터와 상기 전류원 사이에 직렬로 접속되는 제7NMOS트랜지스터와 상기 제6 및 상기 제7NMOS트랜지스터의 드레인 사이에 그의 드레인-소오스 경로가 접속되는 제8NMOS트랜지스처를 더 구비하고, 상기 제6, 7 및 제8NMOS트랜지스터의 각 게이트에 제5입력신호가 입력되는 것을 특징으로 하는 반도체집적회로.
  8. 제3항에 있어서, 그의 드레인-소오스 경로가 상기 차동증폭회로의 상기 제1NMOS트랜지스터와 상기 제2전원선 사이에 직렬로 접속되는 제6NMOS트랜지스터, 그의 드레인-소오스 경로가 상기 차동증폭회로의 상기 제2NMOS트랜지스터와 상기 제2전원선 사이에 직렬로 접속되는 제7NMOS트랜지스터와 상기 제6 및 상기 제7NMOS트랜지스터의 드레인 사이에 그의 드레인-소오스 경로가 접속되고, 그의 게이트에 제4입력신호가 공급되는 제6PMOS트랜지스터를 더 구비하고, 상기 제6 및 제7NMOS트랜지스터의 게이트에 제6입력신호가 입력되는 것을 특징으로 하는 반도체집적회로.
  9. 제3항에 있어서, 그의 드레인-소오스 경로가 상기 차동증폭회로의 상기 제1NMOS트랜지스터와 상기 제2전원선 사이에 직렬로 접속되는 제6NMOS트랜지스터, 그의 드레인-소오스 경로가 상기 차동증폭회로의 상기 제2NMOS트랜지스터와 상기 제2전원선 사이에 직렬로 접속되는 제7NMOS트랜지스터와 상기 제6 및 상기 제7NMOS트랜지스터의 드레인 사이에 그의 드레인-소오스 경로가 접속되는 제8PMOS트랜지스터를 더 구비하고, 상기 제6, 7 및 제8NMOS트랜지스터의 게이트에 제6입력신호가 입력되는 것을 특징으로 하는 반도체집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970013966A 1996-04-17 1997-04-16 반도체집적회로 KR100517843B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-094992 1996-04-17
JP9499296 1996-04-17
JP33658796A JP3597655B2 (ja) 1996-04-17 1996-12-17 半導体集積回路
JP96-336587 1996-12-17

Publications (2)

Publication Number Publication Date
KR970071829A true KR970071829A (ko) 1997-11-07
KR100517843B1 KR100517843B1 (ko) 2005-12-09

Family

ID=26436224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013966A KR100517843B1 (ko) 1996-04-17 1997-04-16 반도체집적회로

Country Status (7)

Country Link
US (3) US5854562A (ko)
JP (1) JP3597655B2 (ko)
KR (1) KR100517843B1 (ko)
CN (1) CN1116683C (ko)
MY (1) MY116889A (ko)
SG (1) SG48526A1 (ko)
TW (1) TW332290B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59608209D1 (de) * 1995-06-09 2001-12-20 Infineon Technologies Ag Schaltungsanordnung zum vergleich zweier elektrischer grössen
US6037890A (en) * 1997-09-30 2000-03-14 Intel Corporation Ultra high speed, low power, flash A/D converter utilizing a current mode regenerative comparator
JP3488612B2 (ja) * 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US6215331B1 (en) * 1998-02-02 2001-04-10 Agere Systems Inc. Method and apparatus for separately controlling the sensing and reset phases of a sense amp/regenerative latch
JP3416063B2 (ja) * 1998-10-29 2003-06-16 インターナショナル・ビジネス・マシーンズ・コーポレーション センスアンプ回路
US6144231A (en) * 1998-11-23 2000-11-07 Goldblatt; Jeremy Mark High speed dynamic latch comparator
KR100297324B1 (ko) * 1998-12-16 2001-08-07 김영환 반도체 집적회로의 증폭기
US6351155B1 (en) * 1999-02-17 2002-02-26 Elbrus International Limited High-speed sense amplifier capable of cascade connection
US6424181B1 (en) * 1999-02-17 2002-07-23 Elbrus International Limited High-speed low-power sense amplifying half-latch and apparatus thereof for small-swing differential logic (SSDL)
US6400186B1 (en) * 1999-04-21 2002-06-04 Compaq Information Technologies Group, L.P. Settable digital CMOS differential sense amplifier
US6252429B1 (en) * 1999-05-24 2001-06-26 International Business Machines Corporation Method and apparatus for improving device matching and switching point tolerance in silicon-on-insulator cross-coupled circuits
US6687175B1 (en) * 2000-02-04 2004-02-03 Renesas Technology Corporation Semiconductor device
US6396309B1 (en) * 2001-04-02 2002-05-28 Intel Corporation Clocked sense amplifier flip flop with keepers to prevent floating nodes
KR100394573B1 (ko) * 2001-05-31 2003-08-14 삼성전자주식회사 반도체 메모리장치의 센스앰프회로
US6617926B2 (en) * 2001-06-29 2003-09-09 Intel Corporation Tail current node equalization for a variable offset amplifier
KR100434509B1 (ko) * 2002-08-07 2004-06-05 삼성전자주식회사 동기식 리셋 또는 비동기식 리셋 기능을 갖는 감지증폭기
KR100518559B1 (ko) * 2003-02-26 2005-10-04 삼성전자주식회사 센스 앰프 회로 및 이를 구비한 비트 비교 회로.
JP3874733B2 (ja) * 2003-02-28 2007-01-31 富士通株式会社 高速入力信号の受信回路
WO2004097543A1 (ja) * 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co. Ltd. 半導体装置
DE10345549B3 (de) * 2003-09-30 2005-04-28 Infineon Technologies Ag Integrierte Speicherschaltung
JP4370507B2 (ja) * 2003-11-27 2009-11-25 エルピーダメモリ株式会社 半導体集積回路装置
US20050162193A1 (en) * 2004-01-27 2005-07-28 Texas Instruments Incorporated High performance sense amplifiers
US7053668B2 (en) * 2004-05-25 2006-05-30 Kabushiki Kaisha Toshiba SOI sense amplifier with cross-coupled body terminal
US7046045B2 (en) * 2004-05-25 2006-05-16 Kabushiki Kaisha Toshiba SOI sense amplifier with cross-coupled bit line structure
US20050264322A1 (en) * 2004-05-25 2005-12-01 Takaaki Nakazato SOI sense amplifier with pre-charge
EP1727147B1 (fr) * 2005-05-23 2011-07-13 STMicroelectronics (Crolles 2) SAS Amplificateur de lecture pour mémoire dynamique
US7800411B1 (en) * 2006-01-30 2010-09-21 National Semiconductor Corporation System and method for providing a strobed comparator with reduced offset and reduced charge kickback
JP2007227990A (ja) 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd タイミング生成回路及びそれを用いたデジタル／アナログ変換器
US20080054973A1 (en) * 2006-09-06 2008-03-06 Atmel Corporation Leakage improvement for a high-voltage latch
KR100864626B1 (ko) * 2007-04-02 2008-10-22 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
US20110227639A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Method and Apparatus for Suppressing Bitline Coupling Through Miller Capacitance to a Sense Amplifier Interstitial Node
EP2589105B1 (en) 2010-07-02 2018-09-05 Nuvotronics LLC Three-dimensional microstructures
US9065163B1 (en) 2011-12-23 2015-06-23 Nuvotronics, Llc High frequency power combiner/divider
US8952752B1 (en) 2012-12-12 2015-02-10 Nuvotronics, Llc Smart power combiner
CN103617808A (zh) * 2013-12-06 2014-03-05 广东博观科技有限公司 一种sram的读取、缓存电路和方法
US9355734B2 (en) * 2014-03-04 2016-05-31 Silicon Storage Technology, Inc. Sensing circuits for use in low power nanometer flash memory devices
US9640231B1 (en) * 2016-02-03 2017-05-02 Qualcomm Incorporated Shared sense amplifier
CN107306129B (zh) * 2016-04-18 2020-09-29 台湾类比科技股份有限公司 集成电路的输出级电路
KR20180058378A (ko) * 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 버퍼 회로, 이를 이용하는 반도체 장치 및 시스템
US9911471B1 (en) 2017-02-14 2018-03-06 Micron Technology, Inc. Input buffer circuit
CN107800413B (zh) * 2017-11-20 2020-04-21 北京华大九天软件有限公司 一种低失调高速动态比较器
CN109119112B (zh) * 2018-07-19 2021-04-13 深圳大学 一种提高读写稳定性的存储单元电路与存储装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5838873B2 (ja) * 1980-10-15 1983-08-25 富士通株式会社 センス回路
US4843264A (en) * 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
JPH0727717B2 (ja) * 1988-07-13 1995-03-29 株式会社東芝 センス回路
JPH05298887A (ja) * 1992-04-17 1993-11-12 Oki Electric Ind Co Ltd 半導体記憶装置
US5508644A (en) * 1994-09-28 1996-04-16 Motorola, Inc. Sense amplifier for differential voltage detection with low input capacitance
US5526314A (en) * 1994-12-09 1996-06-11 International Business Machines Corporation Two mode sense amplifier with latch
EP0726578A1 (en) * 1995-02-09 1996-08-14 International Business Machines Corporation Multiple reference sense amplifier
US5506524A (en) * 1995-03-01 1996-04-09 Lin; Jyhfong Low-voltage low-power dynamic folded sense amplifier
KR0164385B1 (ko) * 1995-05-20 1999-02-18 김광호 센스앰프회로
US6002270A (en) * 1995-11-09 1999-12-14 Spaceborne, Inc. Synchronous differential logic system for hyperfrequency operation
US5903171A (en) * 1997-05-29 1999-05-11 Winbond Electronics Corporation Sense amplifier with integrated latch and level shift

Also Published As

Publication number Publication date
KR100517843B1 (ko) 2005-12-09
US5854562A (en) 1998-12-29
JP3597655B2 (ja) 2004-12-08
US6046609A (en) 2000-04-04
CN1167324A (zh) 1997-12-10
US6271687B1 (en) 2001-08-07
JPH103791A (ja) 1998-01-06
MY116889A (en) 2004-04-30
TW332290B (en) 1998-05-21
SG48526A1 (en) 1998-04-17
CN1116683C (zh) 2003-07-30

Similar Documents

Publication Publication Date Title
KR970071829A (ko) 반도체집적회로
KR900002328A (ko) 감지회로
KR950027822A (ko) 전압레벨변환회로
KR970013707A (ko) 레벨 시프트 반도체 장치
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR930020852A (ko) 반도체 집적 회로 장치
KR910017762A (ko) 출력회로
KR960039349A (ko) 반도체 집적회로
KR900001042A (ko) Cmos 인버터를 구비한 반도체 집적회로
KR910002127A (ko) 전원절환회로
KR920020497A (ko) 센스 앰프 회로를 갖는 반도체 ic장치
DE602004006734D1 (de) Schmitt-trigger-schaltung in soi-technik
KR920015734A (ko) 입력 버퍼 재생 래치
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR920022298A (ko) 레벨 변환 출력 회로
KR940004646A (ko) 고속 전류 감지 증폭기
KR950022093A (ko) 비교기 회로
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로
KR930014570A (ko) 출력버퍼회로
KR910008735A (ko) 전원전압 조정회로
KR960006281A (ko) 반도체 소자의 어드레스 버퍼 회로
KR930005370A (ko) 입력 회로
KR910015862A (ko) 기판 바이어스 전압 검출 회로
KR980004997A (ko) 반도체 메모리 장치의 감지 증폭 회로
KR970076798A (ko) 반도체 메모리장치의 내부 전원전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee