KR910015862A - 기판 바이어스 전압 검출 회로 - Google Patents

기판 바이어스 전압 검출 회로 Download PDF

Info

Publication number
KR910015862A
KR910015862A KR1019910001963A KR910001963A KR910015862A KR 910015862 A KR910015862 A KR 910015862A KR 1019910001963 A KR1019910001963 A KR 1019910001963A KR 910001963 A KR910001963 A KR 910001963A KR 910015862 A KR910015862 A KR 910015862A
Authority
KR
South Korea
Prior art keywords
transistor
bias
drain
node
circuit
Prior art date
Application number
KR1019910001963A
Other languages
English (en)
Other versions
KR100216435B1 (ko
Inventor
차이 칭-유
아이엥거 나라심한
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23886095&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR910015862(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR910015862A publication Critical patent/KR910015862A/ko
Application granted granted Critical
Publication of KR100216435B1 publication Critical patent/KR100216435B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

내용 없음

Description

기판 바이어스 전압 검출 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예에 따른 기판 바이어스 전압 검출 회로를 구성 형태로 도시한 도면.

Claims (21)

  1. 바이어스 노드와 기판 노드를 갖고 있는 기능 회로, 전원 장치 단자로부터 바이어스 노드를 바이어스시키기위한 바이어싱 회로, 및 선정된 전압을 초과하는 기판 노드에서 바이어스에 응답하여 상기 바이어스 노드에서 바이어스를 디스에이블시키기 위해, 상기 바이어싱 회로에 접속된 기판 바이어스 검출 회로를 포함하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 기판 노드를 바이어스시키기 위한 기판 바이어스 발생 회로를 포함하는 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서, 상기 기판 발생 회로가 전하 펌프를 포함하는 것을 특징으로하는 직접 회로.
  4. 제1항에 있어서, 상기 바이어싱 회로가 전압 드라이버를 포함하는 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서, 상기 전압 드라이버가, 입력 전압을 수신하기 위한 제1 입력을 갖고있고, 상기 기판 바이어스 검출 회로에 접속된 제2 입력을 갖고 있으며, 상기 바이어스 노드에 접속된 출력을 갖고 있고, 상기 기판 바이어스 검출 회로가 상기 선정된 전압을 초과하는 상기 기판 노드에서의 바이어스에 응답하여 상기 전압 드라이버의 상기 제2 입력에 제1 논리 레벨을 제공하며, 상기 전압 드라이버가 전압 드라이버의 제2 입력에서 상기 제1 논리 상태를 수신하는 것에 응답하여 전압 드라이버의 출력에서 공통 전위를 제공하는 것을 특징으로 하는 집적 회로.
  6. 제1항에 있어서, 상기 기판 바이어스의 검출회로가, 상기 기판 노드에 접속된 소오스를 갖고 있고, 드라이버 노드에 결합된 드레인과 게이트를 갖고 있는 제1 트랜지스터, 상기 드라이버 노드와 바이어스 전위사이에 접속된 제1 부하, 공통 전위에 결합된 소오스를 갖고 있고, 상기 드라이브 노드에 결합된 게이트를 갖고 있으며, 드레인을 갖고 있는 제2 트랜지스터 및 상기 제2 트랜지스터의 드레인과 상기 바이어스 전위 사이에 접속된 제2 부하를 포함하고, 상기 제2 트랜지스터의 상기 드레인이 상기 바이어싱 회로에 결합되는 것을 특징으로 하는 집적 회로.
  7. 제6항에 있어서, 상기 제1및 제2 트랜지스터가 상이한 임계전압을 갖는 것을 특징으로 하는 집적 회로.
  8. 제7항에 있어서, 상기 제1 트랜지스터의 임계 전압이 상기 제2 트래 스터의 임계 전압보다 높은 것을 특징으로하는 직접 회로.
  9. 제6항에 있어서, 상기 제2 트랜지스터의 상기 드레인이 인버터에 의해 상기 바이어싱 회로에 결합되는 것을 특징으로 하는 집적 회로.
  10. 기판 전위에 결합된 소오스를 갖고 있고, 드라이브 노드에 결합된 드레인과 게이트를 갖는 제1 트랜지스터, 상기 드라이브 노드와 바이어스 정위 사이에 접속된 제1 부하, 공통 전위에 결합된 소오스를 갖고 있고, 상기 드라이브 노드에 결합된 게이트를 갖고 있으며, 드레인을 갖고 있는 제2 트랜지스터, 및 상기 제2 트랜지스터의 드레인과 상기 바이어스 전위사이에 접속된 제2 부하를 포함하는 것을 특징으로 하는 기판 바이어스 검출 회로.
  11. 제10항에 있어서, 상기 제1 및 제2 트랜지스터가 상이한 임계 전압을 갖는 것을 특징으로 하는 검출 회로.
  12. 제11항에 있어서, 상기 제1 트랜지스터의 임계 전압이 상기 제2 트랜지스터의 임계 전압보다 높은 것을 특징으로 하는 검출 회로.
  13. 제10항에 있어서, 상기 제2 트랜지스터의 드레인에 접속된 버퍼회로를 더 포함하는 것을 특징으로 하는 검출 회로.
  14. 제13항에 있어서, 상기 버퍼 회로가 인버터를 포함하는 것을 특징으로 하는 검출 회로.
  15. 제10항에 있어서, 상기 제1 부하 장치가 트랜지스터를 포함하는 것을 특징으로 하는 검출 회로.
  16. 제10항에 있어서, 상기 제2 부하 장치가 트랜지스터를 포함하는 것을 특징으로 하는 검출 회로.
  17. 제10항에 있어서, 상기 제1 및 제2 트랜지스터가 제1 도전형 트랜지스터이고, 상기 제1 부하 장치가 상기 드라이브 노드와 상기 바이어스 전위 사이에 접속된 소오스/드레인 경로를 갖고 있고, 소오스/드레인 경로가 도전성인 상기 제1 트랜지스터에 응답하여 도전성인 방식으로 전위에 결합된 게이트를 갖는 제2 도전형 트랜지스터를 포함하는 것을 특징으로 하는 검출 회로.
  18. 제10항에 있어서, 상기 제1 및 제2 트랜지스터이고, 상기 제2 부하 장치가 상기 제2 트래지스터의 상기 드레인과 상기 바이어스 전이 사이에 접속된 소오스/드레인 경로를 갖고 있고, 상기 제2 트랜지스터의 게이트에 결합된 게이트를 갖는 제2 도전형 트랜지스터를 포함하는 것을 특징으로 하는 검출 회로.
  19. 기판 전위에 접속된 소오스를 갖고 있고, 함께 접속된 게이트와 드레인을 갖고 있는 제1의 n-채널 MOS 트래지스터, 공통 전위에 접속된 소오스를 갖고 있고, 상기 제1의 n-채널 MOS 트랜지스터의 드레인에 접속된 게이트를 갖고 있는 제2의 n-채널 MOS 트랜지스터의 드레인 사이에 각각 접속되는 제1 및 제2 부하 장치를 포함하는 것을 특징으로 하는 기판 바이어스 검출 회로.
  20. 제19항에 있어서, 상기 제1의 n-채널 MOS 트랜지스터의 임계 전압이 상기 제2의 n-채널 MOS 트랜지스터의 임계 전압과 상이한 것을 특징으로 하는 검출 회로.
  21. 제20항에 있어서, 상기 제1의 n-채널 MOS 트랜지스터의 임계 전압이 상기 제2의 n-채널 MOS 트랜지스터의 임계 전압보다 높은 것을 특징으로 하는 검출 회로
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001963A 1990-02-05 1991-02-05 기판 바이어스 전압 검출 회로 KR100216435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47506190A 1990-02-05 1990-02-05
US475061 1990-02-05

Publications (2)

Publication Number Publication Date
KR910015862A true KR910015862A (ko) 1991-09-30
KR100216435B1 KR100216435B1 (ko) 1999-08-16

Family

ID=23886095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001963A KR100216435B1 (ko) 1990-02-05 1991-02-05 기판 바이어스 전압 검출 회로

Country Status (4)

Country Link
EP (1) EP0441201B1 (ko)
JP (1) JP3258675B2 (ko)
KR (1) KR100216435B1 (ko)
DE (1) DE69119439T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154167B1 (ko) * 1994-09-12 1998-10-15 김영환 백 바이어스 검출회로
JPH09213073A (ja) * 1996-02-06 1997-08-15 Mitsubishi Electric Corp 半導体集積回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288865A (en) * 1980-02-06 1981-09-08 Mostek Corporation Low-power battery backup circuit for semiconductor memory
USRE32200E (en) * 1980-11-03 1986-07-08 Fairchild Semiconductor Corporation MOS battery backup controller for microcomputer random access memory
JPS6238591A (ja) * 1985-08-14 1987-02-19 Fujitsu Ltd 相補型の半導体メモリ装置
JPS62121996A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd 半導体装置
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits

Also Published As

Publication number Publication date
JPH07169913A (ja) 1995-07-04
EP0441201A3 (en) 1992-04-15
JP3258675B2 (ja) 2002-02-18
EP0441201A2 (en) 1991-08-14
KR100216435B1 (ko) 1999-08-16
EP0441201B1 (en) 1996-05-15
DE69119439T2 (de) 1996-09-26
DE69119439D1 (de) 1996-06-20

Similar Documents

Publication Publication Date Title
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR910003940A (ko) 반도체집적회로
KR950702760A (ko) 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt)
KR890013862A (ko) 전압레벨 변환회로
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR850006902A (ko) 전압레벨 검출회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR940025178A (ko) 데이터 출력회로
KR910015862A (ko) 기판 바이어스 전압 검출 회로
KR890007503A (ko) 반도체집적회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970076845A (ko) 반도체 기억 장치의 입력 회로
KR950034763A (ko) 반도체 집적회로 장치
KR0150227B1 (ko) 입력 회로
KR950022128A (ko) 트랜지스터 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR930014768A (ko) 상보형 금속 산화물 반도체 (cmos)-에미터 결합 논리(ecl)레벨 트랜슬레이터
KR100186345B1 (ko) 레벨시프트 회로
KR970076798A (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR910019336A (ko) 데이타 출력버퍼
KR920007176A (ko) 다른 임계전압을 갖는 p채널 mos 트랜지스터를 포함하는 반도체 집적회로
KR970055514A (ko) 데이타 입/출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 12

EXPY Expiration of term