KR950702760A - 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt) - Google Patents

자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt)

Info

Publication number
KR950702760A
KR950702760A KR1019940704556A KR19940704556A KR950702760A KR 950702760 A KR950702760 A KR 950702760A KR 1019940704556 A KR1019940704556 A KR 1019940704556A KR 19940704556 A KR19940704556 A KR 19940704556A KR 950702760 A KR950702760 A KR 950702760A
Authority
KR
South Korea
Prior art keywords
power supply
transistor
supply terminal
output
voltage
Prior art date
Application number
KR1019940704556A
Other languages
English (en)
Inventor
마이클 제이 샤이
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR950702760A publication Critical patent/KR950702760A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Electronic Switches (AREA)

Abstract

CMOS파워-업 리세트 회로는 인가된 전력 공급 전압이 제1의 미리 결정된 값을 초과하는 경우에 외부회로에 유용한 파워-업 출력 신호를 제공하며, 파워-업과도시 상기 전력 공급 전압의 일부인 전압을 감지 노드상에 발생시키도록 비율 트랜지스터 디바이더를 포함한다. 상기 회로는 상승 전력 공급 전압 및 상기 감지 노드 전압이 제2의 미리 결정된 값, 예선대 P-채널 한계 전압 이상만큼 차이가 나는 경우 재생적으로 래치 (latch)시킨다. 피드백 신호는 차후에 정적 전력 소비를 사실상 없애도록 상기 파워-업 리세트 회로를 통한 전류의 흐를을 디세이블시키고, 상기 파워-업 출력 신호가 발생된다. 회로 제공은 상기 상승 전력 공급 전압으로부터 P-채널 트랜지스터의 N-웰을 통해 임계적인 내부 회로 노드까지의 용량 결합을 방지하도륵 합체되어 있다. 상기 회로가 파워-업 출력 신호를 제공하는 인가된 전력 공급 전압의 제1의 미리 결정된 값은 2개의 P-채널 트랜지스터의 비율을 조정함으로써 형성될 수 있다.

Description

자체 디세이블용 파워-업 검출 회로(SELT-DISABLING POWER-UP DETECTION CIRCUTT)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 파워-업 리세트 회로의 회로 다이어그램이다.

Claims (32)

  1. 전력 공급 전압의 천이시 회로에 동작적이 면에서 결합된 전력 공급 전압이 제1의 미리 결정된 값을 초과하는 경우를 나타내는 신호로서, 상기 전력 공급 전압이 상기 제1의 미리 결정된 값보다 작은 천이의 제1부분동안 제1상태를 지니며 상기 전력 공급 전압이 상기 미리 결정된 값을 초과하는 천이의 나머지 부분동안 및 그 이후에 제2상태를 지니는 신호를 출력 단자에서 제공하며, 상기 전력 공급 전압을 수신하는 제1전력 공급단자 및 접지 기준 전위를 수신하는 제2의 전력공급 단자를 지니는 회로로서, 상기 전력 공급 전압의 일부인 전압을 감지 노드상에 동작적인 면에서 발생시키도록 상기 제1 및 제2의 전력 공급 단자 사이에 연결되어 있는 발생수단, 상기 감지 노드상의 전압에 응답하여, 상기 감지 노드상의 전압이 상기 미리 결정된 값을 초과하는 전력 공급 전압에 해당하는 제2의 미리 결정된 값을 초과하는 경우를 나타내는 검출 신호를 검출 노드에서 동작적인 면에서 제공하도록 상기 발생 수단에 연결되어 있으며 상기 제1 및 제2의 전력 공급 단자 사이에 연결되어 있는 검출 수단, 상기 검출 신호에 응답하여, 상기 감지 노드의 전압을 일방향으로 구동시켜서 상기 검출 신호를 강화하도록 상기 발생 수단 및 상기 검출 수단에 연결되어 있는 재생 수단, 상기 재생 수단에 응답하여, 상기 발생 수단, 상기 검출 수단, 및 상기 재생 수단 각각을 통한 전류의 흐름을 차단함으로써 내부에서 전력 소비를 없애도록 상기 발생수단, 상기 검출 수단, 및 상기 재생 수단에 연결되어 있는 피드백 수단, 및 상기 출력 신호를 상기 제1의 상태로 제공하며, 상기 감지 노드의 전압을 구동시키는 재생 수단에 응답하여 상기 출력 신호를 상기 제2의 상태로 구동시키도록 상기 감지 노드 및 상기 출력 단자에 연결되어 있는 출력 수단을 포함하는 회로.
  2. 제1항에 있어서, 상기 발생 수단은 상기 감지노드를 사이에 형성하는 직렬 접속된 동일 도전형의 2개의 트랜지스터를 포함하는 회로.
  3. 제1항에 있어서, 상기 발생수단은, 제1의 전력 공급단자에 연결된 소오스, 상기 제2의 전력 공급 단자에 연결된 게이트, 및 상기 감지 노드에 연결된 드레인을 지니는 제1의 트랜지스터, 및 상기 감지 노드에 연결된 소오스, 상기 제2의 전력 공급 단자에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 드레인을 지니는 제2의 트랜지스터를 포함하는 회로.
  4. 제3항에 있어서, 상기 발생수단은 상기 제2의 트랜지스터의 드레인에 연결된 드레인, 상기 제1의 전력 공급 단자에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제3의 트랜지스터를 부가적으로 포함하는 회로.
  5. 제1항에 있어서, 상기 제1의 미리 결정된 값이 트랜지스터의 한계 전압과 거의 동일한 양만큼 상기 제2의 미리 결정된 값과는 서로 다른 회로.
  6. 제5항에 있어서, 상기 검출 수단은, 상기 검출 노드에 연결된 드레인, 상기 감지 노드에 연결된 게이트, 및 상기 제1의 전력 공급 단자에 연결된 소오스를 지니는 제4의 트랜지스터, 및 상기 검출 노드 및 상기 제2의 전력 공급 단자 사이에 접속되어 있는 부하수단을 포함하는 회로.
  7. 제6항에 있어서, 상기 부하수단은 상기 검출 노드에 연결된 드레인, 상기 제1의 전력 공급 단자에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제5의 트랜지스터를 포함하는 회로.
  8. 제6항에 있어서, 상기 재생 수단은 상기 감지 노드에 연결된 드레인, 상기 검출 노드에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제6의 트랜지스터를 포함하는 회로.
  9. 제8항에 있어서, 상기 재생 수단은 상기 검출 노드에 상기 제6의 트랜지스터의 게이트를 연결하는 제7의 트랜지스터를 부가적으로 포함하고, 상기 제7의 트랜지스터는 상기 검출 노드에 연결된 드레인, 상기 제1의 전력 공급 단자에 연결된 게이트, 및 상기 제6의 트랜지스터의 게이트에 연결된 소오스를 지니는 회로.
  10. 제1항에 있어서, 상기 피드백 수단은, 상기 감지 노드에 연결된 입력, 및 출력을 지니는 제1의 인버터, 상기 제1의 인버터 출력에 응답하여 상기 제1의 전력 공급 단자에 상기 발생수단을 연결시키는 제1의 스위치 수단, 및 상기 제1의 인버터 출력에 응답하여 상기 제1의 전력 공급단자에 상기 검출수단을 연결시키는 제2의 스위치 수단을 포함하는 회로.
  11. 제10항에 있어서, 상기 피드백 수단은 상기 제1의 인버터 입력에 연결된 드레인, 상기 제1의 인버터 출력에 연결된 게이트, 및 상기 제2의 전력 공급단자에 연결된 소오스를 지니는 래치용 트랜지스터를 부가적으로 포함하는 회로.
  12. 제11항에 있어서, 상기 제1의 인버터는, 상기 제1의 인버터 출력에 연결된 드레인, 상기 제1의 인버터 입력에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제8의 트랜지스터, 및 상기 제1의 인버터 출력을 상기 제1의 전력 공급 단자에 연결하는 복수개의 직렬 접속된 부하 트랜지스터를 포함하는 회로.
  13. 제12항에 있어서, 상기 복수개의 직렬 접속된 부하 트랜지스터 각각은 다른 트랜지스터와 독립하여 접속될 수 있는 이면(backside) 단자를 지니며, 상기 복수개의 직렬 접속된 부하 트랜지스터 각각의 이면 단자는 각각의 부하 트랜지스터의 각각의 소오스 단자에 접속되어 있는 회로.
  14. 제13항에 있어서, 상기 출력에 및 상기 출력에 가장 가깝게 연결된 한 직렬 접속된 부하 트랜지스터의 게이트는 상기 제1의 인버터 입력에 연결되어 있으며, 나머지 직렬 접속된 부하 트랜지스터의 게이트는 상기 제2의 전력 공급 단자에 연결되어 있는 회로.
  15. 제14항에 있어서, 상기 출력 수단은 상기 제1의 인버터 출력에 연결된 입력을 지니며, 상기 출력 단자에 연결된 출력을 지니는 버퍼를 포함하는 회로.
  16. 제15항에 있어서, 상기 출력 신호의 제1상태는 상기 전력 공급 전압 다음에 제공되는 전압으로 실질적으로 구동되는 전압이며, 상기 출력 신호의 제2상태는 상기 접지 기준 전위로 실질적으로 구동되는 저(low) 전압인 회로.
  17. 회로 블록에 동작적인 면에서 결합된 전력 공급 전압이 전력 공급 전압의 천이시 제1의 미리 결정된 값을 초과하는 경우를 나타내는 신호로서, 상기 전력 공급 전압이 상기 제1의 미리 결정된 값보다 작은 천이의 제1의 부분 동안 제1상태를 지니고, 상기 전력 공급 전압이 상기 제1의 미리 결정된 값을 초과하는 천이의 나머지 부분 동안 및 그후에 제2상태를 지니는 신호를 출력에 제공하는 방법으로서, 상기 천이의 제1의 부분동안 상기 전력 공급 전압의 일부인 전압을 감지 노드상에 발생시키는 단계, 상기 감지 노드 전압 및 상기 전력 공중 전압이 제2의 미리 결정된 양이상 만큼 차이가 나는 경우를 검출하는 단계로서, 상기 감지 노드상에 발생된 전력 공급 전압의 일부 및 상기 제2의 미리 결정된 값은, 상기 전력 공급 전압이 상기 제1의 미리 결정된 값을 초과하는 경우 상기 제2의 미리 결정된 값이상 만큼 상기 감지 노드 전압 및 상기 전력 공급 전압이 차이가 나도록 선택되는 단계, 상기 검출 단계 다옴에 상기 감지 노드를 래치(latch)하는 단계, 상기 래치 단계 다음에 상기 회로 블록을 통한 정적 전류의 흐름을 차단하여, 내부에서의 전력 소비를 없애는 단계, 및 상기 래치 단계 다음에 제1상태로 부터 제2상태로 상기 출력 신호를 구동시키는 단계를 포함하는 방법.
  18. 제17항에 있어서, 상기 제2의 미리 결정된 값은 P-채널 트랜지스터의 한계 전압에 해당하는 방법.
  19. 제18항에 있어서, 상기 제1의 미리 선택된 값은 1.5 및 4.0볼트 사이의 범위에서 선택되는 방법.
  20. 제19항에 있어서, 상기 제1의 미리 선택된 값은 1.5 및 2.5볼트사이의 범위로 부터 선택되는 방법.
  21. 회로에 동작적인 면에서 결합된 전력공급 전압이 전력 공급 전압의 천이시 제1의 미리 결정된 값을 초과하는 경우를 나타내는 파워-업 리세트 신호로서, 상기 전력공급 전압이 상기 제1의 미리 결정된 값보다 작은 천이의 제1의 부분동안 제1상태를 지니며, 상기 전력 공급 전압이 상기 제1의 미리 결정된 값을 초과하는 천이의 나머지 부분동안 및 그후에 제2상태를 지니는 파워-업 리세트 신호를 출력 단자에 제공하는 CMOS 파워-업 리세트 회로로서, 상기 전력 공급 전압을 수신하는 제1의 전력 공급 단자, 접지 기준 전위를 수신하는 제2의 전력 공급 단자, 상기 제1 및 제2의 전력 공급 단자 사이에 연결되어 있으며 감지 노드에 연결된 출력을 지니는 전압 디바이더, 상기 제1 및 제2의 전력 공급 단자 사이에 연결되어 있으며 상기 감지 노드에 연결된 입력 및 검출 노드에 연결된 출력을 지니는 검출기, 상기 검출 노드에 연결된 입력, 및 상기 감지 노드에 연결된 출력을 지니는 재생기, 및 상기 감지 노드에 연결된 입력 및 상기 출력 단자에 연결된 출력을 지니는 버퍼를 포함하는 CMOS 파워-업 리세트 회로.
  22. 제21항에 있어서, 상기 전압 디바이더는, 상기 제1의 전력 공급 단자에 연결된 소오스, 상기 제2의 전력 공급 단자에 연결된 게이트, 및 상기 감지 노드에 연결된 드레인을 지니는 제1의 트랜지스터, 및 상기 감지 노드에 연결된 소오스, 상기 제2의 전력 공급 단자에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 드레인을 지니는 제2의 트랜지스터를 포함하는 CMOS 파워-업 리세트 회로.
  23. 제22항에 있어서, 상기 전압 디바이더는 상기 제2의 트랜지스터의 드레인에 연결된 드레인, 상기 제1의 전력 공급 단자에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제3의 트랜지스터를 부가적으로 포함하는 CMOS 파워-업 리세트 회로.
  24. 제23항에 있어서, 상기 검출기는, 상기 검출 노드에 연결된 드레인, 상기 감지노드에 연결된 게이트, 및 상기 제1의 전력 공급 단자에 연결된 소오스를 지니는 제4의 트랜지스터, 및 상기 검출 노드에 연결된 드레인, 상기 제1의 전력 공급 단자에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제5의 트랜지스터를 포함하며, 상기 재생기는 상기 감지 노드에 연결된 드레인, 상기 검출노드에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제6의 트랜지스터를 포함하는 CMOS 파워-업 리세트 회로.
  25. 제24항에 있어서, 상기 재생기는 상기 검출 노드에 상기 제6의 트랜지스터의 게이트를 연결시키는 제7의 트랜지스터를 부가적으로 포함하고, 상기 제7의 트랜지스터는 상기 검출 노드에 연결된 드레인, 상기 제1의 전력 공급 단자에 연결된 게이트, 및 상기 제6의 트랜지스터의 게이트에 연결된 소오스를 지니는 CMOS 파워-업 리세트 회로.
  26. 제25항에 있어서, 상기 감지 노드에 연결된 입력, 및 출력을 지니는 제1의 인버터, 상기 제1의 전력 공급 단자에 상기 전압 디바이더를 연결시키며 상기 제1의 인버터 출력에 연결된 게이트를 지니는 제1의 스위치 트랜지스터, 및 상기 제1의 전력 공급 단자에 상기 검출기를 연결시키며, 상기 제1의 인버터 출력에 연결된 게이트를 지니는 제2의 스위치 트랜지스터를 부가적으로 포함하는 CMOS 파워-업 리세트 회로.
  27. 제26항에 있어서, 상기 제1의 인버터 입력에 연결된 드레인, 상기 제1의 인버터 출력에 연결된 게이트, 및 상기 제2의 전력 공급 단자에 연결된 소오스를 지니는 제8의 트랜지스터, 및 상기 제1의 전력 공급 단자에 상기 제1의 인버터 출력을 연결시키며, 각각이 다른 트랜지스터와 독립하여 접속할 수 있고 각각의 부하 트랜지스터의 각각의 소오스 단자에 접속되어 있는 이면 단자를 지니는 복수개의 직렬 접속된 부하 트랜지스터를 포함하는 CMOS 파워-업 리세트 회로.
  28. 내용 없음.
  29. 제28항에 있어서, 상기 제1의 인버터 출력에 및 상기 제1의 인버터 출력에 가장 가깝게 연결된 하나의 직렬 접속된 부하 트랜지스터의 게이트가 상기 제1의 인버터 입력에 접속되어 있으며, 나머지 직렬 접속된 부하 트랜지스터의 게이트는 상기 제2의 전력 공급 단자에 연결되어 있는 CMOS 파워-업 리세트 회로.
  30. 제29항에 있어서, 상기 제1, 제2, 및 제4의 트랜지스터가 P-채널 MOS 트랜지스터를 포함하고, 상기 제3, 제5, 제6, 및 제7의 트랜지스터가 N-채널 MOS 트랜지스터를 포함하는 CMOS 파워-업 리세트 회로.
  31. 제30항에 있어서, 상기 제1 및 제2의 스위치 트랜지스터 및 상기 복수개의 직렬 접속된 부하 트랜지스터는 P-채널 MOS트랜지스터를 포함하고, 상기 제8의 트랜지스터 및 상기 래치용 트랜지스터는 N-채널 MOS트랜지스터를 포함하는 CMOS 파워-업 리세트 회로.
  32. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940704556A 1993-04-14 1994-04-04 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt) KR950702760A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/048542 1993-04-14
US08/048,542 US5323067A (en) 1993-04-14 1993-04-14 Self-disabling power-up detection circuit
PCT/US1994/003640 WO1994024762A1 (en) 1993-04-14 1994-04-04 Self-disabling power-up detection circuit

Publications (1)

Publication Number Publication Date
KR950702760A true KR950702760A (ko) 1995-07-29

Family

ID=21955146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940704556A KR950702760A (ko) 1993-04-14 1994-04-04 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt)

Country Status (5)

Country Link
US (1) US5323067A (ko)
EP (1) EP0646297A1 (ko)
KR (1) KR950702760A (ko)
TW (1) TW241415B (ko)
WO (1) WO1994024762A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2570984B2 (ja) * 1993-10-06 1997-01-16 日本電気株式会社 出力回路
KR960003446B1 (ko) * 1993-12-10 1996-03-13 삼성전자주식회사 전압 온 리세트회로
US6005423A (en) * 1994-02-10 1999-12-21 Xilinx, Inc. Low current power-on reset circuit
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로
US5508649A (en) * 1994-07-21 1996-04-16 National Semiconductor Corporation Voltage level triggered ESD protection circuit
EP0700159A1 (en) * 1994-08-31 1996-03-06 STMicroelectronics S.r.l. Threshold detection circuit
US5467037A (en) * 1994-11-21 1995-11-14 International Business Machines Corporation Reset generation circuit to reset self resetting CMOS circuits
US5552736A (en) * 1995-04-19 1996-09-03 Hewlett-Packard Company Power supply detect circuit operable shortly after an on/off cycle of the power supply
US5555166A (en) * 1995-06-06 1996-09-10 Micron Technology, Inc. Self-timing power-up circuit
KR0167261B1 (ko) * 1995-10-19 1999-04-15 문정환 전원공급 제어회로
JP3319559B2 (ja) * 1996-01-16 2002-09-03 株式会社東芝 オートクリア回路
US5796312A (en) * 1996-05-24 1998-08-18 Microchip Technology Incorporated Microcontroller with firmware selectable oscillator trimming
US5694067A (en) * 1996-05-24 1997-12-02 Microchip Technology Incorporated Microcontroller having a minimal number of external components
US5781051A (en) * 1996-07-26 1998-07-14 Exel Microelectronics, Inc. Power-up detector for low power systems
US6107847A (en) * 1997-12-30 2000-08-22 Rambus Inc. Zero power reset circuit for low voltage CMOS circuits
US6097225A (en) * 1998-07-14 2000-08-01 National Semiconductor Corporation Mixed signal circuit with analog circuits producing valid reference signals
US6124732A (en) * 1998-07-15 2000-09-26 Lucent Technologies, Inc. Signaling voltage range discriminator
KR100575609B1 (ko) * 1999-07-02 2006-05-03 매그나칩 반도체 유한회사 파워업 감지 회로
JP4462743B2 (ja) 2000-03-29 2010-05-12 株式会社ルネサステクノロジ パワーオンリセット回路
US6952122B2 (en) * 2001-09-28 2005-10-04 Intel Corporation Generating pulses for resetting integrated circuits
US6617874B2 (en) * 2002-01-02 2003-09-09 Intel Corporation Power-up logic reference circuit and related method
WO2003081742A1 (en) * 2002-03-22 2003-10-02 Freescale Semiconductor, Inc. Circuit for electrostatic discharge protection
US6747492B2 (en) 2002-06-18 2004-06-08 Koninklijke Philips Electronics N.V. Power-on reset circuit with current shut-off and semiconductor device including the same
KR100487536B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 파워-온 리셋 회로
US7209332B2 (en) * 2002-12-10 2007-04-24 Freescale Semiconductor, Inc. Transient detection circuit
US7028201B2 (en) * 2004-03-05 2006-04-11 Lattice Semiconductor Corporation Powering-up a device having digital and analog circuitry
US7589572B2 (en) * 2006-12-15 2009-09-15 Atmel Corporation Method and device for managing a power supply power-on sequence
US8446187B1 (en) 2007-11-16 2013-05-21 National Semiconductor Corporation Apparatus and method for power-on reset circuit with current comparison
DE102009015840B3 (de) * 2009-04-01 2010-09-02 Austriamicrosystems Ag Schaltungsanordnung zur Betriebsspannungsdetektion
DE102009042388B4 (de) 2009-09-21 2011-06-01 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung zur Einschaltrücksetzung
US9064194B1 (en) * 2012-02-03 2015-06-23 Dynamics Inc. Systems and methods for spike suppression for dynamic magnetic stripe communications devices
JP6224994B2 (ja) * 2013-11-01 2017-11-01 キヤノン株式会社 情報処理装置およびその制御方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547727A (en) * 1978-10-03 1980-04-04 Fujitsu Ltd Power on reset circuit
US4254347A (en) * 1978-11-01 1981-03-03 Motorola, Inc. Power-on reset circuit for monolithic I.C.'s
JPS5577233A (en) * 1978-12-06 1980-06-10 Mitsubishi Electric Corp Semiconductor device
JPS58140649A (ja) * 1982-02-16 1983-08-20 Fujitsu Ltd 電圧検出回路
JPS5916414A (ja) * 1982-07-20 1984-01-27 Toshiba Corp パワ−オンリセツト回路
US4633107A (en) * 1984-11-20 1986-12-30 Harris Corporation CMOS power-up reset circuit for gate arrays and standard cells
IT1204808B (it) * 1986-02-18 1989-03-10 Sgs Microelettronica Spa Circuito di reset all'accensione per reti logiche in tecnologia mos,particolarmente per periferiche di microprocessori
USH497H (en) * 1987-01-14 1988-07-05 The United States Of America As Represented By The Secretary Of The Air Force Ratioed power on reset circuit
IT1215463B (it) * 1987-05-07 1990-02-14 Sgs Microelettronica Spa Generatore di impulsi di riposizionamento in coincidenza colla salita dell'alimentazione, per circuiti integrati di tipo cmos.
US4970408A (en) * 1989-10-30 1990-11-13 Motorola, Inc. CMOS power-on reset circuit
US5051611A (en) * 1989-12-20 1991-09-24 Quadic Systems, Inc. Power-up circuit with hysteresis for an output buffer
JP2563215B2 (ja) * 1990-06-20 1996-12-11 セイコー電子工業株式会社 半導体集積回路装置
US5159206A (en) * 1990-07-31 1992-10-27 Tsay Ching Yuh Power up reset circuit
JP2591305B2 (ja) * 1990-09-30 1997-03-19 日本電気株式会社 パワーオンリセット回路
US5111067A (en) * 1991-04-29 1992-05-05 Intel Corporation Power up reset circuit

Also Published As

Publication number Publication date
TW241415B (ko) 1995-02-21
US5323067A (en) 1994-06-21
WO1994024762A1 (en) 1994-10-27
EP0646297A1 (en) 1995-04-05

Similar Documents

Publication Publication Date Title
KR950702760A (ko) 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt)
KR100188363B1 (ko) 파워-업 펄스 발생기 회로 및 파워-업 검출용 회로
KR920020507A (ko) 반도체 집적 회로 장치
KR950020698A (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
KR920020717A (ko) 기판 바이어스 전압 발생 회로
KR960701515A (ko) 반도체 장치
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
CN100419911C (zh) 半导体存储器件的激活电路
KR970063273A (ko) 반도체 메모리의 번인 감지 회로
KR960009157A (ko) 반도체 집적회로
KR850006902A (ko) 전압레벨 검출회로
US4963765A (en) High speed CMOS transition detector circuit
US5969926A (en) Short circuit protection arrangement for an output buffer of an integrated circuit
KR950022093A (ko) 비교기 회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970003257A (ko) 반도체 메모리 장치
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR950022128A (ko) 트랜지스터 회로
KR910007268A (ko) 출력회로
KR100279077B1 (ko) 반도체장치의승압전압발생기
KR910015862A (ko) 기판 바이어스 전압 검출 회로
KR950002018A (ko) 반도체집적회로의 전원전압 레귤레이터
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로
SU1598159A1 (ru) Выходное устройство на МДП-транзисторах

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application