KR960701515A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR960701515A
KR960701515A KR1019950704042A KR19950704042A KR960701515A KR 960701515 A KR960701515 A KR 960701515A KR 1019950704042 A KR1019950704042 A KR 1019950704042A KR 19950704042 A KR19950704042 A KR 19950704042A KR 960701515 A KR960701515 A KR 960701515A
Authority
KR
South Korea
Prior art keywords
data line
floating gate
output
gate electrode
inverter
Prior art date
Application number
KR1019950704042A
Other languages
English (en)
Other versions
KR100287446B1 (ko
Inventor
타다시 시바타
타다히로 오미
Original Assignee
타다시 시바타
타다히로 오미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타다시 시바타, 타다히로 오미 filed Critical 타다시 시바타
Publication of KR960701515A publication Critical patent/KR960701515A/ko
Application granted granted Critical
Publication of KR100287446B1 publication Critical patent/KR100287446B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)

Abstract

전압 게인이 1과 같은 소스 폴로워를 실현한 반도체 장치가 제공되며, 소스 폴로워가 그의 전출력 전압에 달하는데 필요한 시간이 단축된다. 또한, 다중치 또는 아날로그 출력전압이 이 회로로 용이하게 2진 형태로 변화될 수 있다. 상기 반도체 회로는 적어도 하나의 MOS 트랜지스터를 구비한다. 다중치 또는 아날로그 데이타선이 다중치 비교기의 입력에 연결되고, 상기 비교기들의 출력은 소스 폴로워 회로의 입력 게이트에 결합되며, 상기 소스 폴로워 회로의 출력이 데이타선에 피드백된다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 실시예 1의 회로를 보인 개념도이다.
제4도는 실시예 1의 회로의 시뮬레이션 데이타를 보인 그래프이며, 세4도에서 SAB는 센스 및 부스트(sense and boost)이다.
제5도는 실시예2의 회로를 보인 개념도이다.

Claims (12)

  1. 적어도 하나의 MOS 트랜지스터를 구비하고, 데이타선이 낮은 초기전압에서 높은 최종전압으로 상승하는 과도상태를 나타내는 다중치 또는 아날로그전압 신호를 수반하며, 상기 데이타선을 다중치 비교기의 입력들에 접속되고, 상기 비교기들의 출력들은 플로팅 게이트 전극에 용량결합되며, 상기 플로팅 게이트 전극은 NMOS 소스플로워 회로의 입력게이트이고, 상기 소스 폴로워 회로의 출력은 데이타선에 피드백되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 최고전압 레벨을 검출하는 상기 비교기의 출력은 인버터에도 접속되며, 상기 인버터의 출력은 PMOS 트랜지스터의 게이트전극에 접속되고, 상기 PMOS 트랜지스터의 소스전극 전위는 시스템의 최고전압 레벨과 같으며, 상기 PMOS 트랜지스터의 드레인은 데이타선에 접속되는 반도체 장치.
  3. 적어도 하나의 MOS 트랜지스터를 구비하고, 데이터선이 높은 초기전압에서 높은 최종전압으로 하강하는 과도상태를 나타내는 다중치 또는 아날로그전압 신호를 수반하며, 상기 데이타선은 다중치 비교기들의 입력들에 접속되고, 상기 비교기들의 출력들은 플로팅 게이트 전극에 용량결합되며, 상기 플로팅 게이트 전극은 PMOS 소스폴로워 회로의 입력게이트이고, 상기 소스 폴로워 회로의 출력은 데이타선에 피드백되는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 최저전압 레벨을 검출하는 상기 비교기의 출력은 또한 인버터에 접속되며, 상기 인버터의 출력은 NMOS 트랜지스터의 게이트전극에 접속되고, 상기 NMOS 트랜지스터의 소스전극 전위는 시스템의 최저전압 레벨과 같으며, 상기 NMOS 트랜지스터의 드레인은 데이타선에 접속되는 반도체 장치.
  5. n채널 MOS 트랜지스터 및 p채널 MOS 트랜지스터를 구비하고, 데이타선이 초기전압에서 최종 전압 레벨로 상승 또는 하강하는 과도상태를 나타내는 다중치 또는 아날로그 전압신호를 수반하며, 상기 데이타선은 다중치 비교기의 입력들에 접속되고, 상기 비교기들의 출력들은 플로팅 게이트 전극에 용량 결합되며, 상기 플로팅 게이트 전극은 CMOS 소스 폴로워 회로의 입력게이트이고, 상기 소스 플로워 회로와 데이타 선간의 스위치가 피드백 루프를 교대로 연결 또는 분리하는 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 최고전압 레벨을 검출하는 비교기의 출력이 제1인버터에도 접속되며, 상기 제1인버터의 출력은 PMOS 트랜지스터의 게이트전극에 접속되고, 상기 PMOS 트랜지스터의 소스 전극 전위는 시스템의 최고전압 레벨과 같으며, 상기 PMOS 트랜지스터의 드레인은 데이타선에 접속되고, 최저전압 레벨을 검출하는 비교기의 출력이 제2인버터에도 접속되며, 상기 제2인버터의 출력은 NMOS 트랜지스터의 게이트전극에 접속되고, 상기 NMOS 트랜지스터의 소스 전극 전위는 시스템의 최저전압 레벨과 같으며, 상기 NMOS 트랜지스터의 드레인은 데이타선에 접속되는 반도체 장치.
  7. 제1항 또는 제2항에 있어서, 상기 비교기들은 플로팅 게이트 전극에 용량결합되는 하나 이상의 입력들로 구성되며, 상기 입력들중 하나는 데이타선에 접속되고 다른 입력들(존재한 경우)이 플로팅 게이트 전위를 제어할 목적으로 바이어스 전압에 연결되며, 상기 플로팅 게이트는 직렬 접속된 두 인버터들의 입력 게이트이고, 상기 제2인버터의 출력이 비교의 출력인 반도체 장치.
  8. 제3항 또는 제4항에 있어서, 상기 비교기들은 플로팅 게이트 전극에 용량결합되는 하나 이상의 입력들로 구성되며, 상기 입력들중 하나는 데이타선에 접속되고 다른 입력들(존재할 경우)이 플로팅 게이트 전위를 제어할 목적으로 바이어스 전압에 연결되며, 상기 플로팅 게이트는 직렬 접속된 두 인버터들의 입력 게이트이고, 상기 제2인버터의 출력이 비교기의 출력인 반도체 장치.
  9. 제5항 또는 제6항에 있어서, 상기 비교기들은 플로팅 게이트에 용량결합되는 하나 이상의 입력들로 구성되며, 상기 입력들중 하나는 데이타선에 접속되고 다른 입력들(존재할 경우)이 플로팅 게이트를 제어할 목적으로 바이어스 전압에 연결되며, 상기 플로팅 게이트는 직렬 접속된 두 인버터들의 입력 게이트이고, 상기 제2인버터의 출력이 비교기의 출력인 반도체 장치.
  10. 제1항, 제2항 및 제7항 중 어느 한 항에 있어서, 플로팅 게이트 전극과 접지간에 스위치가 부가되며, 상기 스위치는 회로의 동작시에는 OFF되나 리프레시 사이클 중에는 ON되는 반도체 장치.
  11. 제3항, 제4항 및 제8항 중 어느 한 항에 있어서, 플로팅 게이트 전극과 접지간에 스위치가 부가되며, 상기 스위치는 회로의 동작시에는 OFF되나 리프레시 사이클 중에는 ON되는 반도체 장치.
  12. 제5항, 제6항 및 제9항 중 어느 한 항에 있어서, 플로팅 게이트 전극과 접지간에 스위치가 부가되며, 상기 스위치는 회로가 동작시 OFF되나 리프레시 사이클 중에는 ON되는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950704042A 1994-01-20 1994-01-20 반도체장치 KR100287446B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1994/000073 WO1995020268A1 (en) 1994-01-20 1994-01-20 Semiconductor device

Publications (2)

Publication Number Publication Date
KR960701515A true KR960701515A (ko) 1996-02-24
KR100287446B1 KR100287446B1 (ko) 2001-04-16

Family

ID=14098122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704042A KR100287446B1 (ko) 1994-01-20 1994-01-20 반도체장치

Country Status (5)

Country Link
US (1) US5684738A (ko)
EP (1) EP0689736A1 (ko)
JP (1) JP3487510B2 (ko)
KR (1) KR100287446B1 (ko)
WO (1) WO1995020268A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745409A (en) * 1995-09-28 1998-04-28 Invox Technology Non-volatile memory with analog and digital interface and storage
JPH10224224A (ja) * 1997-02-03 1998-08-21 Sunao Shibata 半導体演算装置
JPH10283793A (ja) * 1997-02-06 1998-10-23 Sunao Shibata 半導体回路
JPH10260817A (ja) 1997-03-15 1998-09-29 Sunao Shibata 半導体演算回路及びデ−タ処理装置
JPH10257352A (ja) 1997-03-15 1998-09-25 Sunao Shibata 半導体演算回路
JPH1196276A (ja) 1997-09-22 1999-04-09 Sunao Shibata 半導体演算回路
CN1413383A (zh) * 1999-12-22 2003-04-23 艾利森电话股份有限公司 具有低谐波含量的低功率信号驱动器
US7187237B1 (en) * 2002-10-08 2007-03-06 Impinj, Inc. Use of analog-valued floating-gate transistors for parallel and serial signal processing
US10575376B2 (en) 2004-02-25 2020-02-25 Lynk Labs, Inc. AC light emitting diode and AC LED drive methods and apparatus
US10499465B2 (en) 2004-02-25 2019-12-03 Lynk Labs, Inc. High frequency multi-voltage and multi-brightness LED lighting devices and systems and methods of using same
WO2011143510A1 (en) 2010-05-12 2011-11-17 Lynk Labs, Inc. Led lighting system
US7233274B1 (en) 2005-12-20 2007-06-19 Impinj, Inc. Capacitive level shifting for analog signal processing
US11317495B2 (en) 2007-10-06 2022-04-26 Lynk Labs, Inc. LED circuits and assemblies
US11297705B2 (en) 2007-10-06 2022-04-05 Lynk Labs, Inc. Multi-voltage and multi-brightness LED lighting devices and methods of using same
US20140239809A1 (en) 2011-08-18 2014-08-28 Lynk Labs, Inc. Devices and systems having ac led circuits and methods of driving the same
US9247597B2 (en) 2011-12-02 2016-01-26 Lynk Labs, Inc. Color temperature controlled and low THD LED lighting devices and systems and methods of driving the same
US11079077B2 (en) 2017-08-31 2021-08-03 Lynk Labs, Inc. LED lighting system and installation methods
JP7365775B2 (ja) * 2019-02-21 2023-10-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE222749C (ko) *
DD222749A1 (de) * 1984-04-02 1985-05-22 Univ Dresden Tech Abtastkomparator mit feldeffekttransistoren in n-kanal siliziumgatetechnik
USH1035H (en) * 1990-06-20 1992-03-03 The United States Of America As Represented By The Secretary Of The Navy Non-volatile analog memory circuit with closed-loop control
JPH04192716A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp Ｍｏｓトランジスタ出力回路
US5376935A (en) * 1993-03-30 1994-12-27 Intel Corporation Digital-to-analog and analog-to-digital converters using electrically programmable floating gate transistors

Also Published As

Publication number Publication date
EP0689736A1 (en) 1996-01-03
JP3487510B2 (ja) 2004-01-19
JPH09501294A (ja) 1997-02-04
KR100287446B1 (ko) 2001-04-16
US5684738A (en) 1997-11-04
WO1995020268A1 (en) 1995-07-27

Similar Documents

Publication Publication Date Title
KR960701515A (ko) 반도체 장치
KR950027822A (ko) 전압레벨변환회로
KR970024174A (ko) 반도체 집적회로(Semiconductor Integrated Circuit Having Reduced Current Leakage and High Speed)
KR970071829A (ko) 반도체집적회로
KR950702760A (ko) 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt)
KR900013380A (ko) 전압 제어회로
KR940018864A (ko) 반도체 장치
KR920000177A (ko) 반도체 집적회로장치
KR950022092A (ko) 비교기 회로
KR930020850A (ko) 레벨 변환회로
KR970051206A (ko) 저전력용 센스앰프회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR910002127A (ko) 전원절환회로
KR940024629A (ko) 통신회로시스템
US20030117207A1 (en) Level shifter having plurality of outputs
KR100226486B1 (ko) 고출력 전압 생성용 반도체 회로
KR970078002A (ko) 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
KR940008074A (ko) 반도체 집적 회로
KR850006902A (ko) 전압레벨 검출회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR960027331A (ko) 버퍼회로 및 바이어스회로
US20030222701A1 (en) Level shifter having plurality of outputs
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
US6424173B1 (en) Voltage translators with zero static power and predictable performance

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19950919

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981223

Comment text: Request for Examination of Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010127

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031104

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20041228

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20041228

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20061209