KR970078002A - 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로 - Google Patents

전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로 Download PDF

Info

Publication number
KR970078002A
KR970078002A KR1019970022077A KR19970022077A KR970078002A KR 970078002 A KR970078002 A KR 970078002A KR 1019970022077 A KR1019970022077 A KR 1019970022077A KR 19970022077 A KR19970022077 A KR 19970022077A KR 970078002 A KR970078002 A KR 970078002A
Authority
KR
South Korea
Prior art keywords
circuit
pseudo
inverter
node
output
Prior art date
Application number
KR1019970022077A
Other languages
English (en)
Other versions
KR100242221B1 (ko
Inventor
토미오 다키구치
Original Assignee
가네꼬 히사시
닛폰 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛폰 덴키 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR970078002A publication Critical patent/KR970078002A/ko
Application granted granted Critical
Publication of KR100242221B1 publication Critical patent/KR100242221B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명에 따른 차분(differential)신호 발생 회로는 제1노드에 연결된 게이트와, 제1전력 공급 라인(Vcc)과 제1출력 단자(OTP)사이에 연결된 제1트랜지스터(MP2), 제2노드에 연결된 게이트와, 제1출력 단자(OTP)와 제2전력 공급 라인(GND) 사이에 연결된 제2트랜지스터(MN2), 및 제1노드와 제2노드 사이에 연결된 지연 회로(31 및 13)를 포함한다.

Description

전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 차분 신호 발생 회로의 제1실시예를 설명하는 회로도

Claims (12)

  1. 한 쌍의 차분(differential) 트랜지스터를 포함하는 스위칭 회로의 전류 경로를 스위칭시키기 위해, 제어 신호에 응답하여, 한 쌍의 차분 신호를 출력하는 차분 신호 발생 회로에 있어서, 상기 차분 신호 발생 회로는, 제어 신호의 상승 시간 보다 한 쌍의 차분 신호 중의 하나의 하강 시간에 대한 지연을 더 길게 제공하거나, 상기 제어 신호의 하강 시간에 대한 것보다 상기 한 쌍의 차분 신호 중의 하나의 상승 시간에 대한 지연 시간을 더 길게 제공함으로써, 상기 한쌍의 차분 트랜지스터가 동시에 비활성화되는 것을 방지하도록, 상기 한 쌍의 차분 트랜지스터를 구동하는 출력 지연회로를 더 포함하는 차분 신호 발생 회로.
  2. 제어 신호를 변환하고 차분 신호들 중의 하나로서 변환된 신호를 출력하는 변환 회로; 및 의사 인버터는, 제1의사 변환의 경우, 입력 단자로서 작용하는 공통으로 연결된 그들의 게이트와, 출력 단자로서 작용하는 공통으로 연결된 그들의 게이트를 사용하여, 제1p-채널 및 제1n-채널 MOS트랜지스터를 사용하고, 제2의사 변환의 경우, 입력 단자로서 작용하고 제1의사 변환의 출력에 연결하도록 작용하는 공통으로 연결된 그들의 게이트와, 출력 단자로서 작용하는 공통으로 연결된 그들의 게이트를 사용하여, 제1p-채널 및 제1n-채널 MOS트랜지스터를 사용하고, 제어 신호를 변환시켜 얻은 변환된 제어 신호를 수신함으로써 상기 제2의사 변환을 수행함으로써 제어 신호를 수신하고 다른 변환되지 비변환 차분 신호를 출력함으로써 상기 제1 및 제2의사 변환을 수행하는 의사 인버터를 포함하는 차분 신호 발생 회로.
  3. 제2항에 있어서, 상기 의사 인버터용 회로는, 전력 공급 단자에 각p-채널 MOS트랜지스터의 소스를 연결하고, 제2n-채널 MOS트랜지스터의 소스를 접지시키고, 제2p-채널 및 n-채널 MOS트랜지스터의 공통으로 연결된 드레인에 제1n-채널 MOS트랜지스터의 소스를 연결함으로써 형성되는 차분 신호 발생 회로.
  4. 제2항에 있어서, 상기 의사 인버터용 회로는, 상기 각 n-채널 MOS트랜지스터의 소스를 접지시키고, 전력 공급 단자에 제2p-채널 MOS트랜지스터의 소스를 연결하고, 제2p-채널 및 n-채널 MOS트랜지스터의 공통으로 연결된 드레인에 제1p-채널 MOS 트랜지스터의 소스를 연결함으로써 형성되는 차분 신호 발생 회로.
  5. 제2항에 있어서, 상기 의사 인버터는, 제어 신호를 변환시킴으로써 제어 신호를 출력하는 인버터 회로, 상기 제어신호를 수신함으로써 제1 및 제2의사 변환을 수행하고, 상기 제어 신호를 변환하여 얻은 변환된 제어 신호를 수신함으로써 상기 제2의사 변환을 수행함으로써 하나의 변환된 차분 신호를 출력하는 제1의사 인버터, 및 상기 제어 신호의 변환된 제어 신호를 수신함으로써 제1 및 제2의사 변환을 수행하고, 상기 제어 신호를 수신함으로써 제1 및 제2의사 변환을 수행함으로써 기타 비변환 차분 신호를 출력하는 제2의사 인버터를 포함하는 차분 신호 발생 회로.
  6. 제3항에 있어서, 상기 회로는 제어 신호를 차례로 변환 및 출력하기 위해 직렬로 연결된 제1, 제2및 제3인버터 회로, 및 제2의사 변화네 입력으로서 상기 제1인버터 회로의 출력을 사용하고, 제1의사 변환에 입력으로서 상기 제2인버터회로의 출력을 사용하는 의사 인버터를 포함하고, 상기 제3인버터 회로의 출력은 차분 신호들 중의 하나로서 사용되는 차분 신호 발생 회로.
  7. 제5항에 있어서, 상기 회로는 제어 신호를 차례로 변환 및 출력하기 위해 직렬로 연결된 제1, 제2및 제3인버터 회로, 제1의사 변환에 입력으로서 상기 제2인버터 회로의 출력을 사용하고, 제2의사 변환에 입력으로서 상기 제3인버터 회로의 출력을 사용하는 제1의사 인버터, 및 제1의사 변환에 입력으로서 상기 제1인버터 회로의 출력을 사용하고, 제2의사 변환에 입력으로서 상기 제1인버터 회로의 출력을 사용하고, 제2의사 변환에 입력으로서 상기 제2인버터회로의 출력을 사용하는 제2의사 인버터를 포함하는 차분 신호 발생 회로.
  8. 제4항에 있어서, 상기 회로는 제어 신호를 차례로 변환 및 출력하기 위해 직렬로 연결된 제1, 제2 및 제3인버터 회로, 및 제2의사 변환에 입력으로서 상기 제1인버터 회로의 출력을 사용하고, 제1의사 변환에 입력으로서 상기 제2인버터 회로의 출력을 사용하는 의사 인버터를 포함하고, 상기 제3인버터 회로의 출력은 차분 신호들 중의 하나로서 사용되는 차분 신호 발생회로.
  9. 제1전력 공급 라인; 제2전력 공급 라인; 제1출력 단자; 제1노드에 연결된 게이트와, 상기 제1전력 공급 라인과 제1출력 단자 사이에 연결된 제1도전성 타입의 제1트랜지스터; 제2노드에 연결된 게이트와, 상기 제2전력 공급 라인과 출력 단자 사이에 연결된 제1도전성 타입과 반대되는 제2도전성 타입의 제2트랜지스터; 및 상기 제1노드와 제2노드 사이에 연결된 제1지연 회로를 포함하는 회로.
  10. 제9항에 있어서, 상기 제1지연 회로는, 제2노드와 제3노드 사이에 연결된 제1인버터, 제3노드에 연결된 게이트와, 제1전력 공급 라인과 제1노드 사이에 연결된 제1도전성 타입의 제3트랜지스터, 및 제3노드에 연결된 게이트와, 제1노드와 제1출력 단자 사이에 연결된 제2도전성 타입의 제4트랜지스터를 포함하는 회로.
  11. 제10항에 있어서, 제2출력 단자; 제4노드에 연결된 게이트와, 상기 제1전력 공급 라인과 제2출력 단자 사이에 연결된 제1도전성 타입의 제5트랜지스터; 제3노드에 연결된 게이트와, 상기 출력 단자와 제2전력 공급 라인 사이에 연결된 제2도전성 타입의 제6트랜지스터; 및 상기 제4노드와 제3노드 사이에 연결된 제2지연 회로를 더 포함하는 회로.
  12. 제11항에 있어서, 상기 제2지연 회로는 제5노드에 연결된 게이트와, 제1전력 공급 라인과 제4노드 사이에 연결된 제1도전성 타입의 제7트랜지스터, 제4노드와 제2출력 단자 사이에 연결된 제2도전성 타입의 제8트랜지스터, 및 제3노드와 제5노드 사이에 연결된 제2인버터를 포함하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970022077A 1996-05-30 1997-05-30 전류 스파이크 억제 회로를 갖는 차분 신호 발생회로 KR100242221B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-137151 1996-05-30
JP8137151A JP3045071B2 (ja) 1996-05-30 1996-05-30 差動信号生成回路

Publications (2)

Publication Number Publication Date
KR970078002A true KR970078002A (ko) 1997-12-12
KR100242221B1 KR100242221B1 (ko) 2000-02-01

Family

ID=15192020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022077A KR100242221B1 (ko) 1996-05-30 1997-05-30 전류 스파이크 억제 회로를 갖는 차분 신호 발생회로

Country Status (5)

Country Link
US (1) US5986463A (ko)
EP (1) EP0810732B1 (ko)
JP (1) JP3045071B2 (ko)
KR (1) KR100242221B1 (ko)
DE (1) DE69735659T2 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022571A (ko) * 1998-09-22 2000-04-25 김영환 알씨 지연시간 안정화 회로
US6359477B1 (en) * 1999-06-03 2002-03-19 Texas Instruments Incorporated Low power driver design
DE20104111U1 (de) * 2001-03-08 2002-07-18 Ic Haus Gmbh Schaltungsanordnung zum Überstrom freien Ein- und Ausschalten eines Stromes
US6990647B2 (en) * 2002-02-19 2006-01-24 Cadence Design Systems, Inc. Variable stage ratio buffer insertion for noise optimization in a logic network
JP3539947B2 (ja) * 2002-06-20 2004-07-07 沖電気工業株式会社 パワー検出回路付リミティングアンプ
JP4562997B2 (ja) 2003-03-26 2010-10-13 株式会社半導体エネルギー研究所 素子基板及び発光装置
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
US7689473B2 (en) 2008-03-19 2010-03-30 Ashdan Llc Method for generating a shopping list using virtual merchandising options
US8314633B2 (en) * 2009-09-11 2012-11-20 Stmicroelectronics Pvt. Ltd. Reducing switching noise
US8502564B2 (en) * 2011-07-28 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable Schmitt trigger
CN102838214B (zh) * 2012-09-21 2013-10-23 安徽工业大学 一种线圈缠绕式电子感应水处理电路及其水处理方法
CN113659813B (zh) * 2021-08-12 2023-11-17 广东省大湾区集成电路与系统应用研究院 一种驱动电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975721A (ja) * 1982-10-25 1984-04-28 Toshiba Corp 信号入力回路およびその制御方法
US4645951A (en) * 1983-08-31 1987-02-24 Hitachi, Ltd. Semiconductor integrated circuit having a C-MOS internal logic block and an output buffer for providing ECL level signals
JPS62214717A (ja) * 1986-03-14 1987-09-21 Nec Corp Ｍｏｓトランジスタ回路
IT1201859B (it) * 1986-12-10 1989-02-02 Sgs Microelettronica Spa Circuito logico cmos
JP2538986B2 (ja) * 1988-05-23 1996-10-02 株式会社東芝 論理回路
US5264744A (en) * 1989-11-21 1993-11-23 Hitachi, Ltd. Complementary signal transmission circuit with impedance matching circuitry
JP2922028B2 (ja) * 1991-08-30 1999-07-19 株式会社東芝 半導体集積回路の出力回路
KR960006911B1 (ko) * 1992-12-31 1996-05-25 현대전자산업주식회사 데이타 출력버퍼
JPH06268487A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 出力回路
JP2682424B2 (ja) * 1993-12-20 1997-11-26 日本電気株式会社 差動スイッチ回路
TW431067B (en) * 1994-06-22 2001-04-21 Ibm Single source differential circuit
JPH0884057A (ja) * 1994-09-13 1996-03-26 Toshiba Corp 出力回路装置およびその設計方法
JP3518562B2 (ja) * 1995-02-17 2004-04-12 株式会社ルネサステクノロジ 半導体装置
US5539336A (en) * 1995-05-01 1996-07-23 Lsi Logic Corporation High speed driver circuit with improved off transition feedback
JPH08335881A (ja) * 1995-06-06 1996-12-17 Mitsubishi Electric Corp 相補型電流源回路

Also Published As

Publication number Publication date
US5986463A (en) 1999-11-16
DE69735659D1 (de) 2006-05-24
JPH09321596A (ja) 1997-12-12
KR100242221B1 (ko) 2000-02-01
EP0810732A3 (en) 1999-07-21
EP0810732A2 (en) 1997-12-03
EP0810732B1 (en) 2006-04-12
DE69735659T2 (de) 2007-05-10
JP3045071B2 (ja) 2000-05-22

Similar Documents

Publication Publication Date Title
KR960006285A (ko) 용량성 부하 구동용 로우에서 하이로의 전압 cmos 구동 회로
KR970071829A (ko) 반도체집적회로
KR950027822A (ko) 전압레벨변환회로
KR890013862A (ko) 전압레벨 변환회로
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR900002566A (ko) 버퍼회로
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR970078002A (ko) 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
KR950007285A (ko) 플립플롭형 증폭 회로
KR970060217A (ko) 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리
KR960705408A (ko) V_c_c 트랜슬레이터 회로(V_c_cTRANSLATOR CIRCUIT)
KR960701515A (ko) 반도체 장치
KR910002127A (ko) 전원절환회로
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
KR890013769A (ko) 중간전위생성회로
KR940012851A (ko) 차동 전류원 회로
KR870011619A (ko) 반도체 감지회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR960019978A (ko) 펄스 발생기
KR970019032A (ko) 신호 레벨 변환 회로(Signal Level Converting Circuit)
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR950024211A (ko) 반도체집적회로의 바이씨모오스 레벨변환회로 및 이를 이용한 데이타출력버퍼
KR970076798A (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR970012732A (ko) 반도체 소자의 지연회로
KR980006880A (ko) 반도체 메모리 장치의 출력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081024

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee