KR960006285A - 용량성 부하 구동용 로우에서 하이로의 전압 cmos 구동 회로 - Google Patents
용량성 부하 구동용 로우에서 하이로의 전압 cmos 구동 회로 Download PDFInfo
- Publication number
- KR960006285A KR960006285A KR1019950018427A KR19950018427A KR960006285A KR 960006285 A KR960006285 A KR 960006285A KR 1019950018427 A KR1019950018427 A KR 1019950018427A KR 19950018427 A KR19950018427 A KR 19950018427A KR 960006285 A KR960006285 A KR 960006285A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- transistor
- gate
- stage
- cmos
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
고속의 로우에서 하이로의(low-to-high) 전압 CMOS 구동기 회로는 CMOS출력 스테이지, 중간 전압 전달 스테이지, 및 입력 스테이지를 갖는다. 상기 입력 및 중간 스테이지는 상기 출력 스테이지의 PMOS 및 NMOS 트랜지스터를 작동시키는 상호 배타적 제어 신호를 발생시키도록 설계된다. 상기 제어 신호는 정지된 트랜지스터를 턴'온' 시키기 전에 동작된 트랜지스터를 턴'오프' 시킨다. 독립 제어 신호가 출력 스테이지에서의 교차 전류(crossing current)를 감소 또는 제거함으로써 에너지 전력 낭비를 감소시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 CMOS 출력 스테이지, 입력 스테이지,및 중간 전압 전달 스테이지를 포함하는 본 발명의 제1의 양호한 실시예에 따른 로우에서 하이로의 CMOS 구동기 회로의 배선도.
Claims (17)
- 용량성 부하 구동용 CMOS 구동기 회로로서, 제1및 제2전압 레벨 사이에연결된 NMOS트랜지스터와 PMOS트랜지스터를 가지며, 상기 제1및 제2전압 레벨 사이에서 스윙하는 출력신호를 제공하는 CMOS출력 스테이짖와, 상기 제2전압 레벨보다 적은 제3전압 레벨과 상기 제1전압 레벨 사이에서 스윙하는 입력신호를 수신하도록 연결되며 , 이 입력신호에 의거하여 최소한 제1및 제2독립 제어 신호를 발생시키고, 상기 제1제어 신호는 상기 CMOS출력 스테이지의 한 트랜지스터를 작동시키도록 사용되는 입력 스테이지, 및 상기 입력 및 출력 스테이지 사이에 연결되어, 상기 입력 스테이지로부터 제2제어 신호를 수신하고, 상기 제2제어 신호를 사용하여 제2전압 레벨에서 작동 신호(activation signal)를 발생시키며, 이 작동신호는 상기 입력 스테이지가 상기 CMOS출력 스테이지의 한 트랜지스터를 작동시키는 시간과 다른 시간에서 상기 CMOS 출력 스테이지의 다른 트랜지스터를 작동시키므로써, 상기 CMOS출력 스테이지에서 교차 전류(crossing current)를 최소화시키는 중간 전압 전달 스테이지를 포함하는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 입력 스테이지가 상기 CMOS 출력 스테이지에서 상기 NMOS트랜지스터를 작동시키도록 연결되고, 상기 중간 전압 전달 스테이지가 상기 CMOS출력 스테이지에서 상기 PMOS트랜지스터를 작동시키도록 연결되는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 입력 스테이지가 제1 및 제2제어 신호를 발생시키기 위한 래치를 포함하는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 입력 스테이지가 상기 제1및 제2제어 신호를 발생시키기위한 교차-연결된 NOR게이트 래치를 포함하는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 입력 스테이지가 제1 및 제2제어 신호를 발생시키기위한 교차 연결된 NAND 게이트 래치를 포함하는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 입력 스테이지가 제1 및 제2제어 신호를 발생시키는 직렬 접속 인버터를 포함하는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 입력 스테이지가 제3제어 신호를 발생시키고, 상기 중간 전압 스테이지가 상기 입력 스테이지로부터 상기 제2 및 제3제어 신호에 의해 동작 가능하게 제어 되는 한쌍의 교차-연결된 트랜지스터를 포함하는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 중간 전압 전달 스테이지가 반전 관계의 출력 상태를 가진 한쌍의 교차-연결된 트랜지스터와, 상기 출력 상태를 토글시키기 위해 상기 한쌍의 교차-연결된 트랜지스터에 접속된 제1 및 제2제어 트랜지스터, 및 상기 출력 상태 사이에서의 토글동안 전달을 용이하게 하기 위해 상기 교차 연결된 트랜지스터쌍을 프리차지하는 프리차지 수단을 포함하는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제1항에 있어서, 상기 중간 전압 전달 스테이지는 한쌍의 교차-연결된 PMOS트랜지스터를 포함하며, 상기 CMOS출력 스테이지에서 상기 PMOS트랜지스터를 작동시키도록 연결되는 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- 제9항에 있어서, 상기 CMOS 출력 스테이지에서의 PMOS트랜지스터가 상기 교차-연결된 PMOS트랜지스터쌍에서 트랜지스터중 하나인 것을 특징으로 하는 용량성 부하 구동용 CMOS 구동기 회로.
- Vcc와 접지 사이에서 스윙하는 저 전압 입력 신호를 Vccp와 접지 사이에서 스윙하는 고 전압 출력 신호(이때 Vccp〉Vcc)로 전달되는 용량성 부하 구동용 로우에서 하이로(low-to-high)의 전압 CMOS구동기 회로에 있어서, 상기 저 전압 입력 신호를 수신하는 구동기 입력과, 상기 고 전압 입력 신호를 출력하는 구동기 출력과, Vccp와 상기 구동기 출력 사이에 연결된 소스에서 드레인 경로(source-to-drain path)및 게이트를 가진 PMOS트랜지스터와, 상기 구동기 출력과 접지 사이에 연결된 소스에서 드레인 경로와 게이트를 가진 NOMS트랜지스터를 보유한 CMOS출력 스테이지와, 상기 구동기 입력에 연결되며, 제1, 제2 및 제3출력을 갖고 3개의 차신호를 발생시켜 이들을 상기 3개의 출력을 거쳐 출력시키는 입력 스테이지로서, 상기 입력 스테이지의 제1출력은 상기 출력 스테이지에서 NMOS 트랜지스터의 게이트에 접속되는 입력 스테이지, 및 상기 입력 및 룰력 스테이지 사이에 연결되며, Vccp와 제1노드 사이에 연결된 소스에서 드레인 경로 및 게이트를 가진 제1PMOS트랜지스터와 Vccp와 출력 노드 사이에 연결된 소스에서 드레인 경로 및 게이트를 가진 제2PMOS트랜지스터의 제1 및 제2교차-연결 PMOS트랜지스터쌍으로서, 상기 제2PMOS트랜지스터의 게이트가 상기 제1노드에 연결되며 상기 제1PMOS트랜지스터의 게이트가 출력노드에 연결되어 상기 교차-연결된 PMOS트랜지스터 구조를 형성하고, 상기 출력 노드는 상기 출력 스테이지에서 상기 PMOS트랜지스터의 게이트에 연결되는 제1및 제2교차 연결 PMOS트랜지스터쌍과, 상기 입력 스테이지의 제3출력에 연결된 게이트, 및 상기 제1노드와 접지 사이에 연결된 소스에서 드레인 경로를 가진 제1NMOS제어 트랜지스터, 및 상기 입력 스테이지의 제2출력에 연결된 게이트 및 상기 출력 노드와 접지 사이에 연결된 소스에서 드레인 경로를 가진 제2NMOS 제어 트랜지스터를 포함하는 중간 전압 전달 스테이지를 구비하는 것을 특징으로 하는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS 구동기 회로.
- 제11항에 있어서, 상기 중간 전압 전달 스테이지가, 상기 제2NMOS출력 트랜지스터에 연결된 게이트 및 Vcc와 제1노드 사이에 연결된 소스에서 드레인 경로를 가진 제1NMOS프리차지 트랜지스터, 및 상기 제1NMOS제어 트랜지스터에 연결된 게이트와, Vcc 및 상기 출력 노드 사이에 연결된 소스에서 드레인 경로를 가진 제2NMOS프리차지 트랜지스터를 더 포함하는 것을 특징으로 하는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS 구동기 회로.
- Vcc와 접지 사이에서 스윙하는 저 전압 입력 신호를 Vccp와 접지 사이에서 스윙하는 고 전압 출력 신호(이때 Vccp〉Vcc)로 전달되는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS구동기 회로에 있어서, 상기 저 전압 입력 신호를 수신하는 구동기 입력과, 상기 고 전압 입력 신호를 출력하는 구동기 출력과, 제1노드를 한정하는 게이트와, Vccp및 상기 구동기 출력 사이에 연결된 소스에서 드레인 경로를 가진 제1PMOS트랜지스터와, 상기 구동기 출력과 접지 사이에 연결된 소스에서 드레인 경로, 및 게이트를 가진 제1NMOS트랜지스터와, 상기 구동기 출력에 연결된 게이트 및 Vccp와 제1노드 사이에 연결된 소스에서 드레인 경로와, 상기 제1노드와 접지 사이에 연결된 소스에서 드레인 경로와 게이트를 가진 제2NMOS트랜지스터, 및 상기 구동기 입력에 연결되며, 각각 상기 제1 및 제2NMOS트랜지스터의 게이트에 연결된 제1 및 제2출력을 갖고, 두개의 상호 배타적 신호를 발생시켜, 이들 신호를 제1 및 제2출력상에 출력하는 입력 스테이지를 구비하는 것을 특징으로 하는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS 구동기 회로.
- 제13항에 있어서, 상기 입력 스테이지가 상기 제2NMOS트랜지스터의 게이트에 연결된 제2노드와 상기 구동기 입력 사이에 연결된 제1인버터, 및 상기 제2노드와 상기 제1NMOS트랜지스터의 게이트 사이에 연결된 제2인버터를 포함하는 것을 특징으로 하는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS 구동기 회로.
- 제13항에 있어서, 상기 입력 스테이지가 상기 제2NMOS트랜지스터의 게이트에연결된 제2노드와 구동기 입력 사이의 NOR게이트, 및 상기 제2노드와 상기 제1NMOS트랜지스터의 게이트 사이에 연결된 인버터를 포함하는 것을 특징으로 하는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS 구동기 회로.
- 제13항에 있어서, Vcc와 제1노드 사이에 직렬로 연결된 소스에서 드레인 경로 및 각각의 게이트를 가진 제3 및 제4NMOS트랜지스터로서, 상기 제3NMOS 트랜지스터의 게이트는 상기 구동기 입력에 연결되고 상기 제4NMOS트랜지스터의 게이트는 Vccp에 연결되는 제3및 제4NMOS트랜지스터를 포함하는 것을 특징으로 하는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS 구동기 회로.
- 제13항에 있어서, Vcc와 제1노드 사이에 직렬로 연결된 소스에서 드레인 경로 및 각각의 게이트를 가진 제3 및 제4NMOS트랜지스터로서, 상기 제3NMOS 트랜지스터의 게이트는 상기 구동기 입력에 연결되고 상기 제4NMOS트랜지스터의 게이트는 Vccp에 연결되는 제3및 제4NMOS트랜지스터, 및 Vcc와 구동기 출력 사이에 직렬로 연결된 소스에서 드레인으로의 경로 및 각각의 게이트를 가진 제5 및 제6NMOS트랜지스터로서, 상기 제5NMOS 트랜지스터의 게이트는 상기 입력 스테이지의 제1출력에 연결되며, 상기 제6NMOS트랜지스터의 게이트는 Vccp에 연결되는 제5및 제6NMOS트랜지스터를 더 포함하는 것을 특징으로 하는 용량성 부하 구동용 로우에서 하이로의 전압 CMOS 구동기 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US27791794A | 1994-07-20 | 1994-07-20 | |
US277,917 | 1994-07-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960006285A true KR960006285A (ko) | 1996-02-23 |
KR100226177B1 KR100226177B1 (ko) | 1999-10-15 |
Family
ID=23062933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950018427A KR100226177B1 (ko) | 1994-07-20 | 1995-06-30 | 용량성 부하 구동용 로우-하이 전압 cmos 구동기 회로 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5670905A (ko) |
JP (1) | JPH08111637A (ko) |
KR (1) | KR100226177B1 (ko) |
DE (1) | DE19526564C2 (ko) |
GB (1) | GB2291549B (ko) |
TW (1) | TW265489B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100449950B1 (ko) * | 2002-07-19 | 2004-09-30 | 주식회사 하이닉스반도체 | 부하구동력 가변형 증폭회로 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69528084T2 (de) * | 1994-01-19 | 2003-01-02 | Matsushita Electric Ind Co Ltd | Verfahren zum Entwurf einer integrierten Halbleiter-Schaltung |
US6118302A (en) * | 1996-05-28 | 2000-09-12 | Altera Corporation | Interface for low-voltage semiconductor devices |
US5952847A (en) * | 1996-06-25 | 1999-09-14 | Actel Corporation | Multiple logic family compatible output driver |
JP3705880B2 (ja) * | 1996-11-28 | 2005-10-12 | 富士通株式会社 | レベルコンバータ及び半導体装置 |
FR2763735B1 (fr) * | 1997-05-22 | 1999-08-13 | Sgs Thomson Microelectronics | Etage de sortie de puissance pour la commande de cellules d'ecran a plasma |
US6072342A (en) * | 1997-08-11 | 2000-06-06 | Intel Corporation | Timed one-shot active termination device |
KR100266633B1 (ko) * | 1997-10-10 | 2000-09-15 | 김영환 | 레벨 쉬프터 회로 |
JP3037236B2 (ja) * | 1997-11-13 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | レベルシフタ回路 |
JP4337995B2 (ja) * | 1999-03-08 | 2009-09-30 | 日本テキサス・インスツルメンツ株式会社 | 駆動回路およびそれを用いたチャージポンプ昇圧回路 |
US6731151B1 (en) * | 1999-09-30 | 2004-05-04 | Interuniversitar Micro-Elektronica Centrum (Imec Vzw) | Method and apparatus for level shifting |
US6388499B1 (en) | 2001-01-19 | 2002-05-14 | Integrated Device Technology, Inc. | Level-shifting signal buffers that support higher voltage power supplies using lower voltage MOS technology |
US6774667B1 (en) | 2002-05-09 | 2004-08-10 | Actel Corporation | Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays |
JP3928938B2 (ja) * | 2002-05-28 | 2007-06-13 | シャープ株式会社 | 電圧変換回路および半導体装置 |
US7378867B1 (en) * | 2002-06-04 | 2008-05-27 | Actel Corporation | Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers |
US6891394B1 (en) | 2002-06-04 | 2005-05-10 | Actel Corporation | Field-programmable gate array low voltage differential signaling driver utilizing two complimentary output buffers |
US6765427B1 (en) | 2002-08-08 | 2004-07-20 | Actel Corporation | Method and apparatus for bootstrapping a programmable antifuse circuit |
US6809960B2 (en) * | 2002-08-26 | 2004-10-26 | Micron Technology, Inc. | High speed low voltage driver |
US6650156B1 (en) | 2002-08-29 | 2003-11-18 | Integrated Device Technology, Inc. | Integrated circuit charge pumps having control circuits therein that inhibit parasitic charge injection from control signals |
US7434080B1 (en) | 2002-09-03 | 2008-10-07 | Actel Corporation | Apparatus for interfacing and testing a phase locked loop in a field programmable gate array |
US6750674B1 (en) | 2002-10-02 | 2004-06-15 | Actel Corporation | Carry chain for use between logic modules in a field programmable gate array |
US6885218B1 (en) | 2002-10-08 | 2005-04-26 | Actel Corporation | Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA |
US7269814B1 (en) | 2002-10-08 | 2007-09-11 | Actel Corporation | Parallel programmable antifuse field programmable gate array device (FPGA) and a method for programming and testing an antifuse FPGA |
DE10249016B4 (de) * | 2002-10-21 | 2006-10-19 | Infineon Technologies Ag | Mehrpegeltreiberstufe |
US6727726B1 (en) | 2002-11-12 | 2004-04-27 | Actel Corporation | Field programmable gate array architecture including a buffer module and a method of distributing buffer modules in a field programmable gate array |
US6946871B1 (en) | 2002-12-18 | 2005-09-20 | Actel Corporation | Multi-level routing architecture in a field programmable gate array having transmitters and receivers |
US6891396B1 (en) | 2002-12-27 | 2005-05-10 | Actel Corporation | Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks |
US7385420B1 (en) | 2002-12-27 | 2008-06-10 | Actel Corporation | Repeatable block producing a non-uniform routing architecture in a field programmable gate array having segmented tracks |
US7375553B1 (en) | 2003-05-28 | 2008-05-20 | Actel Corporation | Clock tree network in a field programmable gate array |
US6838902B1 (en) | 2003-05-28 | 2005-01-04 | Actel Corporation | Synchronous first-in/first-out block memory for a field programmable gate array |
US6825690B1 (en) | 2003-05-28 | 2004-11-30 | Actel Corporation | Clock tree network in a field programmable gate array |
US7385419B1 (en) | 2003-05-30 | 2008-06-10 | Actel Corporation | Dedicated input/output first in/first out module for a field programmable gate array |
US6867615B1 (en) | 2003-05-30 | 2005-03-15 | Actel Corporation | Dedicated input/output first in/first out module for a field programmable gate array |
US20100156498A1 (en) * | 2008-12-18 | 2010-06-24 | Texas Instruments Incorporated | Level shifter |
US7759977B1 (en) * | 2009-06-08 | 2010-07-20 | Mediatek Inc. | Buffering circuit |
US20100321083A1 (en) * | 2009-06-22 | 2010-12-23 | International Business Machines Corporation | Voltage Level Translating Circuit |
JP2013021498A (ja) * | 2011-07-11 | 2013-01-31 | Toshiba Corp | Cmos論理集積回路 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4471242A (en) * | 1981-12-21 | 1984-09-11 | Motorola, Inc. | TTL to CMOS Input buffer |
JPS6269719A (ja) * | 1985-09-24 | 1987-03-31 | Toshiba Corp | レベル変換論理回路 |
US4695744A (en) * | 1985-12-16 | 1987-09-22 | Rca Corporation | Level shift circuit including source follower output |
DE3708499A1 (de) * | 1987-03-16 | 1988-10-20 | Sgs Halbleiterbauelemente Gmbh | Digitale gegentakt-treiberschaltung |
JPS6485416A (en) * | 1987-09-28 | 1989-03-30 | Nec Corp | Level shift circuit |
JPH01152817A (ja) * | 1987-12-09 | 1989-06-15 | Mitsubishi Electric Corp | レベルシフト回路 |
JPH0834425B2 (ja) * | 1988-02-09 | 1996-03-29 | 松下電器産業株式会社 | スイッチング制御装置 |
JPH01273417A (ja) * | 1988-04-26 | 1989-11-01 | Citizen Watch Co Ltd | レベルシフト装置 |
US4868415A (en) * | 1988-05-16 | 1989-09-19 | Motorola, Inc. | Voltage level conversion circuit |
US5198747A (en) * | 1990-05-02 | 1993-03-30 | Texas Instruments Incorporated | Liquid crystal display driver and driver method |
US5144162A (en) * | 1990-07-13 | 1992-09-01 | Texas Instruments Incorporated | High speed signal driving scheme |
JPH0481120A (ja) * | 1990-07-23 | 1992-03-13 | Matsushita Electric Ind Co Ltd | Cmosレベルシフト回路 |
JPH04144420A (ja) * | 1990-10-05 | 1992-05-18 | Nec Eng Ltd | Cmos/ttl変換回路 |
JPH04277920A (ja) * | 1991-03-06 | 1992-10-02 | Nec Corp | レベルシフト回路 |
JPH04343520A (ja) * | 1991-05-21 | 1992-11-30 | Mitsubishi Electric Corp | レベルシフト回路 |
JP2915625B2 (ja) * | 1991-06-26 | 1999-07-05 | 株式会社沖マイクロデザイン宮崎 | データ出力回路 |
JP3055230B2 (ja) * | 1991-06-29 | 2000-06-26 | 日本電気株式会社 | レベルシフタ回路 |
US5136190A (en) * | 1991-08-07 | 1992-08-04 | Micron Technology, Inc. | CMOS voltage level translator circuit |
US5153451A (en) * | 1991-08-19 | 1992-10-06 | Motorola, Inc. | Fail safe level shifter |
US5204562A (en) * | 1991-11-29 | 1993-04-20 | Motorola, Inc. | Turn off delay reduction circuit and method |
JP3087413B2 (ja) * | 1992-02-03 | 2000-09-11 | 日本電気株式会社 | アナログ・ディジタル混在マスタ |
US5345121A (en) * | 1992-02-27 | 1994-09-06 | Fujitsu Limited | Differential amplification circuit |
US5399915A (en) * | 1992-03-23 | 1995-03-21 | Nec Corporation | Drive circuit including two level-shift circuits |
US5214317A (en) * | 1992-05-04 | 1993-05-25 | National Semiconductor Corporation | CMOS to ECL translator with incorporated latch |
FR2691307A1 (fr) * | 1992-05-18 | 1993-11-19 | Lausanne Ecole Polytechnique F | Circuit intermédiaire entre un circuit logique à basse tension et un étage de sortie à haute tension réalisés dans une technologie CMOS standard. |
JP3194636B2 (ja) * | 1993-01-12 | 2001-07-30 | 三菱電機株式会社 | レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換回路を内蔵したピギーバックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシステム及びレベル変換回路を内蔵したlsiテストシステム |
US5343094A (en) * | 1993-01-13 | 1994-08-30 | National Semiconductor Corporation | Low noise logic amplifier with nondifferential to differential conversion |
US5321324A (en) * | 1993-01-28 | 1994-06-14 | United Memories, Inc. | Low-to-high voltage translator with latch-up immunity |
US5355032A (en) * | 1993-03-24 | 1994-10-11 | Sun Microsystems, Inc. | TTL to CMOS translator circuit and method |
EP0633664B1 (fr) * | 1993-06-30 | 1997-11-19 | Philips Composants Et Semiconducteurs | Circuit d'interface et circuit élévateur de tension comportant un tel circuit |
US5408147A (en) * | 1993-09-07 | 1995-04-18 | National Semiconductor Corporation | VCC translator circuit |
US5455528A (en) * | 1993-11-15 | 1995-10-03 | Intergraph Corporation | CMOS circuit for implementing Boolean functions |
FR2817142B1 (fr) * | 2000-11-24 | 2003-05-16 | Sofradim Production | Attache de fixation prothetique et dispositif d'insertion transcutanee |
-
1995
- 1995-06-05 TW TW084105617A patent/TW265489B/zh not_active IP Right Cessation
- 1995-06-22 GB GB9512779A patent/GB2291549B/en not_active Expired - Fee Related
- 1995-06-30 KR KR1019950018427A patent/KR100226177B1/ko active IP Right Grant
- 1995-07-17 JP JP7180017A patent/JPH08111637A/ja active Pending
- 1995-07-20 DE DE19526564A patent/DE19526564C2/de not_active Expired - Fee Related
-
1996
- 1996-11-13 US US08/749,899 patent/US5670905A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100449950B1 (ko) * | 2002-07-19 | 2004-09-30 | 주식회사 하이닉스반도체 | 부하구동력 가변형 증폭회로 |
Also Published As
Publication number | Publication date |
---|---|
JPH08111637A (ja) | 1996-04-30 |
GB2291549B (en) | 1999-03-10 |
DE19526564A1 (de) | 1996-02-01 |
GB2291549A (en) | 1996-01-24 |
KR100226177B1 (ko) | 1999-10-15 |
GB9512779D0 (en) | 1995-08-23 |
US5670905A (en) | 1997-09-23 |
TW265489B (en) | 1995-12-11 |
DE19526564C2 (de) | 2001-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960006285A (ko) | 용량성 부하 구동용 로우에서 하이로의 전압 cmos 구동 회로 | |
US5999033A (en) | Low-to-high voltage CMOS driver circuit for driving capacitive loads | |
KR950027822A (ko) | 전압레벨변환회로 | |
KR970071829A (ko) | 반도체집적회로 | |
KR890013862A (ko) | 전압레벨 변환회로 | |
KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
US6429683B1 (en) | Low-power CMOS digital voltage level shifter | |
KR900001042A (ko) | Cmos 인버터를 구비한 반도체 집적회로 | |
KR940017201A (ko) | 데이타 출력 버퍼 | |
KR910002127A (ko) | 전원절환회로 | |
KR970078002A (ko) | 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로 | |
US5789942A (en) | High speed signal level converting circuit having a reduced consumed electric power | |
KR960009408A (ko) | 노이즈 감소 출력 버퍼 | |
KR940020690A (ko) | 저전력소모 및 고속 노아게이트 집적회로 | |
KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
KR920022298A (ko) | 레벨 변환 출력 회로 | |
JP2001068978A (ja) | レベルシフタ回路 | |
KR940004646A (ko) | 고속 전류 감지 증폭기 | |
KR910015113A (ko) | BiCMOS 풀 스윙 구동회로 | |
KR970019032A (ko) | 신호 레벨 변환 회로(Signal Level Converting Circuit) | |
KR980006880A (ko) | 반도체 메모리 장치의 출력 버퍼 | |
KR970055470A (ko) | 레벨 쉬프트회로 | |
KR970013754A (ko) | 레벨 쉬프트 회로 | |
KR100304970B1 (ko) | 인버터 회로 | |
KR970055507A (ko) | 개선된 집적회로용 출력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120620 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130705 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 16 |