JPH10283793A - 半導体回路 - Google Patents

半導体回路

Info

Publication number
JPH10283793A
JPH10283793A JP2117398A JP2117398A JPH10283793A JP H10283793 A JPH10283793 A JP H10283793A JP 2117398 A JP2117398 A JP 2117398A JP 2117398 A JP2117398 A JP 2117398A JP H10283793 A JPH10283793 A JP H10283793A
Authority
JP
Japan
Prior art keywords
voltage
writing
circuit
output
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2117398A
Other languages
English (en)
Inventor
Yuichiro Yamashita
雄一郎 山下
Sunao Shibata
直 柴田
Tadahiro Omi
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2117398A priority Critical patent/JPH10283793A/ja
Priority to US09/019,270 priority patent/US6011714A/en
Publication of JPH10283793A publication Critical patent/JPH10283793A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5612—Multilevel memory cell with more than one floating gate

Abstract

(57)【要約】 【課題】 本発明は、複数のアナログ、多値データを小
面積の回路を用いて高精度に記憶できる半導体回路を提
供することを目的とする。 【解決手段】 本発明の半導体回路は、アナログ信号の
書き込み、記憶を行い、記憶している値を電圧として外
部に出力する出力端子を有するメモリセルを有する第一
の回路と、少なくとも二つの標準電圧を供給するための
手段と、前記出力端子からの出力が、所望の電圧に、前
記二つの標準電圧の差を加えた値を満たしたときに前記
アナログ信号の書き込みを終了させる機能を有する第二
の回路とを少なくとも有することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体回路に係
り、特に複数のアナログ、多値データを小面積の回路を
用いて高精度に記憶することに関する。
【０００２】
【従来の技術】近年、コンピュータ技術の発展に伴い、
データ処理技術の進歩には実にめざましいものがある。
しかし、人間が行っているような柔軟な情報処理を実現
しようとすると、現在のコンピュータでは実時間で演算
結果を出すことがほとんど不可能であるといわれてい
る。その理由として、我々が日常生活で取り扱っている
情報はアナログ量であり、まず第１に非常にデータ量が
多く、しかもそのデータは不正確であり、そして曖昧で
ある、という事実が挙げられる。この極度に冗長なアナ
ログデータをすべてデジタル量に変換し、１つ１つ厳格
無比なデジタル演算を行っているところに現在の情報処
理システムの問題点がある。
【０００３】一例を挙げるなら画像情報である。例えば
１つの画面を５００×５００の２次元画素アレイにとり
こんだとすると、画素数は全部で２５００００個とな
り、各画素毎に赤、緑、青の３原色の強度を８ｂｉｔで
表すと実に１画面の静止画で７５万バイトの情報量とな
る。動画では時間とともにこの画像データが増大してい
く。現在のスーパーコンピュータをもってしても、実時
間でこれらの大量の「１」「０」情報を操作し画面の認
識・理解に結びつけるのは不可能であると言われてい
る。
【０００４】この困難を克服するために、アナログ量で
ある外界情報をそのまま取り入れてアナログ量のまま演
算・処理を行うことにより、もっと人間に近い情報処理
を実現しようという努力がなされている。その結果、い
くつかのメモリ装置が発明されている。そのひとつに、
図２の図面に示されるような、簡単な制御回路を用いる
ことで望んだアナログ量を書き込むことのできるメモリ
装置がある（特願平７−２９４４３号公報の図６参
照）。
【０００５】このメモリは、簡単な制御で正確な書き込
みが実現できる一方、制御回路に与える参照電圧の設定
が困難であるという欠点がある。
【０００６】その理由は以下の通りである。従来の制御
回路には、まず参照値として書き込み目標値を与え、次
の入力がその参照値と等しくなったときに出力が論理的
にＬＯの状態からＨＩの状態になるようなものを用い
る。そのような制御回路を用いて書き込みを行うと以下
のようなことが起こる。書き込み時には、端子２０１を
接地し、端子２０２に高電圧を印加して、電極２０３を
高電圧にすることによってうすい酸化膜部分２０４にフ
ァウラー−ノルドハイム(Fowler-Nordheim)電流を流
し、フローティングゲート２０５から電子を引き抜く。
そのフローティングゲートの電圧をソースフォロア２０
６を介して時間連続で読み出し、制御回路で監視する。
フローティングゲートは端子２０１によって接地電位に
強く引っ張られているので、高電圧によるフローティン
グゲートの電圧の上昇は無視でき、電荷の移動による電
圧変化、つまり書き込まれた電圧のみを制御回路で監視
する。メモリからの出力が書き込み目標値と等しくなっ
たときに、制御回路はＨＩを出力し、ＭＯＳ型トランジ
スタから構成されるスイッチをオンにする。そのとき電
極２０３の電位は接地電位になり、書き込みは終了す
る。データは、電極２０３を接地して読み出す。書き込
み中の値が参照電圧、つまり書き込み目標値と等しくな
ったときに書き込みを終了するので、書き込み後に読み
出したメモリの値は書き込み目標値と一致する。原理的
にはこのように書き込みを行い、自分が望む値を書き込
めるのであるが、実際には端子２０１とフローティング
ゲート間の容量Ｃ1と、フローティングゲートとうすい
酸化膜の間の容量Ｃ2は有限の比をもち、電極２０３が
高電圧になったときに、まったく書き込みが行われてい
なくてもフローティングゲートの電圧が上昇しオフセッ
トが生ずる。
【０００７】書き込み中にはオフセットの上に電荷移動
によるフローティングゲートへの書き込みを重ねあわせ
た電圧がソースフォロアを通して読み出され、それが書
き込み目標値と等しくなったときに書き込みを終了し
た。読み出し時にはそのオフセットが生じない。よって
読み出し時には、書き込み目標値からそのオフセットだ
けを引いた電圧がソースフォロアを通じて読み出される
ことになる。
【０００８】結論として、制御回路に単なる比較器を用
いていては、自分の書き込みたい電圧をメモリセルに書
き込めない。正しく書き込みを行うためには、そのオフ
セットをあらかじめ見越して参照電圧を生成する必要が
ある。原理的には、そのオフセット分の電圧はＣ1、Ｃ
tunの容量比と、与えた高電圧の値で決まる。その値を
書き込み目標値に加えて参照値とすれば、書き込み後に
はそのオフセット分が引かれて書き込み目標値と等しい
値を出力結果として得られる。しかし、製造時の膜厚、
加工寸法の揺らぎから、容量比は設計値からある程度ず
れてしまう。ずれている状態で設計値のオフセット分を
書き込み目標値に加えてしまうと、それがずれとなって
書き込み誤差につながる。よって高精度な書き込みを行
うことができない。
【０００９】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたもので、複数のアナログ、多値データを小
面積の回路を用いて高精度に記憶できる半導体回路を提
供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、アナログ信号
の書き込み、記憶を行い、記憶している値を電圧として
外部に出力する出力端子を有するメモリセルを有する第
一の回路と、少なくとも二つの標準電圧を供給するため
の手段と、前記出力端子からの出力が、所望の電圧に、
前記二つの標準電圧の差を加えた値を満たしたときに前
記アナログ信号の書き込みを終了させる機能を有する第
二の回路とを少なくとも有することを特徴とする。
【００１１】
【実施例】図１は、第１の実施例を示す図面である。１
０１が書き込み制御のための回路、１０２がオフセット
をキャンセルするためのダミーとしてのメモリセル、１
０３は実際に自分が書き込みたい目標のメモリセルであ
る。また、１０４はたとえば２．０Ｖを高精度に発生す
る標準電圧発生回路である。メモリセル１０２と１０３
は近接しており、また設計時の構造はまったく同一であ
る。それらはそれぞれ１０５として容量Ｃ1、１０６と
して容量Ｃtun、１０７として容量Ｃ2をもつ。メモリセ
ル１０２と１０３の出力は、それぞれ選択用のスイッチ
１０８、１０９を介して共通出力線につながれている。
共通出力線は制御回路の入力１１０に接続されており、
また入力１１０にはスイッチ１１１、１１２を介して参
照電圧入力端子１１３と標準電圧発生回路１０４の出力
がそれぞれ接続されている。制御回路の一段目はＣ3の
値を持つ容量１１４を介して入出力特性 ＶOUT＝Ｆ（ＶIN） （ここで、ＶOUTは出力電圧、ＶINは入力電圧であ
る。）をもつ増幅器１１５に接続されており、その入力
１１６はまたスイッチ１１７を介して端子１１８に接続
している。端子１１８の電圧は増幅器１１５のしきい電
圧ＶINVに固定されている。増幅器の出力は出力をゲイ
ン段で増幅したチョッパー型比較器１１９に入力されて
いる。１０１は、入力電圧が参照電圧を越えたときに論
理的にＨＩを出すように設計されており、入力電圧が参
照電圧を越えたときにスイッチ用ＭＯＳトランジスタ１
２０、１２１は導通する。
【００１２】目標のセルを書き込む前に、まずダミーセ
ルに書き込みをおこなう。その際に制御回路１０１の動
作は以下に説明するように、従来と同様、覚えている参
照値と等しい値が入力されたときにＨＩの状態を出力す
るように機能する。まずスイッチ１１２を介して標準電
圧発生回路１０４から制御回路に２．０Ｖを印加する。
その状態でスイッチ１１７をオン状態にして、増幅器１
１５をしきい電圧にバイアスする。そのあとスイッチ１
１７をオフにすると、この増幅器の入力部１１６は電気
的にフローティングの状態となり、入力に２．０Ｖが入
力された状態で増幅器がしきい電圧にバイアスされるこ
とを記憶する。入力にしきい電圧が加わった増幅器１１
５の出力電圧をチョッパー型比較器１１９で記憶するこ
とで、制御回路全体は入力２．０Ｖを受け取ったときに
ＨＩを出力するように初期設定される。この初期設定を
行った後、メモリセルに書き込みをおこなう。ダミーセ
ル１０２の高電圧印加端子１２２に書き込み用高電圧Ｖ
ppを印加すると、容量Ｃ2はほかの二つの容量に比べて
十分大きい値なので、トンネル電極１２３の電圧もＶpp
となる。 Fowler-Nordheim 電流がまったく流れていな
いときに、フローティングゲートの電圧Ｖfgは、 Ｖfg＝｛Ｃtun／（Ｃ1＋Ｃtun）｝・Ｖpp となる。これが従来生じるオフセットとなる。ここで端
子１２４は接地してある。このオフセットに電荷の移動
で実際に書き込まれた値を重ねあわせた値が書き込み中
のフローティングゲートの電圧である。ソースフォロア
のしきい値を０Ｖと仮定し、ゲートの電圧がそのままソ
ースに出力されると仮定すると、書き込まれた値Ｖ
wrが、 ２．０［Ｖ］＝Ｖwr＋｛Ｃtun／（Ｃ1＋Ｃtun）｝・Ｖ
pp の条件を満たすときに、制御回路がＨＩを出力し、書き
込みが終了する。その値を読み出すと、オフセットの効
果が消え、Ｖwrのみが見えるので、 Ｖwr＝２．０−｛Ｃtun／（Ｃ1＋Ｃtun）｝・Ｖpp となり、２．０Ｖからオフセット分を引いた値が書き込
まれる。これは従来の書き込みと同様である。
【００１３】つぎに、標準電圧発生回路１０４と、ダミ
ーセル１０２の出力Ｖdumを２つの標準電圧とし、目標
のセル１０３を書き込む。ここで、制御回路の機能が変
化する。従来の書き込み、およびダミーセルの書き込み
のときは、参照電圧として覚えた電圧と書き込み中のメ
モリセルの出力が等しくなったときに書き込みを終了し
ていたが、希望の値を書き込む為には書き込み目標値に
オフセットの電圧を加えた電圧を参照値に加える必要が
ある。つまり、参照電圧Ｖrefとして、 Ｖref＝ 書き込み目標電圧 ＋｛Ｃtun／（Ｃ1＋
Ｃtun）｝・Ｖpp という値を加えなくてはならない。ここでオフセットの
電圧は、ダミーセルの出力Ｖwrと、ダミーセルを書き込
むときに用いた標準電圧発生回路１０４の出力２．０Ｖ
から、 ｛Ｃtun／（Ｃ1＋Ｃtun）｝・Ｖpp＝２．０−Ｖwr という関係がなりたつ。つまり、参照値を Ｖref＝ 書き込み目標電圧 ＋２．０−Ｖwr として制御回路に加え、メモリの出力Ｖoutが Ｖout＝Ｖref＝ 書き込み目標電圧 ＋２．０−Ｖwr という関係を満たすときに書き込みを終了すればよい。
このような機能を制御回路１０１で実現する。
【００１４】上記のメモリ出力と参照値との関係は、 Ｖout− 書き込み目標電圧 ＝２．０−Ｖwr という関係に変形できる。つまり、制御回路では二つの
電圧の差が等しくなったときにＨＩを出すような制御を
行えばよいことに帰結する。以下、この動作について説
明する。まずスイッチ１０８をオンにし、制御回路の入
力にＶwrを印加する。その状態でスイッチ１１７をオン
し、電極１１６を電圧ＶINVとし、スイッチ１１７をオ
フする。つぎにスイッチ１１２をオンし、標準電圧発生
回路１０４の出力２．０を制御回路に入力する。する
と、入力部の電極１１６の電圧は、 ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（２．０−Ｖwr） となる。ここでＣinは増幅器１１５の入力容量である。
この電圧が増幅器１１５の入出力特性にしたがって出力
され、 Ｆ（ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（２．０−
Ｖwr）） という電圧が出力される。この値を比較器で記憶し、比
較器は次に上記の式で示された電圧と等しい値を入力さ
れたときに制御回路としてＨＩを出力する。
【００１５】つぎにスイッチ１１１をオンし、外部から
書き込みたい目標電圧Ｖtarを印加する。その状態でス
イッチ１１７をオン・オフし、つづけてスイッチ１０９
をオンにし、メモリからの出力をうける。その状態で電
極１１６の電圧は ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（Ｖout−Ｖtar） となり、増幅器１１５の出力は、 Ｆ（ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（Ｖout−
Ｖtar）） となる。この状態でメモリセル１０３の書き込み用電極
１２３に高電圧を印加する。比較器は Ｆ（ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（２．０−
Ｖwr））＝Ｆ（ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（Ｖ
out−Ｖtar）） という条件を満たすときに書き込みを終了する。これは ２．０−Ｖwr＝Ｖout−Ｖtar という条件と等しく、つまり Ｖout＝Ｖtar＋２．０−Ｖwr という、書き込みたい値を書き込むための条件を満たし
ている。このようにして回路内部の標準電圧発生回路
と、ダミーセルという、二つの標準電圧発生回路から、
オフセットを比較器自身で計算し、キャンセルすること
を実現できた。
【００１６】本実施例の回路について、書き込み時のト
ンネル電極の電位、メモリ出力及び書き込み制御回路出
力の測定結果を図３に、また、メモリ出力と書き込み目
標値との関係を図４に示す。
【００１７】この発明の結果は以下のとおりである。従
来は、オフセットをキャンセルするために設計値できま
るオフセットを書き込み目標電圧に外部で加算し、それ
を参照電圧として加える必要があった。今回、通常の比
較器にもう１段増幅器を加えた構造で、所望の電圧に、
前記二つの標準電圧の差を加えた値を満たしたときにア
ナログ信号の書き込みを終了させる機能を実現した。ま
たオフセット電圧は ｛Ｃtun／（Ｃ1＋Ｃtun）｝・Ｖpp という値で与えられており、Ｃ1、Ｃtunがずれるとそれ
がオフセット電圧のずれとなり最終的には書き込みの誤
差となった。オフセット電圧を、書き込みたいメモリセ
ルの近傍のダミーセルを用いて生成することで、Ｃ1、
Ｃtunの相対的なずれを最小化でき、オフセット電圧の
ずれを低減、高精度な書き込みを実現できた。
【００１８】今回、メモリセルとして１０２のような構
造を持つものを例として用いたが、本例に限定されず、
たとえばトランジスタのチャネル上で Hot Electron を
発生させて書き込む方式を用いたセルや、ＭＮＯＳ構造
を用いたセルを用いても本例の効果にはまったく変わり
はない。それは、本発明の効果が、書き込み時の高電圧
印加状態と、読みだし時の状態の、２状態の変化による
読みだし値のずれを、近傍のダミーのセルと通常の比較
器にもう１段増幅器を加えた構造で、所望の電圧に、前
記二つの標準電圧の差を加えた値を満たしたときにアナ
ログ信号の書き込みを終了させる機能をもつ制御回路を
もちいてキャンセルするということから生じており、メ
モリセルの種類にはよらないことからも明らかである。
【００１９】また、今回のメモリセルにはメモリセル一
つ当たりに大きな容量Ｃ3を一つ有する基本的なアナロ
グ不揮発性メモリセルを用いたが、これに限定されず、
複数のフローティングゲートに大して一つのＣ3を有す
るような複数構成のメモリセル、もしくは読みだし部に
演算増幅器を応用したような複数構成のメモリセルを用
いてもよい。
【００２０】また、標準電圧発生回路１１２としては、
バンドギャップ回路、もしくは所定の電圧を抵抗や容量
で分圧して出力する回路などを用いても良い。また外部
から高精度の電圧を与えても良い。ダミーセルの書き込
み時と、目的のセルを書き込む際に、等しい電圧を供給
すればよいのであって、その方法は限定されないことか
らも明らかである。
【００２１】また、増幅器１１５の入出力関数の設計方
法は差の電圧に依存する。通常の電子回路では、しきい
電圧からある程度離れた電圧が入力されると接地電圧、
もしくは電源電圧で飽和してしまう。飽和してしまう
と、式 Ｆ（ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（２．０−
Ｖwr））＝Ｆ（ＶINV＋｛Ｃ3／（Ｃ3＋Ｃin）｝・（Ｖ
out−Ｖtar）） の関係を満たすような電圧が一意に決まらない。そのた
めにダミーセルと標準電圧発生回路の出力の差に応じて
入出力関数を設計する必要がある。その設計は容易なの
で、なんの困難もなく行える。
【００２２】また、増幅器１１５としては、反転増幅
器、非反転増幅器、どちらを用いても良い。それは、制
御回路が、入力が上昇して参照値と等しくなったときに
ＨＩ状態を出力すればよく、そのためには後段の比較器
の論理を変更すれば良いためである。また、増幅器が反
転増幅器の場合は、しきい値をオートゼロ動作によって
生成してもよい。
【００２３】また比較器は、今回チョッパー型比較器を
例としたが、それに限定されない。それは比較器はただ
比較を行えばよく、チョッパ型比較器のみ有する特徴を
必要としていないことからも明らかである。
【００２４】また標準電圧発生回路１１２の電圧として
２．０Ｖを例としたが、それに限定されない。電圧 Ｖwr＝ 標準電圧発生回路出力電圧 −｛Ｃtun／（Ｃ1＋
Ｃtun）｝・Ｖpp がメモリの出力のダイナミックレンジの範囲内に収まっ
ていればどのような電圧でも良い。
【００２５】また、今回書き込まれる値としてアナログ
の値を考慮しているが、多値でもよい。それは、多値と
いうのは、ある量子化レベルでアナログの値を区切った
ものであり、書き込む際には結局アナログの値を書き込
んでいるのとまったく変わりないことからも明らかであ
る。
【００２６】
【発明の効果】本発明によれば、複数のアナログ、多値
データを小面積の回路を用いて高精度に記憶できる半導
体回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体回路の一例を示す回路図であ
る。
【図２】従来の制御回路を示す図である。
【図３】実施例の半導体回路における書き込み時のトン
ネル電極電位、メモリ出力及び書き込み制御回路出力の
測定波形を示すグラフである。
【図４】メモリ出力測定値と書き込み目標値との関係を
示すグラフである。
【符号の説明】
１０１ 書き込み制御のための回路、 １０２ ダミーのメモリセル、 １０３ 目標のメモリセル、 １０４ 標準電圧発生回路、 １０５ 容量Ｃ1、 １０６ 容量Ｃtun、 １０７ 容量Ｃ2、 １０８、１０９ スイッチ、 １１０ 制御回路の入力、 １１１、１１２ スイッチ、 １１３ 参照電圧入力端子、 １１４ 容量、 １１５ 増幅器。
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (72)発明者 大見 忠弘 宮城県仙台市青葉区米ヶ袋２の１の17の 301

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 アナログ信号の書き込み、記憶を行い、
    記憶している値を電圧として外部に出力する出力端子を
    有するメモリセルを有する第一の回路と、少なくとも二
    つの標準電圧を供給するための手段と、前記出力端子か
    らの出力が、所望の電圧に、前記二つの標準電圧の差を
    加えた値を満たしたときに前記アナログ信号の書き込み
    を終了させる機能を有する第二の回路とを少なくとも有
    することを特徴とする半導体回路。
  2. 【請求項２】 前記第一の回路の書き込みに、少なくと
    も一つ以上のＭＯＳ型トランジスタから構成されるフロ
    ーティングゲート構造不揮発性メモリにたいしてファウ
    ラー−ノルドハイム(Fowler-Nordheim)電流を用いた書
    き込みを行うことを特徴とした請求項１に記載の半導体
    回路。
  3. 【請求項３】 前記第一の回路の書き込みに、少なくと
    も一つ以上のＭＯＳ型トランジスタから構成されるフロ
    ーティングゲート構造不揮発性メモリにたいしてチャネ
    ル−ホット−エレクトロン(Channel-Hot-Electron)を用
    いた書き込みを行うことを特徴とした請求項１又は２に
    記載の半導体回路。
  4. 【請求項４】 前記第一の回路の書き込みに、ＭＮＯＳ
    構造不揮発性メモリに対してフランクル−プール・エミ
    ッション(Frankel-Poole emission)を用いた書き込みを
    行うことを特徴とした請求項１乃至３のいずれか１項に
    記載の半導体回路。
  5. 【請求項５】 前記少なくとも二つの標準電圧を供給す
    るための手段の一つとして、前記アナログ信号の書き込
    み、記憶を行い、記憶している値を電圧として外部に出
    力する出力端子を有するメモリセルと同一の回路を用い
    たことを特徴とした請求項１乃至４のいずれか１項に記
    載の半導体回路。
  6. 【請求項６】 前記少なくとも二つの標準電圧を供給す
    るための手段の一つとして、電源電圧を分圧した信号、
    もしくはその信号を増幅器を用いて増幅させた信号を発
    生させる回路を用いたことを特徴とした請求項１乃至５
    のいずれか１項に記載の半導体回路。
  7. 【請求項７】 前記少なくとも二つの標準電圧を供給す
    るための手段の一つとして、バンドギャップリファレン
    ス回路を用いたことを特徴とした請求項１乃至６のいず
    れか１項に記載の半導体回路。
  8. 【請求項８】 前記少なくとも二つの標準電圧を供給す
    るための手段の一つとして、外部から所定の電圧を印加
    することを特徴とした請求項１乃至７のいずれか１項に
    記載の半導体回路。
  9. 【請求項９】 前記第二の回路として、前記第二の回路
    の入力に容量を介して接続する第１の電極と、前記第１
    の電極とスイッチを介して接続する第２の電極と、前記
    第１の電極を入力とする第１の増幅器と、前記第１の増
    幅器の出力を入力端子とする二つの電圧の比較を行う第
    三の回路を持ち、前記第三の回路の出力を前記第二の回
    路の出力とすることを特徴とした請求項１乃至８のいず
    れか１項に記載の半導体回路。
  10. 【請求項１０】 前記第１の増幅器として、他の少なく
    とも一つ以上のＭＯＳ型トランジスタから構成される反
    転増幅器を用いたことを特徴とする請求項９に記載の半
    導体回路。
  11. 【請求項１１】 前記第１の増幅器として、他の少なく
    とも一つ以上のＭＯＳ型トランジスタから構成される非
    反転増幅器を用いたことを特徴とする請求項９に記載の
    半導体回路。
  12. 【請求項１２】 前記第三の回路として、他の少なくと
    も一つ以上のＭＯＳ型トランジスタと容量から構成され
    るチョッパー型比較器を用いたことを特徴とする請求項
    ９乃至１１のいずれか１項に記載の半導体回路。
JP2117398A 1997-02-06 1998-02-02 半導体回路 Abandoned JPH10283793A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2117398A JPH10283793A (ja) 1997-02-06 1998-02-02 半導体回路
US09/019,270 US6011714A (en) 1997-02-06 1998-02-05 Semiconductor circuit capable of storing a plurality of analog or multi-valued data

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-24063 1997-02-06
JP2406397 1997-02-06
JP2117398A JPH10283793A (ja) 1997-02-06 1998-02-02 半導体回路

Publications (1)

Publication Number Publication Date
JPH10283793A true JPH10283793A (ja) 1998-10-23

Family

ID=26358207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2117398A Abandoned JPH10283793A (ja) 1997-02-06 1998-02-02 半導体回路

Country Status (2)

Country Link
US (1) US6011714A (ja)
JP (1) JPH10283793A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268809B2 (en) * 1998-09-23 2007-09-11 San Disk Corporation Analog buffer memory for high-speed digital image capture

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
EP0471844A4 (en) * 1989-05-07 1992-04-22 Tadahiro Ohmi Silicon oxide film and semiconductor device having the same
JP3122756B2 (ja) * 1991-01-12 2001-01-09 直 柴田 半導体装置
JP2662559B2 (ja) * 1989-06-02 1997-10-15 直 柴田 半導体装置
TW208086B (ja) * 1991-03-21 1993-06-21 Shibata Naoru
JP2686014B2 (ja) * 1992-01-14 1997-12-08 直 柴田 半導体装置
JP3269659B2 (ja) * 1992-05-27 2002-03-25 直 柴田 半導体装置
JP3119392B2 (ja) * 1992-06-03 2000-12-18 直 柴田 半導体装置
JP3421365B2 (ja) * 1992-07-29 2003-06-30 直 柴田 半導体装置
JP3289736B2 (ja) * 1992-08-26 2002-06-10 直 柴田 半導体集積回路
JP3438241B2 (ja) * 1992-10-29 2003-08-18 直 柴田 半導体神経回路装置
JP3278080B2 (ja) * 1993-02-22 2002-04-30 直 柴田 半導体集積回路
JP3459017B2 (ja) * 1993-02-22 2003-10-20 直 柴田 半導体装置
JPH06250994A (ja) * 1993-02-22 1994-09-09 Sunao Shibata 演算装置
JP3289748B2 (ja) * 1993-11-30 2002-06-10 直 柴田 半導体装置
JP3289749B2 (ja) * 1993-12-02 2002-06-10 直 柴田 半導体集積回路
JP3611340B2 (ja) * 1993-12-28 2005-01-19 直 柴田 半導体回路
JPH07211084A (ja) * 1994-01-18 1995-08-11 Sunao Shibata 半導体装置
US5684738A (en) * 1994-01-20 1997-11-04 Tadashi Shibata Analog semiconductor memory device having multiple-valued comparators and floating-gate transistor
JP3557483B2 (ja) * 1994-02-14 2004-08-25 直 柴田 半導体回路
JP3611041B2 (ja) * 1994-02-14 2005-01-19 直 柴田 半導体演算回路
US5719520A (en) * 1994-02-15 1998-02-17 Tadashi Shibata Multi-valued ROM circuit #7
JP3285109B2 (ja) * 1994-09-12 2002-05-27 直 柴田 半導体装置
JP3569728B2 (ja) * 1995-01-11 2004-09-29 直 柴田 不揮発性半導体メモリ装置
JP3336813B2 (ja) * 1995-02-01 2002-10-21 ソニー株式会社 不揮発性半導体メモリ装置
JP3642079B2 (ja) * 1995-02-13 2005-04-27 直 柴田 半導体集積回路
WO1996030855A1 (fr) * 1995-03-24 1996-10-03 Tadashi Shibata Circuit arithmetique a semiconducteurs
JP3503772B2 (ja) * 1995-03-31 2004-03-08 直 柴田 半導体演算回路
WO1996030853A1 (fr) * 1995-03-31 1996-10-03 Tadashi Shibata Circuit arithmetique a semi-conducteur
WO1996030948A1 (fr) * 1995-03-31 1996-10-03 Tadashi Shibata Memoire non volatile a semi-conducteurs
DE69628919T2 (de) * 1995-03-31 2004-06-03 Shibata, Tadashi, Sendai Halbleiterfunktionsschaltung
JPH09245110A (ja) * 1996-03-13 1997-09-19 Tadahiro Omi フィードバック回路
JP3706869B2 (ja) * 1996-03-13 2005-10-19 忠弘 大見 半導体演算回路
US5712815A (en) * 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells

Also Published As

Publication number Publication date
US6011714A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
US4672580A (en) Memory cell providing simultaneous non-destructive access to volatile and non-volatile data
US7366021B2 (en) Method and apparatus for sensing flash memory using delta sigma modulation
EP0307958B1 (en) Eeprom system with bit error detecting function
JP5179492B2 (ja) 時間測定のためのｅｅｐｒｏｍ電荷保持回路
US4716552A (en) Method and apparatus for non-destructive access of volatile and non-volatile data in a shadow memory array
JP5022681B2 (ja) 半導体記憶装置
US7518177B2 (en) Semiconductor storage device
JP3569728B2 (ja) 不揮発性半導体メモリ装置
JPH03134897A (ja) 不揮発性メモリ
US6449191B1 (en) Current-mode sense amplifier with low power consumption
JP3226513B2 (ja) 演算回路、演算装置、及び半導体演算回路
JPH0897307A (ja) 半導体記憶装置
JPS60179998A (ja) 電圧検出回路
JPH10283793A (ja) 半導体回路
JPH02282996A (ja) Ｅｅｐｒｏｍメモリ素子を読出すための基準セル
US6707725B2 (en) Reference voltage generation circuit for semiconductor memory device, memory reading circuit including same, and electronic information device including the same
US6697282B1 (en) Reference voltage generator employing large flash memory cells coupled to threshold tuning devices
US20240112715A1 (en) Data logic processing circuit integrated in a data storage circuit
JPS5931156B2 (ja) 電子装置
JP2000013153A (ja) 半導体装置
JPH11306775A (ja) 半導体メモリ装置
JP3196237B2 (ja) 半導体記憶装置
JPH0638502B2 (ja) 不揮発性ｒａｍ
JP2850655B2 (ja) 不揮発性半導体記憶装置
JP3599990B2 (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060523