JPH11306775A - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JPH11306775A
JPH11306775A JP12428898A JP12428898A JPH11306775A JP H11306775 A JPH11306775 A JP H11306775A JP 12428898 A JP12428898 A JP 12428898A JP 12428898 A JP12428898 A JP 12428898A JP H11306775 A JPH11306775 A JP H11306775A
Authority
JP
Japan
Prior art keywords
voltage
write
output
terminal
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP12428898A
Other languages
English (en)
Inventor
Tadahiro Omi
忠弘 大見
Sunao Shibata
直 柴田
Kagehiro Ko
景宏 黄
Takemi Yonezawa
岳美 米澤
Toshiyuki Nozawa
俊之 野沢
Takehisa Nitta
雄久 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ULTLA CLEAN TECHNOLOGY KAIHATS
ULTLA CLEAN TECHNOLOGY KAIHATSU KENKYUSHO KK
Original Assignee
ULTLA CLEAN TECHNOLOGY KAIHATS
ULTLA CLEAN TECHNOLOGY KAIHATSU KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ULTLA CLEAN TECHNOLOGY KAIHATS, ULTLA CLEAN TECHNOLOGY KAIHATSU KENKYUSHO KK filed Critical ULTLA CLEAN TECHNOLOGY KAIHATS
Priority to JP12428898A priority Critical patent/JPH11306775A/ja
Priority to EP99913705A priority patent/EP1079394A4/en
Priority to US09/673,546 priority patent/US6456532B1/en
Priority to PCT/JP1999/002061 priority patent/WO1999054882A1/ja
Publication of JPH11306775A publication Critical patent/JPH11306775A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5613—Multilevel memory cell with additional gates, not being floating or control gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 本発明は、アナログおよび多値データを高速
に且つ高精度に記憶でき、さらに高集積化できる半導体
回路を提供することを目的とする。 【解決手段】 アナログ・多値信号のメモリセルと、メ
モリセルに記憶している値を電圧として外部に出力する
出力端子を有する読み出し回路と、読み出し回路の出力
端子電圧が所定の電圧と等しくなった時に書き込み終了
信号を出力する出力端子を有する比較器と、メモリセル
の書き込み電圧として、アナログ・多値の電圧値を入力
端子に入力し、該電圧値に応じた出力電圧を出力する出
力端子を有する書き込み電圧制御回路と、書き込み電圧
制御回路の出力電圧をメモリセルへ供給し、比較器の出
力端子に書き込み終了信号が出力された時に書き込み電
圧制御回路の出力電圧を前記メモリセルへ供給すること
を終了する機能を有する書き込み電圧切替回路と、を有
することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体メモリ回路
に係り、特にアナログ、多値データを高速且つ高精度に
記憶する事が可能な半導体メモリ回路に関する。
【０００２】
【関連技術】本発明者らは、フローティングゲートを有
するＭＯＳ型トランジスタを利用し、アナログ・多値信
号の半導体メモリ装置を開発した（特願平９−２４０６
３号）。
【０００３】この半導体メモリ装置を改良し、より一層
の高集積化と、高精度且つ高速の書き込み・読み出し特
性を達成すべく、研究を進めたところ、上記半導体メモ
リ装置には、次のような問題点があることが分かった。
本発明は、かかる知見に基づいて完成したものである。
【０００４】１）メモリセルへの値の書き込みに用いる
電圧、例えばトンネル酸化膜にファウラーノルドハイム
（Fowler-Nordheim）電流を流して書き込む場合にトン
ネル酸化膜に印加する高電圧はメモリセルに記憶させた
い値によらずある決まった一定電圧を用いるため、メモ
リセルへの高速及び高精度な書き込みに限界がある。
【０００５】２）メモリセルに生じるオフセット電圧の
補正に対して、書き込みを行うメモリセルとは別のダミ
ーのセルを用いてオフセット電圧を検出し、その電圧値
を用いて書き込むメモリセルのオフセット電圧の補正を
行っているため、書き込むメモリセルとダミーのメモリ
セル間での製造におけるばらつきがあると、オフセット
電圧補正の効果が薄れ、高精度の書き込みができなくな
る。
【０００６】３）メモリセルに生じるオフセット電圧の
補正の為の制御が複雑であると共にメモリセルの記憶し
ている値を読み出す回路の読み出し可能な電圧レンジを
すべてメモリセルに記憶させる電圧値のレンジとして用
いる事ができない。
【０００７】４）メモリセルの構成として２つのトラン
ジスタを用いておりメモリセルのチップ上での占有面積
が大きくなるため、高集積化が妨げられる。
【０００８】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたもので、アナログおよび多値データを高速
に且つ高精度に記憶でき、さらに高集積化できる半導体
回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の第１の半導体メ
モリ装置は、アナログ及び多値の信号の書き込み、記憶
を行うことのできるメモリセルと、前記メモリセルに記
憶している値を電圧として外部に出力する出力端子を有
する読み出し回路と、前記読み出し回路の前記出力端子
電圧が所定の電圧と等しくなった時に書き込み終了信号
を出力する出力端子を有する比較器と、前記メモリセル
の書き込み電圧として、前記アナログ及び多値の電圧値
を入力端子に入力し、該電圧値に応じた出力電圧を出力
する出力端子を有する書き込み電圧制御回路と、前記書
き込み電圧制御回路の出力電圧を前記メモリセルへ供給
し、前記比較器の出力端子に書き込み終了信号が出力さ
れた時に前記書き込み電圧制御回路の出力電圧を前記メ
モリセルへ供給することを終了する機能を有する書き込
み電圧切替回路と、を有することを特徴とする。
【００１０】メモリセルへの値の書き込みに用いる電圧
としてメモリセルに記憶させる値に応じた書き込み電圧
を発生しメモリセルに対して供給し書き込みを行う。そ
の結果としてメモリセルの書き込み開始から終了までの
時間が、記憶させる値によらずほぼ一定であり高速且つ
高精度に書き込むことが可能となる。
【００１１】本発明の第２の半導体メモリ装置は、アナ
ログ及び多値の信号の書き込み、記憶を行うことのでき
るメモリセルと、前記メモリセルに記憶している値を電
圧として外部に出力する出力端子を有する読み出し回路
と、前記読み出し回路の前記出力端子電圧が所定の電圧
と等しくなった時に書き込み終了信号を出力する出力端
子を有する比較演算回路と、前記出力端子の読み出し電
圧と標準電圧の差を書き込み目標電圧に加算した電圧を
前記比較演算回路の前記所定の電圧に入力する手段を持
つ比較器と、前記メモリセルの書き込みのための電圧を
出力する出力端子を有する書き込み電圧制御回路と、前
記書き込み電圧制御回路の出力電圧を前記メモリセルへ
供給し、前記比較器の出力端子に書き込み終了信号が出
力された時に前記書き込み電圧制御回路の出力電圧を前
記メモリセルへ供給することを終了する機能を有する書
き込み電圧切替回路と、を有し、前記所定の電圧に前記
標準電圧を入力して前記メモリセルの第１の書き込みを
行い、前記第１の書き込みを行ったメモリセルに対して
の第２の書き込みとして、前記第１の書き込み終了直後
に前記読み出し回路の出力端子に出力される読み出し電
圧と標準電圧の差を、書き込み目標電圧に加算した電圧
を前記比較演算回路の所定の電圧に入力して書き込みを
行うことを特徴とする。
【００１２】このように、メモリセルのオフセット電圧
の補正において、書き込むセルに予備書き込みを行うこ
とによりオフセット電圧を検出し、検出された値をもち
いて補正する。その結果、メモリセルの書き込みにおい
て製造ばらつきによる誤差が無く高精度に行うことがで
きる。
【００１３】本発明の第３半導体メモリ装置は、アナロ
グ及び多値の信号の書き込み、記憶を行うことができ、
前記アナログ及び多値の信号を電荷量として記憶するフ
ローティングゲートと、前記フローティングゲートと容
量結合するコントロールゲートを有するメモリセルと、
前記メモリセルに記憶している値を電圧として外部に出
力する出力端子を有する読み出し回路と、前記読み出し
回路の前記出力端子電圧が所定の電圧と等しくなった時
に書き込み終了信号を出力する出力端子を有する比較器
と、前記メモリセルに書き込みのための電圧を出力する
出力端子と出力する手段を持ち、前記比較器の出力端子
に書き込み終了信号が出力された時に前記出力端子の前
記書き込みのための電圧を前記メモリセルへ出力するこ
とを終了する機能を有する書き込み電圧制御回路と、を
有するメモリ装置を２以上有し、さらに、プラス入力端
子とマイナス入力端子を有し、該プラス入力端子の電圧
値とマイナス端子の電圧値の差を増幅して電圧として出
力する差動増幅器と、前記差動増幅器の出力を第１のメ
モリ装置と第２のメモリ装置の双方のコントロールゲー
トに接続する手段を有するコントロールゲート制御回路
と、を有し、前記第１のメモリ装置の前記所定の電圧に
標準電圧を入力し、前記第１のメモリ装置のメモリセル
のコントロールゲートを基準電圧にして書き込みを行
い、前記第２のメモリ装置のメモリセルのコントロール
ゲートを基準電圧にし、前記所定の電圧を書き込み目標
電圧を入力して書き込みを行い、前記第２のメモリ装置
の前記メモリセルに記憶されている値を読み出す時に、
前記第１のメモリ装置の前記読み出し回路の出力端子の
出力を前記差動増幅器のマイナス端子に接続し、前記標
準電圧を前記差動増幅器のプラス端子に接続し、前記差
動増幅器の出力を前記第１及び第２のメモリ装置のコン
トロールゲートに接続することにより、高精度に読み出
しを行うことを特徴とする。
【００１４】また、本発明の第４の半導体メモリ装置
は、アナログ及び多値の信号の書き込み、記憶を行うこ
とができ、前記アナログ及び多値の信号を電荷量として
記憶するフローティングゲートと、前記フローティング
ゲートと容量結合するコントロールゲートを有するメモ
リセルと、前記メモリセルに記憶している値を電圧とし
て外部に出力する出力端子を有する読み出し回路と、前
記読み出し回路の前記出力端子電圧が所定の電圧と等し
くなった時に書き込み終了信号を出力する出力端子を有
する比較器と、前記メモリセルに書き込みのための電圧
を出力する出力端子と出力する手段を持ち、前記比較器
の出力端子に書き込み終了信号が出力された時に前記出
力端子の前記書き込みのための電圧を前記メモリセルへ
出力することを終了する機能を有する書き込み電圧制御
回路と、を有するメモリ装置を２以上有し、さらに、プ
ラス入力端子とマイナス入力端子を有し、該プラス入力
端子の電圧値とマイナス端子の電圧値の差を増幅して電
圧として出力する差動増幅器と、前記差動増幅器の出力
を第１のメモリ装置と第２のメモリ装置の双方のコント
ロールゲートに接続する手段を有するコントロールゲー
ト制御回路と、を有し、前記第１のメモリ装置の前記所
定の電圧に標準電圧を入力し、前記第１のメモリ装置の
メモリセルのコントロールゲートを基準電圧にし書き込
みを行った後、前記第１メモリ装置の読み出し回路の出
力端子の出力を前記差動増幅器のマイナス端子に接続
し、前記標準電圧を前記差動増幅器のプラス端子に増幅
し、前記差動増幅器の出力を前記第１及び第２のメモリ
装置のコントロールゲートに接続し、前記第２のメモリ
装置の前記所定の電圧を書き込み目標電圧を入力して書
き込みを行うことを特徴とする。
【００１５】以上のように、本発明の第３及び第４の半
導体メモリ装置は、メモリセルのオフセット電圧の補正
をメモリセルのコントロールゲートの電圧を制御するこ
とにより行う。その結果として、書き込み制御が簡単で
あり、なお且つ読み出し回路の読み出し可能な電圧レン
ジを書き込み目標値としてそのまま用いることができ
る。
【００１６】本発明の第５の半導体メモリ装置は、フロ
ーティングゲートを有するMOS型トランジスタと、前記
フローティングゲートと第1の容量結合するコントロー
ルゲートと、前記フローティングゲートと第2の容量結
合する書き込み端子とを有するアナログ及び多値の信号
の書き込み、記憶を行うことのできるメモリセルを複数
有し、選択したメモリセルの書き込みを行い、選択した
メモリセルのフローティングゲートの電圧を出力端子に
出力することができる読み出し回路を有する半導体メモ
リ装置において、メモリセルの選択は、コントロールゲ
ートの電圧制御により行い、前記メモリセルの書き込み
において、書き込みと同時に前記読み出し回路を用いて
フローティングゲートの電圧を出力端子に出力し、前記
出力端子の出力電圧によって書き込みの終了判定を行っ
て書き込みを終了することを特徴とする。
【００１７】書き込み及び読み出すセルの選択に、従来
の様にメモリセルを選択するためのMOS型トランジスタ
を設け、そのトランジスタを制御することにより行うの
でなく、コントロールゲートの電圧の制御によりおこな
う。その結果メモリセルを選択するためのMOS型トラン
ジスタが不要であり、メモリセルが１つのMOS型トラン
ジスタで構成することができるため、高集積化すること
ができる。
【００１８】
【実施例】以下に実施例を挙げ、本発明をより詳細に説
明する。
【００１９】（実施例１）図１に本発明の第１の実施例
を示す。本実施例の半導体メモリ装置は、図１に示され
ているように、主として、メモリセル、読み出し回路、
比較器、書き込み電圧制御回路及び書き込み電圧切替回
路から構成される。
【００２０】メモリセルはフローティングゲート１１７
を有するＭＯＳ型トランジスタ１１４と、フローティン
グゲート１１７と容量結合するコントロールゲート１１
５、電荷を注入及び引き抜きする手段１１６で構成され
ている。該手段１１６はフローティングゲート及び１０
１と接続する。本実施例では、フローティングゲート１
１７は薄いトンネル酸化膜を介して書き込み電圧切替回
路の出力端子１０１と接続されている。電荷注入・引き
抜き手段１１６は出力端子１０１に高電圧を入力しフロ
ーティングゲートと出力端子１０１間（トンネル酸化
膜）に高電圧を加え、ファウラーノルドハイム(Fowler-
Nordheim)電流でフローティングゲートの電荷の注入及
び引き抜きを行う。
【００２１】前記酸化膜の代わりに、窒化膜または酸窒
化膜(ONO膜)としてフランケルプール・エミッション（F
rankel-Poole emission）電流で行ってもよい。また
は、手段１１６をＭＯＳ型トランジスタとしトランジス
タのゲートを１１７に接続し、ソースまたはドレインを
１０１に接続し、ソースまたはドレインのもう一方を、
グランドまたはある電位に接続してチャンネル−ホット
−エレクトロン(ChannelHot Electron)電流で行っても
よい。
【００２２】また、ＭＯＳ型トランジスタ１１４のソー
ス及びドレインは、それぞれノード１０２，１０３に接
続され読み出し回路の入力となる。
【００２３】読み出し回路は、例えば図１に示すよう
に、ＭＯＳ型トランジスタ１１４とＭＯＳ型トランジス
タ１１９が対となっており、読み出し回路とトランジス
タ１１４でオペアンプのボルテージフォロワ動作により
フローティングゲート１１７の電圧値を読み出し、出力
端子１０４に電圧値として出力する。また、読み出し回
路は、ノード１０２又は１０３を出力端子１０４に接続
し、ソースフォロワ読み出しによって行ってもよい。
【００２４】比較器は、出力端子１０４及び外部入力端
子１０５の電圧を入力としメモリセルの書き込み時に読
み出し回路で読み出した出力端子１０４の電圧が外部入
力端子１０５の電圧と等しくなった時に端子１１０に終
了信号を出力する。
【００２５】書き込み電圧切替回路は、書き込み制御回
路の出力端子１１３の出力と、例えばグランド電位や端
子１１３の電圧値の半分の電圧を端子１１２から入力
し、端子１１１、１１０の制御信号が共に“１”である
時に書き込み制御回路の出力端子１１３の出力を書き込
み電圧切替回路の出力端子１０１に出力し、それ以外は
端子１１２の電圧を出力端子１０１に出力する。
【００２６】書き込み電圧制御回路では、例えば２ｂｉ
ｔのＡ／Ｄコンバータで、外部信号入力端子１０５に入
力されたアナログ電圧をアナログ・デジタル変換し、ス
イッチ１２０，１２１，１２２，１２３のいずれか１つ
のスイッチだけをオンにする。たとえば書き込み目標値
が０．５Ｖから４．５Ｖの範囲の電圧値を取るとき、外
部信号入力端子１０５の電圧値により、電圧値が０．５
Ｖから１．５Ｖの電圧値の時はスイッチ１２０をオンに
し端子１０６の入力が出力端子１１３に出力され、電圧
値が１．５Ｖから２．５Ｖの電圧値の時はスイッチ１２
１をオンにし端子１０７の入力が出力端子１１３に出力
され、電圧値が２．５Ｖから３．５Ｖの電圧値の時はス
イッチ１２２をオンにし端子１０８の入力が出力端子１
１３に出力され、電圧値が３．５Ｖから４．５Ｖの電圧
値の時はスイッチ１２２をオンにし端子１０９の入力が
出力端子１１３に出力されるという様に動作し、書き込
み目標値１０５の電圧値に対応した書き込み電圧を出力
端子１１３を出力する。
【００２７】また書き込み電圧制御回路は外部信号入力
端子１０５を入力として、端子１０７，１０８，１０９
からの入力をなくし、端子１０６の入力電圧に外部信号
入力端子１０５の電圧を加算し出力端子１１３に出力す
る方法でもよい。また書き込み電圧制御回路は外部信号
入力端子１０５の入力と出力端子１１３の出力の間に、
ある入出力特性、例えば（端子１１３の出力電圧）＝
（端子１０５の入力電圧）の平方根＋１５．０Ｖの様な
入力電圧の関数で出力電圧が記述されるような関係を持
つ回路によって構成してもよい。
【００２８】（動作説明）図１の回路の動作特性を説明
する。メモリセルの書き込みは、まず外部信号入力端子
１０５に書き込み目標電圧を入力し、書き込み電圧制御
回路で書き込み目標電圧に対してスイッチ１０６，１０
７，１０８，１０９のいずれか１つの電圧を出力端子１
１３に出力する。たとえば、入力端子１０５の電圧値が
１．２Ｖの時スイッチ１２０のみがオンになり、端子１
０６の電圧１５Ｖが出力端子１１３に出力される。
【００２９】メモリセルのコントロールゲート１１５を
たとえば０Ｖなどある決まった一定電圧にし、端子１１
１を”１”にし読み出し回路の出力端子１０４とが入力
信号端子１０５の電圧が等しくなければ端子１１０の出
力は“０”であるので、出力端子１１３の書き込み電圧
を書き込み電圧切替回路の出力端子１０１に出力し、書
き込みを開始する。この書き込み動作中、フローティン
グゲート１１７の電圧値は読み出し回路で読み出し、端
子１０４に出力する。メモリセルへの書き込み動作の終
了は、比較器において、端子１０４と１０５の電圧値が
等しくなった時に、端子１１０に書き込み終了信号とし
て”０”が出力され、端子１０１の出力電圧を、端子１
１３の書き込み電圧から端子１１２の書き込み終了時電
圧に切り替える事により行う。この様にして、アナログ
・多値の書き込み目標値を電圧値に応じた書き込み電圧
を用いて、書き込む事が実現できる。この半導体メモリ
装置を用いれば、メモリセルへの書き込み同動作時に外
部信号入力端子105に与えられた書き込み目標電圧に応
じた書き込み電圧を用いて行うことにより、書き込み開
始から書き込み終了までの書き込み時間を高速化し且つ
ある程度均一化することができる。
【００３０】本実施例に示した様に、書き込み動作時
に、書き込むとともに回路によって読み出し、その電圧
を用いて書き込みの終了判定を行う方式においてはメモ
リセルが書き込み目標値に達してから実際に書き込みが
終了されるまでの遅延時間あり、この遅延時間の間に書
き込まれた値が書き込み誤差となる。
【００３１】本半導体メモリ装置においては、書き込み
時間がある程度均一化され、また書き込み目標電圧によ
って最適な書き込み電圧を供給することにより、書き込
み終了直前の書き込み速度が書き込み目標電圧が異なる
電圧であってもある程度一定になることにより書き込み
動作における書き込み誤差のバラツキが一定範囲内に収
まる。このことにより高精度な書き込みを実現できる。
【００３２】（実施例２）図２に本発明の第２の実施例
を示す。本実施例の半導体メモリ装置は、比較器として
は図２に示すものを用いた以外は実施例１と同様であ
る。
【００３３】比較器は入力として読み出し回路の出力端
子１０４に接続されたノード２０１、外部入力端子１０
５に接続されたノード２０２、所定の標準電圧を入力す
る端子２０６を入力端子として有し、書き込み終了信号
を出力端子２０３に出力する。
【００３４】ここでは所定の標準電圧を用いているが、
端子２０２の電圧を端子２０６に入力させても実現可能
である。回路２０４はノード２０７の電圧値とノード２
０２の電圧値を加算した電圧を端子２０８に出力する。
回路２０５は端子２０６の電圧値とノード２０１の電圧
値の差を電圧値としてノード２０７に出力する回路であ
る。比較演算回路はノード２０１とノード２０９を入力
とし、ノード２０１の電圧値とノード２０９の電圧値が
等しくなった時に出力端子２０３に、例えば、”０”の
ような書き込み終了信号を出力する。ノード２０９は、
端子２１０で端子２０８又は２０６のいずれか一方に接
続されている。
【００３５】（動作説明）コントロールゲート１１５は
書き込み動作中、ある決まった電圧、例えば０Ｖの様な
一定電圧に保たれる。まず書き込み目標電圧を入力端子
１０５に入力する。書き込み制御回路は書き込み電圧を
出力端子１１３に出力する。端子１１１は”０”であ
り、書き込み切替回路の出力端子１０１には、端子１１
２の電圧が出力されている。 端子１１２の電圧値は酸
化膜１１６でファウラーノルドハイム（Fowler-Nordhei
m）電流が起こらないような値とする。最初に端子２１
０で端子２０６をノード２０９に接続し端子１１１を”
１”にし、端子１０１に端子１１３の書き込み電圧を出
力させ、予備書き込みを行う。書き込みが行われ、端子
１０４及び２０１の電圧が端子２０６の電圧に等しくな
り、端子２０３に書き込み終了信号”０”が出力され、
端子１０１はファウラーノルドハイム（Fowler-Nordhei
m）電流が起こらないような電圧１１２に接続され一回
目の書き込みが終了する。書き込み終了後、フローティ
ングゲート１１７の電位は、フローティングゲート１１
７と容量結合する端子１０１の電圧値が、端子１１３の
電圧値から端子１１２の電圧値に変化するために、書き
込み終了時の電位に比べてオフセット電圧が生ずる。次
に、端子２１０において、ノード２０９を端子２０８に
接続し、ノード２０９にノード２０２の電圧値に、端子
２０１の電圧値と端子２０６の電圧値の差を加えた電圧
を入力する。この電圧は結果的に書き込み目標値１０５
にオフセット電圧を加算した値に等しくなる。
【００３６】次に、書き込み電圧切替回路において、端
子１０１を端子１１３に接続し二回目の書き込みを行
う。書き込みが行われ、端子１０４及び２０１の電圧が
端子２０６及び２０９に等しくなり、出力端子２０３に
書き込み終了信号”０”が出力され、端子１０１はファ
ウラーノルドハイム(Fowler-Nordheim)電流が起こらな
いような電圧１１２に接続され二回目の書き込みが終了
する。二回目の書き込み終了後、端子１０４に出力され
る電圧は書き込み終了電圧に等しくなる。以上の様にし
て、アナログ・多値の書き込み目標値を、高精度に書き
込み、記憶させることができる。
【００３７】（実施例３）図３に本発明の第３の実施例
を示す。図において、第１のメモリ装置と第２のメモリ
装置は全く同一の装置であり、第１のメモリ装置につい
て説明する。
【００３８】メモリセル３３０はフローティングゲート
３３３を有するＭＯＳ型トランジスタ３３５とフローテ
ィングゲート３３３と容量結合するコントロールゲート
３２４、電荷を注入及び引き抜きする手段３３７で構成
されている。手段３３７は書き込み電圧制御回路の出力
３０６と接続されている。例えば、手段３３７を薄いト
ンネル酸化膜とし３０６に高電圧を入力し３３７に高電
圧を加え３３７でのファウラーノルドハイム(Fowler-No
rdheim)電流で電荷の注入及び引き抜きを行う。また３
３７を窒化膜または酸窒化膜としてフランケルプール・
エミッション（Frankel-Poole emission）電流で書き込
みを行ってもよい。または、３３７をＭＯＳ型トランジ
スタとしトランジスタのゲートを３３３に接続し、ソー
スまたはドレインを３０６に接続し、ソースまたはドレ
インのもう片方を、グランドまたはある電位に接続して
チャンネル−ホット−エレクトロン(Channel-Hot-Elect
ron)電流で行ってもよい。またトランジスタ３３５のソ
ース及びドレインは、それぞれノード３２２，３２３に
接続され、読み出し回路の入力となる。
【００３９】読み出し回路は、例えば図３に示すよう
に、ＭＯＳ型トランジスタ３４０とＭＯＳ型トランジス
タ３３５が対となっており、読み出し回路とＭＯＳ型ト
ランジスタ３３５でオペアンプのボルテージフォロワ動
作によりフローティングゲート３３３の電圧値を読み出
しノード３０２に電圧値として出力する。
【００４０】比較器は、ノード３０１及び標準電圧入力
端子３０２の電圧を入力としメモリセルの書き込み時
に、読み出し回路で読み出した出力３０２が標準電圧と
等しくなった時にノード３３２に終了信号を出力する。
【００４１】書き込み電圧制御回路は出力端子３０６に
書き込み電圧を出力とし、ノード３３２に書き込み終了
信号が入って来ない状態で、メモリ装置が書き込み動作
中に、書き込み電圧を端子３０６に出力する。その外の
状況においては、端子３０６にはファウラーノルドハイ
ム(Fowler-Nordheim)電流等が流れないある決まった一
定電圧を供給する。
【００４２】コントロールゲート制御回路は、書き込み
動作中、端子３０４に入力される例えば０Ｖのような一
定電圧をノード３０５に供給し、読み出し動作中はノー
ド３０３の入力電圧をノード３０５に供給する。
【００４３】オペアンプ３２１は標準電圧３０１をプラ
ス端子に入力し、ノード３０２をマイナス端子に入力
し、差動増幅器として動作し、ノード３０３に出力す
る。
【００４４】ノード３０５は、コントロールゲート３２
４及び３２８に接続されている。
【００４５】（動作説明）まず、書き込み動作について
説明する。
【００４６】第１のメモリ装置においては、端子３０１
に例えば２．０Ｖのような標準電圧を入力し、ノード３
０５は端子３０４のある決まった一定電圧を印加して書
き込みを行う。書き込み動作は、書き込み電圧制御回路
において出力端子３０６に書き込み電圧を出力して手段
３３７でファウラーノルドハイム(Fowler-Nordheim)電
流をもちいて、フローティングゲート３３３に電荷を注
入または引き抜きによって書き込む。
【００４７】書き込み終了は、比較器においてノード３
０２と３０１の電圧値が等しくなった時に、ノード３３
２に書き込み終了信号として”０”が出力され、書き込
み制御回路において出力端子３０６の出力電圧を、書き
込み電圧からファウラーノルドハイム(Fowler-Nordhei
m)電流が流れない書き込み終了時電圧に切り替える事に
より行う。
【００４８】第２のメモリ装置の書き込みにおいては前
記第１のメモリ装置の書き込みと同様にし、外部信号入
力端子３０８にメモリセルに記憶させたいアナログ・多
値電圧を入力して同様に行う。第１及び第２のメモリ装
置において書き込み時の書き込み電圧３０６及び３１０
は等しい電圧でなければならない。
【００４９】書き込み終了後、フローティングゲート３
３３の電位は、フローティングゲート３３３と容量結合
する出力端子３０６の電圧値が、書き込み電圧から書き
込み終了電圧に変化するために、書き込み終了時の電位
に比べてオフセット電圧が生ずる。 これはフローティ
ングゲート３３４の電位についても同様であり、第１の
メモリ装置と第２のメモリ装置の構造は全く同一であ
り、書き込み電圧及び、コントロールゲート３２４と３
２８の電圧は同じ一定電圧の下で書き込み動作が行われ
ているため、フローティングゲート３３３のオフセット
電圧とフローティングゲート３３４のオフセット電圧は
等しい。
【００５０】次に、アナログ・多値電圧の読み出しにつ
いて説明する。
【００５１】アナログ・多値電圧の読み出し動作時は書
き込み電圧制御回路からの出力は、電荷注入・引き抜き
手段３３７及び３３８でファウラーノルドハイム（Fowl
er-Nordheim）電流が流れない、例えば７．０Ｖのよう
な一定電圧であり且つ電圧値は等しくなければならな
い。
【００５２】読み出し時には、コントロールゲート制御
回路において、ノード３３５にオペアンプ３２１の出力
が接続される。このように接続することにより、第１の
メモリセル装置では、ノード３０２の電圧値と端子３０
１の標準電圧の電圧値が等しくなるように、ノード３０
３に電圧が出力され、コントロールゲート制御回路を介
してノード３０５，３２４，３２８に入力される。つま
りフローティングゲートに書き込み終了時に生じたオフ
セット電圧を、フローティングゲートと容量結合する３
２４の電圧を制御することにより補正しているのであ
る。ここで重要なことは、ノード３２４と３２８は等し
い電圧を入力しているので、第２のメモリ装置のメモリ
セルも同様にオフセット電圧Δが補正され、ノード３０
９には、前記メモリセルに記憶させたいアナログ・多値
電圧と等しい電圧値が出力される。
【００５３】このようにして、本実施例の半導体メモリ
装置は、第１のメモリセルとオペアンプ及びコントール
制御回路を用いて、第２のメモリセルに対して高精度
な、アナログ・多値データの書き込み、読み出しが実現
される。
【００５４】（実施例４）次に本発明の第４の実施例を
説明する。本実施例の半導体メモリ装置は実施例３と同
じである。
【００５５】（動作説明）まず、書き込み動作について
説明する。
【００５６】第１のメモリ装置においては、標準電圧入
力端子３０１に例えば２．０Ｖのような標準電圧を入力
し、ノード３０５は端子３０４のある決まった一定電圧
を印加し書き込みを行う。書き込み動作は、書き込み電
圧制御回路の出力端子３０６に書き込み電圧を出力し
て、電荷注入・引き抜き手段３３７でファウラーノルド
ハイム（Fowler-Nordheim）電流をもちいて、フローテ
ィングゲート３３３に電荷を注入または引き抜きによっ
て書き込む。書き込み終了は、比較器においてノード３
０２と３０１の電圧値が等しくなった時に、ノード３３
２に書き込み終了信号として”０”が出力され、書き込
み制御回路の出力端子３０６の出力電圧を、書き込み電
圧からファウラーノルドハイム（Fowler-Nordheim）電
流が流れない書き込み終了時電圧に切り替える事により
行う。
【００５７】第２のメモリ装置の書き込みにおいては、
コントロールゲート制御回路の出力３０５はオペアンプ
３２１の出力３０３が接続される。このように接続する
ことにより、第１のメモリセル装置では、ノード３０２
の電圧値と端子３０１の標準電圧の電圧値が等しくなる
ように、ノード３０３に電圧が出力され、コントロール
ゲート制御回路を介してノード３０５，３２４，３２８
に入力される。つまりフローティングゲートに書き込み
終了時に生じたオフセット電圧を、フローティングゲー
トと容量結合するコントロールゲート３２４の電圧を制
御することにより補正しているのである。ここで、外部
信号入力端子３０８にメモリセルに記憶させたいアナロ
グ・多値電圧を入力して第２のメモリセルの書き込みを
第１のメモリセル同様に行う。ここで第１及び第２のメ
モリ装置において書き込み時の書き込み電圧３０６及び
３１０は等しい電圧でなければならない。第２のメモリ
装置の前記メモリセルのフローティングゲート３３４の
電位は、フローティングゲート３３４と容量結合する出
力端子３１０の電圧値が、書き込み電圧から書き込み終
了電圧に変化するために、書き込み終了時の電位に比べ
てオフセット電圧が生ずる。
【００５８】次にコントロールゲート制御回路で出力３
０５を、オペアンプの出力３０３から端子３０４の基準
電圧に切り替えることにより，ノード３０５と容量結合
するフローティングゲート３３４の電位はオフセット電
圧が補正され、フローティングゲート３３４の電位はメ
モリセルに記憶させたい電圧値になる。これにより、読
み出し動作時にノード３０５，３２８を前記基準電圧と
し、書き込み電圧制御回路の出力３１０をある決まった
一定電圧とする事により、記憶しているアナログ・多値
電圧をノード３０９に出力する事ができる。
【００５９】（実施例５）図４に、本発明の第５の実施
例を示す。図において、Ｃｅｌｌ−Ａ、Ｃｅｌｌ−Ｂは
それぞれ同一構造のメモリセルであり、読み出し回路１
によってメモリセルのフローティングゲートＦｇ１，Ｆ
ｇ２の電圧値をＶｏｕｔ１に読み出すことができる。
【００６０】メモリセルはＣｅｌｌ−Ａを例にとると、
フローティングゲートを持つ１つのＰＭＯＳとそのフロ
ーティングに容量Ｃｃｇで容量結合するコントロールゲ
ートＶＣＧ１と、同じくフローティングと容量Ｃｔｕｎ
で容量結合するＶＰＰ１によって構成され、ＰＭＯＳの
ソース及びドレインはそれぞれＶＳ１，ＶＤ１に接続し
読み出し回路に接続されている。容量Ｃｔｕｎ４０１の
酸化膜は電荷の注入及び引き抜きの為のトンネル酸化膜
であり、ファウラーノルドハイム(Fowler-Nordheim)電
流によって書き込みを行う。
【００６１】Ｃｅｌｌ−Ａを例にとると、フローティン
グゲートＦｇ１の電圧値は（Ｖｐｐ１・Ｃｔｕｎ＋Ｖｃ
ｇ１・Ｃｃｇ＋Ｑ）／（Ｃｃｇ＋Ｃｔｕｎ＋Ｃｏｘ）で
表される。ここで、ＱはフローティングゲートＦｇ１の
電荷量である。読み出し回路はＶＤ１及びＶＳ１に接続
されており、Ｃｅｌｌ−ＡまたはＣｅｌｌ−Ｂのいずれ
かのＰＭＯＳのフローティングゲートの電圧値がＰＭＯ
Ｓの閾値を超えたメモリセルのフローティングゲートの
電圧値を読み出す。比較器はＶｏｕｔ１と書き込み目標
値のＶｉｎ１を入力し、Ｖｏｕｔ１がＶｉｎ１と等しく
なった時にノード４１０にたとえば“０”のような書き
込み終了信号を出力する。書き込み電圧制御回路は書き
込み動作中に書き込み電圧を出力し、書き込み終了信号
が入力されると、書き込み終了電圧を出力する。
【００６２】（書き込み初期状態）書き込み動作を行う
前のフローティングゲートの初期状態は、ＶＣＧ１及び
ＶＣＧ２を０Ｖにし、ＶＰＰ１及びＶＰＰ２を７Ｖにし
た時Ｆｇ１，Ｆｇ２共に０Ｖに設定する。
【００６３】（書き込み動作）次に書き込み動作につい
てＣｅｌｌ−Ａの書き込みを例に説明する。ＶＰＰ１を
書き込み電圧とした時にコントールゲートＶＣＧ１を例
えば基準電位０Ｖに設定し、ＶＣＧ２を印加したときに
Ｆｇ２がＰＭＯＳトランジスタのオンしない条件、かつ
Ｆｇ２とＶＰＰ１の書き込み電圧の電圧差が加わる容量
Ｃｔｕｎを持つ酸化膜に書き込み電流相当の十分なファ
ウラーノルドハイム(Fowler-Nordheim)電流が流れない
条件、を満たすＶＣＧ２電圧を設定する。
【００６４】書き込みはまずＶｉｎ１に、メモリセルＣ
ｅｌｌ−Ａに記憶させる値として書き込み目標電圧を入
力する。書き込むセルを選択するため、選択するメモリ
セルＣｅｌｌ−ＡのコントロールゲートＶＣＧ１を０
Ｖ、非選択メモリセルＣｅｌｌ−Ｂのコントロールゲー
トを例えば１３Ｖにする。この時選択するメモリセルＣ
ｅｌｌ−ＡのフローティングゲートＦｇ１の電位は書き
込み初期状態０Ｖであり非選択メモリセルＣｅｌｌ−Ｂ
のＦｇ２は書き込み初期状態０ＶよりもＶＣＧ２・Ｃｃ
ｇ／（Ｃｃｇ＋Ｃｔｕｎ＋Ｃｏｘ）だけ引き上げられ
る。この状態でＶＰＰ１に書き込み電圧１８Ｖを印加す
ることによりマイナス電荷の引き抜きによってメモリセ
ルＣｅｌｌ−Ａに書き込む。この書き込み動作中フロー
ティングゲートＦｇ１の電圧値を読み出し回路で１０４
に出力する。非選択メモリセルＣｅｌｌ−Ｂにおいては
フローティングゲートＦｇ２の電位がＶＣＧ２によって
引き上げられるために容量Ｃｔｕｎを持つ酸化膜に加わ
る電圧が低く、書き込み電流相当の十分なファウラーノ
ルドハイム（Fowler-Nordheim）電流が流れない。同様
にフローティングゲートＦｇ２がＰＭＯＳトランジスタ
のしきい値以上に引き上げられているためＦｇ２の電位
は１０４に出力されず、またフローティングゲートＦｇ
１の１０４への読み出しに何ら影響を与えない。
【００６５】メモリセルへの書き込み動作の終了は、比
較器において書き込み目標値と読み出し電圧の電圧値が
等しくなった時に、４１０に書き込み終了信号として”
０”が出力される様に終了判定を行い、ＶＰＰ１を書き
込み終了電圧７．０Ｖにすることにより行う。
【００６６】（読み出し動作）選択するメモリセルＣｅ
ｌｌ−ＡのコントロールゲートＶＣＧ１を０Ｖ、非選択
メモリセルＣｅｌｌ−ＢのコントロールゲートＶＣＧ２
を非選択のメモリセルＣｅｌｌ−Ｂのトランジスタがオ
フになるように１３Ｖにする。これによりＣｅｌｌ−Ａ
のＦｇ１記憶された値は読み出し回路で１０４に出力さ
れ、Ｃｅｌｌ−ＢにおいてはＦｇ２の電位がＶＣＧ２に
ＰＭＯＳトランジスタのしきい値以上に引き上げられて
いるためフローティングゲートＦｇ２の電位は１０４に
出力されず、またＦｇ１の１０４への読み出しに何ら影
響を与えない。
【００６７】以上のようにして、メモリセルを選択する
ためにトランジスタを設けた従来方式より、トランジス
タ１つをなくし、フローティングゲートの電位をコント
ロールゲートによって操作することによりメモリセルの
選択性を持ち、選択したメモリセルの書き込み、読み出
しをすることを実現できる。
【００６８】この半導体メモリ装置を用いれば、書き込
み動作中にメモリセルの状態を読み出し比較を同時に行
う方式において、１メモリセルを１トランジスタと容量
で構成でき、メモリセルの高集積化を実現できる。
【００６９】
【発明の効果】以上説明したように、請求項１乃至６に
係る発明によれば、アナログ及び多値のメモリセルへの
書き込みを高速且つ高精度に行うことができる半導体メ
モリ装置を得られる。
【００７０】請求項７又は８に係る発明によれば、アナ
ログ及び多値のメモリセルへの書き込みを高精度に行う
ことができる半導体メモリ装置を得られる請求項９乃至
１１に係る発明によれば、アナログ及び多値のメモリセ
ルへの書き込み及び読み出しに関して高い信頼性のある
半導体メモリ装置を得る。
【００７１】請求項１２又は１３に関わる発明によれ
ば、アナログ及び多値を記憶させるメモリセルについ
て、１つのＭＯＳ型トランジスタによって構成する事が
可能であり、メモリセルを高集積化した半導体メモリ装
置を得る。
【図面の簡単な説明】
【図１】実施例１の半導体メモリ装置の回路構成を示す
模式図である。
【図２】実施例２の比較器の回路構成を示す模式図であ
る。
【図３】実施例３の半導体メモリ装置の回路構成を示す
模式図である。
【図４】実施例５の半導体メモリ装置の回路構成を示す
模式図である。
【符号の説明】
１０１ 書き込み電圧切替回路の出力端子、 １０４ 読み出し回路の出力端子、 １０５ 外部信号入力端子、 １１３ 書き込み制御回路の出力端子、 １１４ ＭＯＳ型トランジスタ、 １１５ コントロールゲート、 １１６ 電荷注入・引き抜き手段、 １１７ フローティングゲート、 １１９ ＭＯＳ型トランジスタ、 １２０，１２１，１２２，１２３ スイッチ、 １２３ ゲート酸化膜の容量、 １２４ コントロールゲートの容量、 １２５ 容量、 ３０１ 標準電圧入力端子、 ３０８ 書き込み目標電圧入力端子、 ３０６，３１０ 書き込み電圧制御回路の出力端子、 ３２４，３２８ コントロールゲート、 ３３０，３３１ メモリセル、 ３３３，３３４ フローティングゲート、 ３３５，３３６ ＭＯＳ型トランジスタ、 ３３７，３３８ 電荷注入・引き抜き手段。
フロントページの続き (72)発明者 大見 忠弘 宮城県仙台市青葉区米ヶ袋２の１の17の 301 (72)発明者 柴田 直 東京都江東区越中島１−３−16−411 (72)発明者 黄 景宏 宮城県仙台市青葉区荒巻字青葉（無番地) 東北大学工学部電子工学科内 (72)発明者 米澤 岳美 宮城県仙台市青葉区荒巻字青葉（無番地) 東北大学内 (72)発明者 野沢 俊之 宮城県仙台市青葉区荒巻字青葉（無番地) 東北大学内 (72)発明者 新田 雄久 東京都文京区本郷４丁目１番４号 株式会 社ウルトラクリーンテクノロジー開発研究 所内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 アナログ及び多値の信号の書き込み、記
    憶を行うことのできるメモリセルと、前記メモリセルに
    記憶している値を電圧として外部に出力する出力端子を
    有する読み出し回路と、前記読み出し回路の前記出力端
    子電圧が所定の電圧と等しくなった時に書き込み終了信
    号を出力する出力端子を有する比較器と、前記メモリセ
    ルの書き込み電圧として、前記アナログ及び多値の電圧
    値を入力端子に入力し、該電圧値に応じた出力電圧を出
    力する出力端子を有する書き込み電圧制御回路と、前記
    書き込み電圧制御回路の出力電圧を前記メモリセルへ供
    給し、前記比較器の出力端子に書き込み終了信号が出力
    された時に前記書き込み電圧制御回路の出力電圧を前記
    メモリセルへ供給することを終了する機能を有する書き
    込み電圧切替回路と、を有することを特徴とする半導体
    メモリ装置。
  2. 【請求項２】 前記メモリセルは、１つ以上のＭＯＳ型
    トランジスタから構成されるフローティングゲート構造
    不揮発性メモリであり、書き込みにファウラーノルドハ
    イム(Fowler-Nordheim)電流、又はチャンネル-ホット-
    エレクトロン(Channel-Hot-Electron)電流、又はフラン
    ケルプール.エミッション(Frankel-Poole emission)
    電流を用いることを特徴とする請求項１に記載の半導体
    メモリ装置。
  3. 【請求項３】 前記書き込み電圧は、一定電圧に前記ア
    ナログ及び多値信号の電圧を加算した電圧とすることを
    特徴とする請求項１又は２に記載の半導体メモリ装置。
  4. 【請求項４】 前記書き込み電圧制御回路は、前記アナ
    ログ及び多値信号の電圧値に応じて、前記書き込み電圧
    制御回路の外部より供給される異なる２つ以上の特定の
    電圧から選択して、前記メモリセルに供給する手段を有
    することを特徴とする請求項１又は２に記載の半導体メ
    モリ装置。
  5. 【請求項５】 前記供給する手段は、Ａ／Ｄ変換回路を
    有し、前記アナログ及び多値信号をＡ／Ｄ変換した信号
    を用いることを特徴とする請求項４に記載の半導体メモ
    リ装置。
  6. 【請求項６】 前記書き込み電圧制御回路は、所定の関
    数で表わされる入出力特性を有する電圧変換回路を有
    し、前記アナログ及び多値信号の電圧値を前記電圧変換
    回路の入力とし、前記電圧変換回路の出力を前記電圧制
    御回路の出力端子に出力することを特徴とする請求項１
    又は２に記載の半導体メモリ装置。
  7. 【請求項７】 アナログ及び多値の信号の書き込み、記
    憶を行うことのできるメモリセルと、前記メモリセルに
    記憶している値を電圧として外部に出力する出力端子を
    有する読み出し回路と、前記読み出し回路の前記出力端
    子電圧が所定の電圧と等しくなった時に書き込み終了信
    号を出力する出力端子を有する比較演算回路と、前記出
    力端子の読み出し電圧と標準電圧の差を書き込み目標電
    圧に加算した電圧を前記比較演算回路の前記所定の電圧
    に入力する手段を持つ比較器と、前記メモリセルの書き
    込みのための電圧を出力する出力端子を有する書き込み
    電圧制御回路と、前記書き込み電圧制御回路の出力電圧
    を前記メモリセルへ供給し、前記比較器の出力端子に書
    き込み終了信号が出力された時に前記書き込み電圧制御
    回路の出力電圧を前記メモリセルへ供給することを終了
    する機能を有する書き込み電圧切替回路と、を有し、 前記所定の電圧に前記標準電圧を入力して前記メモリセ
    ルの第１の書き込みを行い、前記第１の書き込みを行っ
    たメモリセルに対しての第２の書き込みとして、前記第
    １の書き込み終了直後に前記読み出し回路の出力端子に
    出力される読み出し電圧と標準電圧の差を、書き込み目
    標電圧に加算した電圧を前記比較演算回路の所定の電圧
    に入力して書き込みを行うことを特徴とする半導体メモ
    リ装置。
  8. 【請求項８】 前記標準電圧として、前記書き込み目標
    電圧を用いることを特徴とする請求項７記載の半導体メ
    モリ装置。
  9. 【請求項９】 アナログ及び多値の信号の書き込み、記
    憶を行うことができ、前記アナログ及び多値の信号を電
    荷量として記憶するフローティングゲートと、前記フロ
    ーティングゲートと容量結合するコントロールゲートを
    有するメモリセルと、前記メモリセルに記憶している値
    を電圧として外部に出力する出力端子を有する読み出し
    回路と、前記読み出し回路の前記出力端子電圧が所定の
    電圧と等しくなった時に書き込み終了信号を出力する出
    力端子を有する比較器と、前記メモリセルに書き込みの
    ための電圧を出力する出力端子と出力する手段を持ち、
    前記比較器の出力端子に書き込み終了信号が出力された
    時に前記出力端子の前記書き込みのための電圧を前記メ
    モリセルへ出力することを終了する機能を有する書き込
    み電圧制御回路と、を有するメモリ装置を２以上有し、
    さらに、 プラス入力端子とマイナス入力端子を有し、該プラス入
    力端子の電圧値とマイナス端子の電圧値の差を増幅して
    電圧として出力する差動増幅器と、前記差動増幅器の出
    力を第１のメモリ装置と第２のメモリ装置の双方のコン
    トロールゲートに接続する手段を有するコントロールゲ
    ート制御回路と、を有し、 前記第１のメモリ装置の前記所定の電圧に標準電圧を入
    力し、前記第１のメモリ装置のメモリセルのコントロー
    ルゲートを基準電圧にして書き込みを行い、前記第２の
    メモリ装置のメモリセルのコントロールゲートを基準電
    圧にし、前記所定の電圧を書き込み目標電圧を入力して
    書き込みを行い、前記第２のメモリ装置の前記メモリセ
    ルに記憶されている値を読み出す時に、前記第１のメモ
    リ装置の前記読み出し回路の出力端子の出力を前記差動
    増幅器のマイナス端子に接続し、前記標準電圧を前記差
    動増幅器のプラス端子に接続し、前記差動増幅器の出力
    を前記第１及び第２のメモリ装置のコントロールゲート
    に接続することにより、高精度に読み出しを行うことを
    特徴とする半導体メモリ装置
  10. 【請求項１０】 アナログ及び多値の信号の書き込み、
    記憶を行うことができ、前記アナログ及び多値の信号を
    電荷量として記憶するフローティングゲートと、前記フ
    ローティングゲートと容量結合するコントロールゲート
    を有するメモリセルと、前記メモリセルに記憶している
    値を電圧として外部に出力する出力端子を有する読み出
    し回路と、前記読み出し回路の前記出力端子電圧が所定
    の電圧と等しくなった時に書き込み終了信号を出力する
    出力端子を有する比較器と、前記メモリセルに書き込み
    のための電圧を出力する出力端子と出力する手段を持
    ち、前記比較器の出力端子に書き込み終了信号が出力さ
    れた時に前記出力端子の前記書き込みのための電圧を前
    記メモリセルへ出力することを終了する機能を有する書
    き込み電圧制御回路と、を有するメモリ装置を２以上有
    し、さらに、 プラス入力端子とマイナス入力端子を有し、該プラス入
    力端子の電圧値とマイナス端子の電圧値の差を増幅して
    電圧として出力する差動増幅器と、前記差動増幅器の出
    力を第１のメモリ装置と第２のメモリ装置の双方のコン
    トロールゲートに接続する手段を有するコントロールゲ
    ート制御回路と、を有し、 前記第１のメモリ装置の前記所定の電圧に標準電圧を入
    力し、前記第１のメモリ装置のメモリセルのコントロー
    ルゲートを基準電圧にし書き込みを行った後、前記第１
    メモリ装置の読み出し回路の出力端子の出力を前記差動
    増幅器のマイナス端子に接続し、前記標準電圧を前記差
    動増幅器のプラス端子に増幅し、前記差動増幅器の出力
    を前記第１及び第２のメモリ装置のコントロールゲート
    に接続し、前記第２のメモリ装置の前記所定の電圧を書
    き込み目標電圧を入力して書き込みを行うことを特徴と
    する半導体メモリ装置
  11. 【請求項 １１】 前記第１及び第２のメモリ装置の前
    記メモリセルは、1つ以上のMOS型トランジスタから構成
    されるフローティングゲート構造不揮発性メモリであ
    り、書き込みは、ファウラーノルドハイム(Fowler-Nord
    heim)電流、又はチャンネル-ホット-エレクトロン(Chan
    nel-Hot-Electron)電流、又はフランケルプール.エミッ
    ション(Frankel-Poole emission) 電流を用いて行うこ
    とを特徴とする請求項９又は１０に記載の半導体メモリ
    装置。
  12. 【請求項１２】 フローティングゲートを有するＭＯ
    Ｓ型トランジスタと、前記フローティングゲートと第１
    の容量結合するコントロールゲートと、前記フローティ
    ングゲートと第２の容量結合する書き込み端子とを有す
    るアナログ及び多値の信号の書き込み、記憶を行うこと
    のできるメモリセルを複数有し、選択したメモリセルの
    書き込みを行い、選択したメモリセルのフローティング
    ゲートの電圧を出力端子に出力することができる読み出
    し回路を有する半導体メモリ装置において、 メモリセルの選択は、コントロールゲートの電圧制御に
    より行い、前記メモリセルの書き込みにおいて、書き込
    みと同時に前記読み出し回路を用いてフローティングゲ
    ートの電圧を出力端子に出力し、前記出力端子の出力電
    圧によって書き込みの終了判定を行って書き込みを終了
    することを特徴とする半導体メモリ装置。
  13. 【請求項１３】 前記第２の容量結合はトンネル酸化膜
    を用い、前記書き込みはファウラーノルドハイム(Fowle
    r-Nordheim)電流を用いて行うことを特徴とする請求項
    １２記載の半導体メモリ装置。
JP12428898A 1998-04-17 1998-04-17 半導体メモリ装置 Abandoned JPH11306775A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12428898A JPH11306775A (ja) 1998-04-17 1998-04-17 半導体メモリ装置
EP99913705A EP1079394A4 (en) 1998-04-17 1999-04-19 SEMICONDUCTOR MEMORY
US09/673,546 US6456532B1 (en) 1998-04-17 1999-04-19 Semiconductor memory device
PCT/JP1999/002061 WO1999054882A1 (fr) 1998-04-17 1999-04-19 Memoire de semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12428898A JPH11306775A (ja) 1998-04-17 1998-04-17 半導体メモリ装置

Publications (1)

Publication Number Publication Date
JPH11306775A true JPH11306775A (ja) 1999-11-05

Family

ID=14881637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12428898A Abandoned JPH11306775A (ja) 1998-04-17 1998-04-17 半導体メモリ装置

Country Status (4)

Country Link
US (1) US6456532B1 (ja)
EP (1) EP1079394A4 (ja)
JP (1) JPH11306775A (ja)
WO (1) WO1999054882A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517325A (ja) * 2003-01-21 2006-07-20 ザイコー，インコーポレーテッド フローティング・ゲート・アナログ電圧フィードバック回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248269B2 (ja) * 2003-02-21 2009-04-02 パナソニック株式会社 半導体不揮発性記憶装置
US10056141B2 (en) * 2014-07-30 2018-08-21 Hewlett Packard Enterprise Development Lp Current behavior of elements
KR20170030697A (ko) * 2015-09-09 2017-03-20 에스케이하이닉스 주식회사 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181980A (en) * 1978-05-15 1980-01-01 Electronic Arrays, Inc. Acquisition and storage of analog signals
KR0172831B1 (ko) 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
KR0174501B1 (ko) 1995-12-19 1999-04-15 김광호 아날로그 저장매체의 프로그래밍 장치
JPH1055690A (ja) * 1996-08-07 1998-02-24 Nec Corp 電気的書込可能な不揮発性半導体記憶装置
EP0872850B1 (en) * 1997-04-14 2003-07-02 STMicroelectronics S.r.l. High-precision analog reading circuit for memory arrays, in particular flash analog memory arrays
ITMI981193A1 (it) * 1998-05-29 1999-11-29 St Microelectronics Srl Dispositivo circuitale e relativo metodo per la propgrammazione di una cella di memoria non volatile a singola tensione di
US6154392A (en) * 1999-10-12 2000-11-28 Patti; Robert Four-terminal EEPROM cell for storing an analog voltage and memory system using the same to store multiple bits per EEPROM cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517325A (ja) * 2003-01-21 2006-07-20 ザイコー，インコーポレーテッド フローティング・ゲート・アナログ電圧フィードバック回路

Also Published As

Publication number Publication date
EP1079394A1 (en) 2001-02-28
US6456532B1 (en) 2002-09-24
WO1999054882A1 (fr) 1999-10-28
EP1079394A4 (en) 2001-07-11

Similar Documents

Publication Publication Date Title
US8331203B2 (en) Charge retention circuit for a time measurement
US8036020B2 (en) Circuit for reading a charge retention element for a time measurement
US5347490A (en) Nonvolatile semiconductor memory device
US7825698B2 (en) Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
US8320176B2 (en) EEPROM charge retention circuit for time measurement
KR102017447B1 (ko) 플래시 메모리 디바이스들을 위한 비대칭 감지 증폭기 및 관련 방법
KR100349433B1 (ko) 반도체 기억장치
US8339848B2 (en) Programming of a charge retention circuit for a time measurement
EP1588377B1 (en) Differential dual floating gate circuit and method for programming
JP3569728B2 (ja) 不揮発性半導体メモリ装置
JPH11306775A (ja) 半導体メモリ装置
US6272049B1 (en) Non-volatile semiconductor memory device having increased operating speed
US6154392A (en) Four-terminal EEPROM cell for storing an analog voltage and memory system using the same to store multiple bits per EEPROM cell
EP1588374B1 (en) Floating gate analog voltage feedback circuit
WO2004075260A2 (en) Differential floating gate circuit and method for programming
JP3454661B2 (ja) 不揮発性半導体メモリ
JPH09265788A (ja) 不揮発性半導体記憶装置
WO2004064291A2 (en) Method and apparatus for dual conduction analog programming
JP2005004872A (ja) 不揮発性メモリ用のデュアル比較セル検知方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050412

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060523