KR0174501B1

KR0174501B1 - 아날로그 저장매체의 프로그래밍 장치

Info

Publication number: KR0174501B1
Application number: KR1019950052293A
Authority: KR
Inventors: 채용웅
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-19
Filing date: 1995-12-19
Publication date: 1999-04-15
Also published as: KR970050825A; US5761118A; JPH09180490A

Abstract

본 발명은 프로그래밍 사이클과 리드 사이클 간에 특별한 구분이 없이 두 동작이 동시에 수행되는 아날로그 저장매체에 프로그래밍하는 것이다. 본 발명은 트랜지스터(M₁₁)와 비교기(12)의 사이에 LUT(11)를 구비하고, LUT(11)의 좌변의 태그(11A)에는 트랜지스터(M₁₁)의 드레인에서 예상되는 전압이 열거되며, LUT(11)의 우변의 콘텐트(11B)에는 트랜지스터(M₁₁)의 출력전압(Vout)에 대응되는 드레시홀드 전압과 인가되는 전압(Vpp)의 합에 해당하는 값들이 열거되며, 입력전압(Vin)과 HPG(11)의 출력전압을 가산기(14)로 가산 한 후 비교기(12)에 입력시킴으로써 프로그래밍 사이클과 리드 사이클 간에 특별한 구분이 없이 두 동작이 동시에 수행된다.

Description

아날로그 저장매체의 프로그래밍 장치

제1도는 종래의 프로그래밍 장치의 구성을 보인 회로도.

제2도는 종래의 프로그래밍 장치에서 인가되는 전압을 보인 파형도.

제3도는 본 발명의 프로그래밍 장치의 구성을 보인 회로도.

제4도는 본 발명의 프로그래밍 장치에서 인가되는 전압을 보인 파형도.

* 도면의 주요부분에 대한 부호의 설명

11A : 태그 11B : 콘텐트

12 : 비교기 13 : HPG

14 : 가산기 M₁₁: 트랜지스터

R₁₁: 저항

본 발명은 아날로그 저장매체에 소정의 데이터를 기록하는 아날로그 저장매체의 프로그래밍 장치에 관한 것이다.

EEPROM(Electrically Erasable Programmable Read Only Memory) 등과 같이 전기적으로 삭제 가능하고 다시 저장할 수 있는 기억장치를 이용한 아날로그 저장매체가 많은 각광을 받고 있다.

그러나 기억장치들은 운용 속도에 한계가 있으므로 음성신호의 기록, 재생 및 합성 등과 같이 낮은 속도로 운용되는 시스템에서만 제한적으로 사용되고 있는 실정이다.

이러한 한계는 기억장치에 아날로그 신호를 프로그래밍할 경우에 필수적으로 폐쇄 루프(closed loop)를 필요로 하기 때문이다.

제1도는 종래의 아날로그 신호에 대한 폐쇄 루프의 프로그램 장치의 구성을 보인 회로도이다. 이에 도시된 바와 같이 EEPROM을 저장매체로 프로그래밍할 경우에 저항(R₁)을 통해 트랜지스터(M₁)의 드레인에 고전위의 프로그래밍 전압을 인가하고, 소오스를 접지시키면 된다.

이 때, EEPROM의 플로팅 게이트로 전하 주입(Charge Injection)이 발생하게 되고, 이 전하 주입으로 인하여 트랜지스터(M₁)의 게이트 전압이 상승하게 된다.

이러한 종래의 프로그래밍 방식에 있어서 EEPROM의 플로팅 게이트에 특정 프로그램 전압을 인가하기 위하여 얼마만한 전압이 플로팅 게이트에 인가되었는지를 확인해야 한다.

이를 위하여 고전위 프로그래밍 전압 발생기(High Programming-voltage Generator : HPG)(1)를 제거하고, 제2도에 도시된 바와 같이 5V의 전원(Vdd)을 저항(R₁)을 통해 트랜지스터(M₁)의 소오스에 인가하고 있다.

이때, 트랜지스터(M₁)의 드레인으로 출력되는 전압에 따라 상기의 프로그래밍 동작을 계속 할 것인지 또는 바라는 전압이 이미 플로팅 게이트에 인가되어 프로그래밍을 중지해야 할 것인지가 결정된다.

이러한 결정은 비교기(2)에 의해 이루어지는 것으로서 프로그래밍 되고자 하는 입력전압(Vin)과 플로팅 게이트의 전압에 따른 트랜지스터(M₁)의 출력전압(Vout)이 동일하게 될 경우에 비교기(2)의 출력 신호에 의해 HPG(1)가 디스에이블 됨으로써 HPG(1)에서 더 이상의 프로그래밍 전압이 만들어지는 것을 방지한다.

따라서, 비교기(2)의 출력신호에 변화가 있을 경우에 프로그래밍 동작은 종료되고, 그렇지 않을 경우에는 리드 동작에 이어서 다음의 프로그래밍 동작을 수행하게 되며, 이러한 동작은 비교기(2)의 출력신호가 반전될 때까지 계속된다.

그러나 상기한 종래의 프로그래밍 방법은 원하는 아날로그 신호를 EEPROM에 프로그래밍하기 위하여 구조적으로 많은 시간이 소모된다.

즉, 상기한 바와 같은 폐쇄 루프 프로그래밍 방식에서는 제2도에서와 같이 프로그래밍 사이클과 리드 사이클이 서로 불가피하게 구분되어야 한다.

여기서, 프로그래밍 사이클과 리드 사이클이 구분되어야 하는 이유를 보다 상세히 설명한다.

제1도의 도면에서 제2도에 도시된 바와 같은 전압이 저항(R₁)을 통해 트랜지스터(M₁)의 드레인에 인가된다고 가정하면 포울러-노드헤임(Fowler-Nordheim) 전하주입 메커니즘에 의하여 플로팅 게이트로 유입되는 전하는 해당 게이트의 드레시홀드 전압을 가변시키게 된다. 이러한 드레시홀드 전압의 변화는 그 변화만큼 트랜지스터(M₁)의 채널(Channel)로 흐르는 전류에 영향을 미치게 된다.

따라서 트랜지스터(M₁)의 채널(Channel)로 흐르는 전류는 전압(Vpp)에 의하여 영향을 받게 될 뿐만 아니라 전하 주입에 따른 드레시홀드 전압에 의해서도 영향을 받게 된다.

그러므로 종래의 프로그래밍 장치에서는 플로팅 게이트에 유기된 전압만을 측정할 수 없기 때문에 프로그래밍 하는 기간과 리드 동작을 수행하는 기간을 구분하지 않고서 정확히 드레시홀드 전압의 변화분을 계산할 수 없었다.

그리고 종래의 프로그래밍 장치는 HPG(1)에서 각각의 고전위 프로그래밍 전압이 유기될 때마다 EEPROM 셀을 보호하기 위하여, 고전위 프로그래밍 전압에서 고주파 성분을 제거하기 위한 시간(Td)을 반복적으로 필요로 하므로 많은 시간을 필요로 하게 된다.

또한 종래의 궤환 루프를 통한 프로그래밍 방식에서는 트랜지스터(M₁)의 출력전압(Vout)의 변화가 프로그래밍 펄스의 기간의 로그함수로서 펄스 기간의 폭을 작게 하는 것이 정교한 프로그래밍을 가능하게 하므로 프로그래밍 펄스의 기간이 제한받게 되고, 이로 인하여 프로그래밍의 지연이 예상된다.

또한 상기한 종래의 방식에서는 비교기의 오프 셋 전압과 같은 회로 자체가 갖는 비선형성에 의하여 프로그래밍 전압 에러가 필연적으로 발생하게 된다.

그러므로 종래의 프로그래밍 방식에 의하면, 프로그래밍 속도가 크게 제한을 받게 될 뿐만 아니라 신뢰도의 측면에서 바람직하지 못한 문제점이 있었다.

따라서 본 발명의 목적은 프로그래밍 사이클과 리드 사이클 간에 특별한 구분이 없이 두 동작이 동시에 수행되는 아날로그 저장매체의 프로그래밍 장치를 제공하는데 있다.

이러한 목적을 달성하기 위한 본 발명은 트랜지스터와 비교기의 사이에 LUT를 구비하고, LUT의 좌변 태그(tag)에는 TR의 드레인에서 예상되는 전압이 열거되며, LUT의 우변 콘텐트(content)에는 트랜지스터의 출력전압에 대응되는 드레시홀드 전압과 인가되는 전압의 합에 해당하는 값들이 열거되며, 입력전압과 HPG의 출력전압을 가산기로 가산한 후 비교기에 입력시키는 것을 특징으로 한다.

이하, 첨부된 제3도 및 제4도의 도면을 참조하여 본 발명의 아날로그 저장매체의 프로그래밍 장치를 상세히 설명한다.

제3도는 본 발명의 프로그래밍 장치의 구성을 보인 회로도이다. 이에 도시된 바와 같이, 게이트 및 소오스가 접지된 트랜지스터(M₁₁)의 드레인을 LUT(11)의 태그(11A)에 접속하고, LUT(11)의 콘텐트를 비교기(12)의 비반전 입력단자(+)에 접속하여 비교기(12)의 출력단자를 HPG(13)의 다스에이블 단자에 접속하며, HPG(13)의 출력단자는 입력전압(Vin)과 가산기(14)에서 가산되어 비교기(12)의 반전 입력단자(-)에 입가되게 접속됨과 아울러 저항(R₁₁)을 통해 상기 트랜지스터(M₁₁)의 드레인에 접속하였다.

여기서, LUT(11)의 좌변의 태그(11A)에는 M11의 드레인 전압(Vout)이 열거되어 있으며, 우변 콘턴트(11B)에는 전압(Vout)에 대응되는 드레시홀드 전압과 전압(Vpp)의 합에 해당하는 값들이 열거되어 있다.

이때 HPG에서 발생하는 전압이 제4도에 나타나 있다.

이러한 구조를 갖는 본 발명은 HPG(13)에서 제4도에 도시된 전압(Vpp)이 출력되어 저항(R₁₁)을 통해 트랜지스터(M₁₁)의 드레인에 인가된다고 가정하면, 트랜지스터(M₁₁)의 드레인 전압에 의하여 LUT(11)의 태그(11A)에 해당하는 번지의 드레시홀드 전압과 전압(Vpp)의 값이 비교기(12)의 비반전 입력단자(+)로 인가된다.

비교기(12)의 비반전 입력단자(+)로 인가된 전압은 가산기(14)에서 가산되어 비교기(12)의 반전 입력단자(-)로 입력되는 입력전압(Vin) 및 전압(Vpp)의 합의 크기와 비교될 것이다.

이때, 비교기(11)의 비반전 입력단자(+) 및 반전 입력단자(-)에는 전압 (Vpp)이 동시에 인가되므로 실제로 비교기(12)에서는 입력전압(Vin)과 플로팅 게이트 전압만이 비교된다.

상기한 바와 같이 LUT(11)가 도입된 본 발명에서는 프로그래밍 동작과 리드 동작이 구분될 필요가 없게 된다.

여기서 비교기(12)의 이득이 무한대라고 가정할 경우에 비교기(11)의 출력신호가 반전되는 것은 입력전압(Vin)과 드레시홀드 전압이 동일하다는 의미가 된다.

이렇게 비교기(12)의 출력신호의 반전은 고전위 프로그래밍 전압을 만드는 HPG(13)의 디스에이블 단자에 인가됨으로써 프로그래밍을 종료시키게 된다.

이상에서와 같은 본 발명의 프로그래밍 장치에서는 리드 동작과 프로그래밍 동작을 구별할 필요가 없게 되고, 프로그래밍 전압 동기시에 불가피했던 램프 율(ramp rate)에 따른 오버헤드(overhead)를 단 한번으로 줄일 수 있다. 또한 응답도(resolution)에 영향을 주었던 펄스의 기간에 제한을 받지 않음으로써 신뢰성을 향상시키게 된다.

그리고 LUT에 기록된 데이터의 값들은 전체 시스템에서 유발되는 전압 오프 셋등과 같은 문제점이 감안된 데이터를 기록함으로써 신뢰도의 향상을 꾀할 수 있다.

Claims

게이트 및 드레인이 접지된 트랜지스터(M₁₁)의 드레인을 LUT(11)의 태그(11A)에 접속하고, LUT(11)의 콘텐트를 비교기(12)의 비반전 입력단자(+)에 접속하여 비교기(12)의 출력단자를 HPG(13)의 다스에이블 단자에 접속하며, HPG(13)의 출력단자는 입력전압(Vin)과 가산기(14)에서 가산되어 비교기(12)의 반전 입력단자(-)에 입가되게 접속됨과 아울러 저항(R₁₁)을 통해 상기 트랜지스터(M₁₁)의 소오스에 접속한 것을 특징으로 하는 아날로그 저장매체의 프로그래밍 장치.
제1항에 있어서, LUT(11)의 좌변의 태그(11A)에는 트랜지스터(M₁₁)의 드레인에서 예상되는 전압(Vout)이 열거되고, 우변의 콘텐트(11B)에는 전압(Vout)에 대응되는 드레시홀드 전압과 전압(Vpp)의 합에 해당하는 값들이 열거되어 있는 것을 특징으로 하는 아날로그 저장매체의 프로그래밍 장치.