KR100508423B1 - 플래쉬 메모리셀의 리커버리 회로 - Google Patents

플래쉬 메모리셀의 리커버리 회로 Download PDF

Info

Publication number
KR100508423B1
KR100508423B1 KR10-1998-0061418A KR19980061418A KR100508423B1 KR 100508423 B1 KR100508423 B1 KR 100508423B1 KR 19980061418 A KR19980061418 A KR 19980061418A KR 100508423 B1 KR100508423 B1 KR 100508423B1
Authority
KR
South Korea
Prior art keywords
memory cell
drain voltage
sensing
switch
drain
Prior art date
Application number
KR10-1998-0061418A
Other languages
English (en)
Other versions
KR20000044915A (ko
Inventor
양태흠
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0061418A priority Critical patent/KR100508423B1/ko
Publication of KR20000044915A publication Critical patent/KR20000044915A/ko
Application granted granted Critical
Publication of KR100508423B1 publication Critical patent/KR100508423B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 본 발명은 리커버리 동작을 수행함과 동시에 확인 동작을 수행하여 문턱전압이 상승되어 리키지 전류가 기준 전류 보다 작게 될 때 시간에 괸계없이 리커버리 동작이 수행되도록 함으로써, 전체 소거 동작 시간을 단축시킬 수 있는 플래쉬 메모리 셀의 리커버리 회로에 관한 것이다.
본 발명은 드레인 전압을 펌핑하기 위한 드레인 전압 펌핑회로와, 상기 드레인 전압 펌핑회로에서 펌핑된 드레인 전압을 스위칭하기 위한 드레인 펌핑 스위치와, 상기 드레인 펌핑 스위치를 통해 공급되는 드레인 전압에 따라 메인 메모리 셀 블록의 메인 메모리 셀 및 기준 메모리 셀의 데이터를 센싱하여 출력단자를 통해 검출신호를 출력하기 위한 센싱 블록과, 상기 센싱 블록을 통해 공급되는 상기 드레인 전압을 스위칭하기 위한 리커버리 스위치와, 상기 리커버리 스위치를 통해 공급되는 드레인 전압을 스위칭하여 상기 메인 메모리 셀로 공급하며, 상기 센싱 블록의 출력신호에 따라 구동되는 스위칭 수단을 포함하여 구성된 플래쉬 메모리 셀의 리커버리 회로를 제공한다.

Description

플래쉬 메모리 셀의 리커버리 회로
본 발명은 플래쉬 메모리 셀의 리커버리(Recover) 회로에 관한 것으로, 특히 전체 소거(Erase) 동작 시간을 단축시킬 수 있는 플래쉬 메모리 셀의 리커버리 회로에 관한 것이다.
일반적으로, NOR 형 플래쉬 메모리 셀에서, 과소거(Over erase)된 셀들은 독출(Read) 또는 프로그램 동작시 리키지 패스(Leakage pass)로 작용하여 칩의 오동작의 원인이 된다. 이를 방지하기 위해 소거 동작 후 리커버리(Recover) 동작을 수행하여 과소거된 셀들의 문턱전압을 높여주게 된다.
도 1은 종래의 플래쉬 메모리 셀의 리커버리 회로도로서, 도 2를 참조하여 동작을 설명하면 다음과 같다.
드레인 전압 펌핑회로(1)에서 펌핑된 드레인 전압은 드레인 펌핑 스위치(DSW1) 및 스위칭 수단(2)을 통해 메인 메모리 셀 블록(3)으로 공급된다. 즉, 상기 드레인 펌핑 스위치(DSW1)를 통해 공급되는 드레인 전압은 상기 스위칭 수단(2)의 칼럼(Column) 스위치(S1 내지 Sn)들을 통해 각 칼럼에 접속된 상기 메인 메모리 셀 블록(3)의 각 메모리 셀(M1 내지 Mn)들로 공급된다.
이때, 리커버리 동작은 칼럼 단위로 수행된다. 먼저, 첫 번째 칼럼에 대한 리커버리 동작은 다음과 같다. 본 발명에서는 설명의 편의를 위해 하나의 칼럼에 대해 하나의 메모리 셀만 접속된 구성을 예로 하여 설명한다.
상기 드레인 펌핑 스위치(DSW1)와 첫 번째 칼럼 스위치(S1)를 턴온시켜 첫 번째 칼럼에 접속된 메인 메모리 셀(M1)의 드레인에 상기 드레인 전압을 공급한다. 메모리 셀(M1)의 콘트롤 게이트(Vcg)에는 0V 전압을 인가한다. 그리고, 상기 메인 메모리 셀(M1)의 소오스는 접지단자(Vss)에 접속한다.
상기 조건에서, 과소거된 셀의 플로팅 게이트로 전자가 주입되어 문턱전압(Vt)이 높아지게 된다. 이때, 메모리 셀(M1)의 문턱전압(Vt)을 확인하기 위해 칼럼의 리키지 레벨을 측정하는 확인동작을 수행하게 된다.
이때는 상기 드레인 펌핑 스위치(DSW1)는 차단하고, 칼럼과 센싱 블록(7)을 연결하기 위한 리커버리 스위치(RSW1)를 접속하게 된다.
상기 센싱 블록(7)은 제 1 센싱수단(4), 제 2 센싱수단(5), 그리고, 센스앰프(6)로 구성된다.
상기 제 1 센싱수단(4)은 메인 메모리 셀(M1)의 칼럼 데이터를 센싱하게 된다. 상기 제 2 센싱수단(5)은 기준 메모리 셀(Mr1)의 데이터를 센싱하게 된다. 상기 센스앰프(6)는 상기 메인 메모리 셀(M1)의 데이터와 상기 기준 메모리 셀(Mr1)의 데이터를 비교하여 출력단자(Dout)를 통해 검출신호(DETECT)를 출력하게 된다.
즉, 상기 센싱 블록(7)은 전류를 전압으로 변환하고, 그 변환된 차이로써 출력단자(Dout)를 통해 검출신호(DETECT)를 출력하게 된다.
센싱 블록(7)의 기준 메모리 셀(Mr1)의 문턱전압(Vt)과 콘트롤 게이트 전압(Vcgr)을 조정하여 기준 메모리 셀(Mr1)로 흐르는 전류(Iref)를 조정하게 된다.
예를 들어, 메인 메모리 셀(M1)의 칼럼으로 흐르는 전류(Im1)가 상기 기준 메모리 셀(Mr1)로 흐르는 전류(Iref)보다 작으면, 상기 센싱 블록(7)의 제 1 노드(K1)의 전압이 저항(R1)에 의한 전압강하가 저항(R2)에 의한 전압강하 보다 작게 된다.
그러므로, 상기 제 1 노드(K1)의 전압이 제 2 노드(K2)의 전압 보다 높게 되어 상기 센스앰프(6)를 통해 출력단자(Dout)로 검출신호(DETECT)를 발생하게 된다. 상기 출력단자(Dout)를 통해 발생되는 검출신호(DETECT)는 상기 제 1 스위칭 수단(2)의 칼럼 스위치(S1)를 턴오프 시키게 된다.
도 2의 타이밍 챠트도에 나타낸 바와 같이 상기 출력단자(Dout)를 통해 발생되는 검출신호(DETECT)에 따라 상기 제 1 칼럼 스위치(S1)는 턴오프 되는 반면에 제 2 칼럼 스위치(S2)는 턴온되게 된다(도 2의 t1 시간).
반대로, 메인 메모리 셀(M1)의 칼럼으로 흐르는 전류(Im1)가 상기 기준 메모리 셀(Mr1)로 흐르는 전류(Iref)보다 크면, 상기 센싱 블록(7)의 제 1 노드(K1)의 전압이 저항(R1)에 의한 전압강하가 저항(R2)에 의한 전압강하 보다 크게 된다.
그러므로, 상기 제 1 노드(K1)의 전압이 제 2 노드(K2)의 전압 보다 낮게 되어 상기 센스앰프(6)를 통해 출력단자(Dout)로 검출신호(DETECT)는 발생되지 않게 된다.
또한, 상기 스위칭 수단(2)의 칼럼 스위치(S2)를 턴온 상태로 유지하여 리커버리 동작을 반복하게 된다. 즉, 도 2의 타이밍 챠트도에 나타낸 바와 같이 상기 칼럼 스위치(S2)를 턴온 상태로 유지하여 리커버리 동작을 반복하게 된다(도 2의 t2 시간).
상술한 바와 같은 동작을 반복 수행함으로써, n번째 메인 메모리 셀(Mn)의 칼럼까지의 리커버리 동작을 완료하게 된다.
그러나, 이러한 종래의 리커버리 회로는 메모리 셀이 과소거된 정도에 관계없이 정해진 시간 T1 만큼을 리커버리 동작시간으로 소비(일반적으로, T1은 수백 ㎲에서 수십 ㎳)되게 되는 단점이 있다.
따라서, 본 발명은 리커버리 동작을 수행함과 동시에 확인 동작을 수행하여 문턱전압이 상승되어 리키지 전류가 기준 전류 보다 작게 될 때 시간에 괸계없이 리커버리 동작이 수행되도록 함으로써, 상기한 단점을 해소할 수 있는 센스앰프 회로를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 셀의 리커버리 회로는 드레인 전압을 펌핑하기 위한 드레인 전압 펌핑회로와, 상기 드레인 전압 펌핑회로에서 펌핑된 드레인 전압을 스위칭하기 위한 드레인 펌핑 스위치와, 상기 드레인 펌핑 스위치를 통해 공급되는 드레인 전압에 따라 메인 메모리 셀 블록의 메인 메모리 셀 및 기준 메모리 셀의 데이터를 센싱하여 출력단자를 통해 검출신호를 출력하기 위한 센싱 블록과, 상기 센싱 블록을 통해 공급되는 상기 드레인 전압을 스위칭하기 위한 리커버리 스위치와, 상기 리커버리 스위치를 통해 공급되는 드레인 전압을 스위칭하여 상기 메인 메모리 셀로 공급하며, 상기 센싱 블록의 출력신호에 따라 구동되는 스위칭 수단을 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 3은 본 발명에 따른 센스앰프 회로도로서, 도 4를 참조하여 동작을 설명하면 다음과 같다.
드레인 전압 펌핑회로(11)에서 펌핑된 드레인 전압은 드레인 펌핑 스위치(DSW2), 센싱 블록(17)의 제 1 센싱 수단(14), 리커버리 스위치(RSW2) 및 스위칭 수단(12)을 통해 메인 메모리 셀 블록(13)으로 공급된다. 즉, 상기 드레인 펌핑 스위치(DSW11) 및 제 1 센싱 수단(14)을 통해 공급되는 드레인 전압은 상기 리커버리 스위치(RSW2) 및 스위칭 수단(12)의 칼럼(Column) 스위치(S11 내지 Sm)들을 통해 각 칼럼에 접속된 상기 메인 메모리 셀 블록(13)의 각 메모리 셀(M11 내지 Mm)들로 공급된다.
상기 센싱 블록(17)의 제 1 센싱 수단(14)은 제 1 저항(R11)으로 구성된다.
또한, 상기 드레인 전압 펌핑회로(11)에서 펌핑된 드레인 전압은 상기 센싱 블록(17)의 제 2 센싱 수단(15)을 통해 기준 메모리 셀(Mr2)로 공급된다.
상기 센싱 블록(17)의 제 2 센싱 수단(15)은 제 2 저항(R12)으로 구성된다.
센스앰프(16)는 상기 메인 메모리 셀 블록(13)의 각 메모리 셀(M11 내지 Mm)들의 데이터와 상기 기준 메모리 셀(Mr2)의 데이터를 비교하여 출력단자(Dout)를 통해 검출신호(DETECT)를 출력하게 된다.
상술한 바와 같은 본 발명의 리커버리 동작은 칼럼 단위로 수행된다. 먼저, 첫 번째 칼럼에 대한 리커버리 동작은 다음과 같다.
본 발명에서는 설명의 편의를 위해 하나의 칼럼에 대해 하나의 메모리 셀만 접속된 구성을 예로 하여 설명한다.
리커버리 동작이 수행되면, 상기 드레인 전압 펌핑회로(11)에서 펌핑된 드레인 전압은 선택된 첫 번째 칼럼의 메인 메모리 셀 블록(13)의 메인 메모리 셀(M11)의 드레인과 연결됨과 동시에 센싱 블록(17)으로 공급되어 전류 크기를 전압으로 바꾸는 회로의 전원전압(Vcc)으로 사용된다. 이때, 상기 메인 메모리 셀(M11)의 콘트롤 게이트(Vcg)에는 0V 전압을 인가한다. 그리고, 상기 메인 메모리 셀(M11)의 소오스는 접지단자(Vss)에 접속한다.
리커버리 동작이 진행됨에 따라 상기 메인 메모리 셀(M11)로 흐르는 전류는 감소하게 된다. 따라서, 상기 센싱 블록(17)에서 상기 제 1 센싱 수단(14)의 출력노드인 제 1 노드(K11)의 전압은 상승되게 된다.
즉, 상기 메인 메모리 셀(M11)의 칼럼으로 흐르는 전류(Im11)가 상기 기준 메모리 셀(Mr2)로 흐르는 전류(Iref)보다 작으면, 상기 센싱 블록(17)의 제 1 노드(K11)의 전압이 제 2 노드(K12)의 전압 보다 높게 되어, 상기 센스앰프(6)를 통해 출력단자(Dout)로 검출신호(DETECT)를 발생하게 된다. 상기 출력단자(Dout)를 통해 발생되는 검출신호(DETECT)는 상기 스위칭 수단(12)의 칼럼 스위치(S11)를 턴오프 시키고 다음 칼럼 스위치(S12)를 턴온 시키게 된다.
즉, 도 4의 타이밍 챠트도에 나타낸 바와 같이 상기 출력단자(Dout)를 통해 발생되는 검출신호(DETECT)에 따라 상기 제 1 칼럼 스위치(S11)는 턴오프 되는 반면에 제 2 칼럼 스위치(S12)는 턴온되게 된다(도 4의 t1 시간). 도 4의 타이밍 챠트도에 나타낸 바와 같이 칼럼에 접속된 메인 메모리 셀의 과소거 상태에 따라 칼럼 스위치의 스위칭 시간이 변하는 것을 알 수 있다(T21, T22, T23, T24, T25, …).
상술한 바와 같이 본 발명에 의하면 본 발명은 리커버리 동작을 수행함과 동시에 확인 동작을 수행하여 문턱전압이 상승되어 리키지 전류가 기준 전류 보다 작게 될 때 시간에 괸계없이 리커버리 동작이 수행되도록 함으로써, 전체 소거 동작시간을 단축시킬 수 있는 탁월한 효과가 있다.
도 1은 종래의 플래쉬 메모리 셀의 리커버리 회로도.
도 2는 도 1을 설명하기 위해 도시한 파형도.
도 3은 본 발명에 따른 플래쉬 메모리 셀의 리커버리 회로도.
도 4는 도 3을 설명하기 위해 도시한 파형도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11: 드레인 전압 펌핑회로 2, 12: 스위칭 수단
3, 13: 메인 메모리 셀 블록 4, 14: 제 1 센싱 수단
5, 15: 제 2 센싱 수단 6, 16: 센스앰프
17: 센싱 블록

Claims (6)

  1. 드레인 전압을 펌핑하기 위한 드레인 전압 펌핑회로와,
    상기 드레인 전압 펌핑회로에서 펌핑된 드레인 전압을 스위칭하기 위한 드레인 펌핑 스위치와,
    상기 드레인 펌핑 스위치를 통해 공급되는 드레인 전압에 따라 메인 메모리 셀 블록의 메인 메모리 셀 및 기준 메모리 셀의 데이터를 센싱하여 출력단자를 통해 검출신호를 출력하기 위한 센싱 블록과,
    상기 센싱 블록을 통해 공급되는 상기 드레인 전압을 스위칭하기 위한 리커버리 스위치와,
    상기 리커버리 스위치를 통해 공급되는 드레인 전압을 스위칭하여 상기 메인 메모리 셀로 공급하며, 상기 센싱 블록의 출력신호에 따라 구동되는 스위칭 수단을 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 셀의 리커버리 회로.
  2. 제 1 항에 있어서,
    상기 센싱 블록은 상기 드레인 전압 펌핑회로에서 펌핑된 드레인 전압에 따라 상기 메인 메모리 셀의 데이터를 센싱하기 위한 제 1 센싱 수단과,
    상기 드레인 전압 펌핑회로에서 펌핑된 드레인 전압에 따라 상기 기준 메모리 셀의 데이터를 센싱하기 위한 제 2 센싱 수단과,
    상기 제 1 및 제 2 센싱 수단으로부터 센싱된 데이터를 비교하여 출력단자를 통해 검출신호를 출력하기 위한 센스앰프를 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 셀의 리커버리 회로.
  3. 제 2 항에 있어서,
    상기 제 1 센싱 수단은 저항으로 구성된 것을 특징으로 하는 플래쉬 메모리 셀의 리커버리 회로.
  4. 제 2 항에 있어서,
    상기 제 2 센싱 수단은 저항으로 구성된 것을 특징으로 하는 플래쉬 메모리 셀의 리커버리 회로.
  5. 제 2 항에 있어서,
    상기 제 1 센싱 수단의 출력노드는 상기 센스앰프의 어느 한 입력단자로 입력됨과 동시에 상기 리커버리 스위치 및 스위칭 수단을 통해 메인 메모리 셀 블록의 메모리 셀에 접속되는 것을 특징으로 하는 플래쉬 메모리 셀의 리커버리 회로.
  6. 제 2 항에 있어서,
    상기 제 2 센싱 수단의 출력노드는 상기 센스앰프의 다른 한 입력단자로 입력됨과 동시에 기준 메모리 셀로 접속되는 것을 특징으로 하는 플래쉬 메모리 셀의 리커버리 회로.
KR10-1998-0061418A 1998-12-30 1998-12-30 플래쉬 메모리셀의 리커버리 회로 KR100508423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0061418A KR100508423B1 (ko) 1998-12-30 1998-12-30 플래쉬 메모리셀의 리커버리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0061418A KR100508423B1 (ko) 1998-12-30 1998-12-30 플래쉬 메모리셀의 리커버리 회로

Publications (2)

Publication Number Publication Date
KR20000044915A KR20000044915A (ko) 2000-07-15
KR100508423B1 true KR100508423B1 (ko) 2005-10-26

Family

ID=19568170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0061418A KR100508423B1 (ko) 1998-12-30 1998-12-30 플래쉬 메모리셀의 리커버리 회로

Country Status (1)

Country Link
KR (1) KR100508423B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661672B1 (ko) * 1999-12-28 2006-12-26 주식회사 하이닉스반도체 플래쉬 메모리 소자의 리커버리 회로
KR100455442B1 (ko) * 2001-12-29 2004-11-06 주식회사 하이닉스반도체 저전압 검출기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010106A (ko) * 1992-10-08 1994-05-24 김광호 프리세팅회로를 구비하는 전류 센스 앰프 회로
JPH08138394A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体記憶装置
KR970071808A (ko) * 1996-04-12 1997-11-07 문정환 리드속도를 향상시킨 메모리 장치
KR20000027920A (ko) * 1998-10-29 2000-05-15 김영환 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010106A (ko) * 1992-10-08 1994-05-24 김광호 프리세팅회로를 구비하는 전류 센스 앰프 회로
JPH08138394A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体記憶装置
KR970071808A (ko) * 1996-04-12 1997-11-07 문정환 리드속도를 향상시킨 메모리 장치
KR20000027920A (ko) * 1998-10-29 2000-05-15 김영환 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로

Also Published As

Publication number Publication date
KR20000044915A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
EP0753859B1 (en) Method for setting the threshold voltage of a reference memory cell
US5142495A (en) Variable load for margin mode
US6281716B1 (en) Potential detect circuit for detecting whether output potential of potential generation circuit has arrived at target potential or not
US4710900A (en) Non-volatile semiconductor memory device having an improved write circuit
EP0211232B1 (en) Semiconductor memory in which data readout operation is carried out over wide power voltage range
US5396115A (en) Current-sensing power-on reset circuit for integrated circuits
US4758748A (en) Sense amplifier for programmable read only memory
US5198997A (en) Ultraviolet erasable nonvolatile memory with current mirror circuit type sense amplifier
KR930001654B1 (ko) 반도체 메모리 집적회로
JPH08321194A (ja) センスアンプ回路
US7330375B2 (en) Sense amplifier circuit for parallel sensing of four current levels
US5210716A (en) Semiconductor nonvolatile memory
EP0961285B1 (en) Device and method for reading nonvolatile memory cells
US6400606B1 (en) Sense amplifier circuit for use in a nonvolatile semiconductor memory device
KR20050032124A (ko) 기억 장치내에 과소거된 비트를 복구하는 방법
US5027320A (en) EPROM circuit having enhanced programmability and improved speed and reliability
KR920010826B1 (ko) 반도체집적회로
EP0377840B1 (en) Nonvolatile semiconductor memory device having reference potential generating circuit
JP2790495B2 (ja) 不揮発性半導体記憶装置
KR100508423B1 (ko) 플래쉬 메모리셀의 리커버리 회로
US5719490A (en) Dual sourced voltage supply circuit
KR960016498B1 (ko) 불휘발성 반도체 메모리 장치
JPS6488998A (en) Nonvolatile semiconductor memory
JPH0668686A (ja) 半導体不揮発性記憶装置
EP0756285B1 (en) Modulated slope signal generation circuit, particularly for latch data sensing arrangements

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee