KR100455442B1 - 저전압 검출기 - Google Patents

저전압 검출기 Download PDF

Info

Publication number
KR100455442B1
KR100455442B1 KR10-2001-0087986A KR20010087986A KR100455442B1 KR 100455442 B1 KR100455442 B1 KR 100455442B1 KR 20010087986 A KR20010087986 A KR 20010087986A KR 100455442 B1 KR100455442 B1 KR 100455442B1
Authority
KR
South Korea
Prior art keywords
flash memory
node
memory cell
potential
low voltage
Prior art date
Application number
KR10-2001-0087986A
Other languages
English (en)
Other versions
KR20030057884A (ko
Inventor
오세은
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0087986A priority Critical patent/KR100455442B1/ko
Priority to US10/284,492 priority patent/US20030122590A1/en
Priority to TW091132406A priority patent/TWI235376B/zh
Priority to JP2002352578A priority patent/JP2003203492A/ja
Publication of KR20030057884A publication Critical patent/KR20030057884A/ko
Application granted granted Critical
Publication of KR100455442B1 publication Critical patent/KR100455442B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 저전압 검출기에 관한 것으로, 접지 전압에 따라 구동되어 제 1 노드의 전위를 소정 전위로 유지하기 위한 과도 소거된 제 1 플래쉬 메모리 셀과, 전원 전압에 따라 구동되어 제 2 노드의 전위를 조절하기 위한 프로그램된 제 2 플래쉬 메모리 셀과, 상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기를 포함하여 이루어져, 제 1 플래쉬 메모리 셀과 제 2 플래쉬 메모리 셀의 전류차를 감지하여 저전압을 검출함으로써 회로를 수정하지 않고 저전압 검출점을 변경할 수 있고, 과도 소거된 제 1 플래쉬 메모리 셀을 이용하여 동작 전원의 변화에 영향을 받지 않도록 하며, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 할 수 있는 저전압 검출기가 제시된다.

Description

저전압 검출기{Low voltage detector}
본 발명은 저전압 검출기에 관한 것으로, 특히 과도 소거된 제 1 플래쉬 메모리 셀과 약하게 프로그램된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 저전압을 검출함으로써 회로를 수정하지 않고 저전압 검출점을 변경할 수 있고, 과도 소거된 제 1 플래쉬 메모리 셀을 이용하여 동작 전원의 변화에 영향을 받지 않도록 하며, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 할 수 있는 저전압 검출기에 관한 것이다.
IC 회로에서나 플래쉬 메모리 소자에서는 낮은 전원 전압(Vcc)에서는 동작이 정상적으로 이루어지기 어려워 낮은 전원 전압을 감지하여 이를 소자에 알려주는 회로가 필요하다.
종래의 기본적인 저전압 검출 회로를 도 1에 도시하였다. 도시된 바와 같이 전원 전압(Vcc)이 인가되면 제 1 및 제 2 저항(R11 및 R12)에 의해 분배되고, 그 분배 전압(INa)이 비교기(12)의 한 입력 단자로 입력된다. 비교기(12)의 다른 입력 단자로는 기준 전압 발생기(11)에서 발생된 기준 전압(INb)가 입력된다. 비교기(12)는 분배 전압(INa)와 기준 전압(INb)를 비교하여 그 결과에 따른 출력 신호(LVCC)를 출력한다.
상기에서 전원 전압(Vcc)이 상승하면 분배 전압(INa)도 증가하여 분배 전압(INa)와 기준 전압(INb)를 비교하는 비교기(12)는 로우 상태의 신호를 출력한다. 반면에 전원 전압(Vcc)이 낮아지면 분배 전압(INa)도 낮아지고, 기준 전압(INb)보다 분배 전압(INa)이 낮아지는 점이 저전압 검출점으로 이들을 비교하는 비교기(12)는 하이 상태의 신호를 출력한다.
상기와 같은 전원 전압 검출기의 정확한 검출을 위해서는 온도나 공정 뿐만 아니라 동작 전압의 변화에도 영향을 받지 않는 기준 전압을 발생하는 기준 전압 발생기를 필요로 한다. 그러나, 이러한 특성을 모두 갖춘 기준 전압 발생기를 구성하기 어려울 뿐만 아니라 실제 회로와 시뮬레이션 결과 사이에 차이가 발생할 경우 회로를 다시 수정해야 하는 문제점이 있다. 따라서, 검출하고자 하는 저전압을 정확하게 검출하기 어렵다.
본 발명의 목적은 온도, 공정 및 동작 전압의 변화에도 영향을 받지 않아 정확한 저전압을 검출할 수 있는 저전압 검출기를 제공하는데 있다.
본 발명에서는 기준 전압 발생기를 사용하는 대신에 과도 소거된 제 1 플래쉬 메모리 셀과 약하게 프로그램된 제 1 플래쉬 메모리 셀의 전류차를 감지함으로써 셀 전류를 조절하여 감지하고자 하는 저전압을 자유롭게 결정할 수 있도록 한다. 뿐만 아니라 과도 소거된 플래쉬 메모리 셀을 이용함으로써 전원 전압의 변화에 영향을 받지 않고 일정한 전류를 확보할 수 있도록 하고, 제 1 및 제 2 플래쉬메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 한다.
도 1은 종래의 저전압 검출기의 회로도.
도 2는 본 발명에 따른 저전압 검출기의 회로도.
도 3(a) 및 도 3(b)은 본 발명에 따른 저전압 검출기의 전류 및 전압 특성 그래프.
도 4는 본 발명에 따른 저전압 검출기의 시뮬레이션 결과 그래프.
<도면의 주요 부분에 대한 부호의 설명>
M21 및 M22 : 제 1 및 제 2 플래쉬 메모리 셀
N21 내지 N24 : 제 1 내지 제 4 NMOS 트랜지스터
I21 및 I22 : 제 1 및 제 2 인버터
21 : 비교기
본 발명에 따른 저전압 검출기는 접지 전압에 따라 구동되어 제 1 노드의 전위를 소정 전위로 유지하기 위한 제 1 플래쉬 메모리 셀과, 전원 전압에 따라 구동되어 제 2 노드의 전위를 조절하기 위한 제 2 플래쉬 메모리 셀과, 상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 저전압 검출기의 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 단자(Vcc)와 제 1 노드(Q21) 사이에 제 1 부하로서, 다이오드 접속된 제 1 NMOS 트랜지스터(N21)가 접속된다. 제 1 노드(Q21)와 제 3 노드(Q23), 즉 제 1 플래쉬 메모리 셀(M21)의 드레인 단자 사이에 제 3 노드(Q23)의 전위를 반전시키는 제 1 인버터(I21)의 출력 신호에 따라 구동되는 제 3 NMOS 트랜지스터(N23)가 접속된다. 그리고, 제 3 노드(Q23)와 접지 단자(Vss) 사이에 게이트 단자가 접지 단자(Vss)에 접속된 제 1 플래쉬 메모리 셀(M21)이 접속된다. 제 1 플래쉬 메모리 셀(M21)은 과도 소거된 셀로 구성되어 전원 전압(Vcc)에 관계없이 일정한 제 1 전류(Ia)가 흐르게 된다. 한편, 전원 단자(Vcc)와 제 2 노드(Q21) 사이에 제 2 부하로서, 다이오드 접속된 제 2 NMOS 트랜지스터(N22)가 접속된다. 제 2 노드(Q22)와 제 4 노드(Q24), 즉 제 2 플래쉬 메모리 셀(M22)의 드레인 단자 사이에 제 4 노드(Q24)의 전위를 반전시키는 제 2 인버터(I22)의 출력 신호에 따라 구동되는 제 4 NMOS 트랜지스터(N24)가 접속된다. 그리고, 제 4 노드(Q24)와 접지 단자(Vss) 사이에 게이트 단자에 전원 전압(Vcc)이 인가되는 제 2 플래쉬 메모리 셀(M22)이 접속된다. 제 2 플래쉬 메모리 셀(M22)은 약하게 프로그램된 셀로 구성한다. 비교기(21)는 제 1 노드(Q21)의 전위(INa)를 반전 입력 단자(-)로 입력하고, 제 2 노드(Q22)의 전위(INb)를 비반전 입력 단자(+)로 입력하여 그 비교 결과를 출력한다(LVCC).
상기와 같이 구성되는 본 발명에 따른 저전압 검출기의 구동 방법을 설명하면 다음과 같다.
다이오드 형태로 연결된 제 1 NMOS 트랜지스터(N21)를 통해 제 1 노드(Q21)로 전원 전압(Vcc)이 공급되며, 제 1 노드(Q21)는 제 3 NMOS 트랜지스터(N23) 및 제 1 플래쉬 메모리 셀(M21)의 상태에 따라 조절된 전위를 갖는다. 여기서, 제 3 NMOS 트랜지스터(N23)는 제 1 플래쉬 메모리 셀(M21)의 드레인 전위, 즉 제 3 노드(Q23)의 전위를 반전시키는 제 1 인버터(I21)의 출력 신호에 따라 구동되고, 제 1 플래쉬 메모리 셀(M21)은 과도 소거 상태를 유지하는 셀로서, 게이트 단자에 접지 전압(Vss)이 인가된다. 제 1 플래쉬 메모리 셀(M21)은 게이트 단자가 접지 단자(Vss)와 접속되기 때문에 제 1 플래쉬 메모리 셀(M21)를 통한 제 1 전류(Ia)는 일정한 양을 유지하게 되고, 이에 따라 제 1 노드(Q21)의 전위(INa)는 일정 전위를 유지하게 된다.
마찬가지로, 제 2 노드(Q22)는 다이오드 형태로 연결된 제 2 NMOS 트랜지스터(N22)를 통해 공급된 전원 전압(Vcc)이 제 4 NMOS 트랜지스터(N24) 및 제 2 플래쉬 메모리 셀(M22)의 상태에 따라 조절된 전위를 갖는다. 여기서, 제 4 NMOS 트랜지스터(N24)는 제 2 플래쉬 메모리 셀(M22)의 드레인 전위, 즉 제 4 노드(Q24)의 전위를 반전시키는 제 2 인버터(I22)의 출력 신호에 따라 구동되고, 제 2 플래쉬 메모리 셀(M22)는 약하게 프로그램된 셀로서, 게이트 단자에 전원 전압(Vcc)가 인가된다. 제 2 플래쉬 메모리 셀(M22)은 게이트 단자가 전원 단자(Vcc)와 접속되기 때문에 제 2 플래쉬 메모리 셀(M22)를 통한 제 2 전류(Ib)는 전원 전압(Vcc)에 따라 변화하게 되고, 이에 따라 제 2 노드(Q22)의 전위(INb)도 변화하게 된다. 즉, 전원 전압(Vcc)이 증가할수록 제 2 전류(Ib)는 증가하게 되고, 이에 따라 제 2 노드(Q22)의 전위(INb)는 낮아지게 된다. 반면에 전원 전압(Vcc)이 감소할수록 제 2 전류(Ib)는 감소하게 되고, 이에 따라 제 2 노드(Q22)의 전위(INb)는 증가하게 된다. 즉, 도 3(a)에 도시된 바와 같이 전원 전압(Vcc)이 감소하여 제 2 전류(Ib)가 감소하게 되는데, 제 2 전류(Ib)가 제 1 전류(Ia)에 비해 적게 흐를 경우 도 3(b)에 도시된 바와 같이 제 1 노드(Q21)의 전위(INa)는 제 2 노드(Q22)의 전위(INb)보다 낮게 된다. 이에 따라 비교기(21)는 하이 상태의 출력 신호(LVCC)를 출력한다.
상기 전원 전압 검출점은 제 1 및 제 2 플래쉬 메모리 셀(M21 및 M22)의 문턱 전압을 조절하여 원하는 값으로 변경할 수 있다. 또한, 제 1 및 제 2 플래쉬 메모리 셀(M21 및 M22)이 연결된 회로를 대칭으로 구성함으로써 온도나 공정 변화의 영향을 받지 않도록 한다.
도 4는 본 발명에 따른 전압 레귤레이션 회로의 시뮬레이션 결과 그래프로서, -40℃의 온도와 25℃의 온도, 그리고 90℃의 온도에서 구동한 경우 저전압 검출점의 변화 그래프이다. 도시된 바와 같이 온도나 공정 변화를 모두 감안하더라도 저전압 검출점의 최대 변화가 0.1V 이하임을 알 수 있다.
상술한 바와 같이 본 발명에 의하면 과도 소거된 제 1 플래쉬 메모리 셀과 약하게 프로그램된 제 2 플래쉬 메모리 셀의 전류차를 감지하여 저전압을 검출함으로써 회로를 수정하지 않고 저전압 검출점을 변경할 수 있다. 또한, 과도 소거된 제 1 플래쉬 메모리 셀을 이용하여 동작 전원의 변화에 영향을 받지 않도록 하며, 제 1 및 제 2 플래쉬 메모리 셀이 연결된 회로를 대칭적으로 구성하여 온도나 공정 변화에 따른 영향을 받지 않도록 할 수 있다.

Claims (7)

  1. 접지 전압에 따라 구동되어 제 1 노드의 전위를 소정 전위로 유지하기 위한 과도 소거된 제 1 플래쉬 메모리 셀과,
    전원 전압에 따라 구동되어 제 2 노드의 전위를 조절하기 위한 프로그램된 제 2 플래쉬 메모리 셀과,
    상기 제 1 노드 및 상기 제 2 노드의 전위를 비교하기 위한 비교기를 포함하여 이루어진 것을 특징으로 하는 저전압 검출기.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 제 1 노드에 전원 전압을 공급하기 위한 제 1 부하 수단과,
    상기 제 1 플래쉬 메모리 셀의 드레인 단자의 전위에 따라 상기 제 1 노드의 전위를 조절하기 위한 제 1 스위칭 수단을 더 포함하는 것을 특징으로 하는 저전압 검출기.
  5. 제 4 항에 있어서, 상기 제 1 스위칭 수단은 상기 제 1 플래쉬 메모리 셀의 드레인 단자의 전위를 반전시키기 위한 제 1 인버팅 수단과,
    상기 제 1 인버팅 수단의 출력에 따라 구동되는 제 1 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 저전압 검출기.
  6. 제 1 항에 있어서, 상기 제 2 노드에 전원 전압을 공급하기 위한 제 2 부하 수단과,
    상기 제 2 플래쉬 메모리 셀의 드레인 단자의 전위에 따라 상기 제 2 노드의 전위를 조절하기 위한 제 2 스위칭 수단을 더 포함하는 것을 특징으로 하는 저전압 검출기.
  7. 제 6 항에 있어서, 상기 제 2 스위칭 수단은 상기 제 2 플래쉬 메모리 셀의 드레인 단자의 전위를 반전시키기 위한 제 2 인버팅 수단과,
    상기 제 2 인버팅 수단의 출력에 따라 구동되는 제 2 NMOS 트랜지스터로 이루어진 것을 특징으로 하는 저전압 검출기.
KR10-2001-0087986A 2001-12-29 2001-12-29 저전압 검출기 KR100455442B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0087986A KR100455442B1 (ko) 2001-12-29 2001-12-29 저전압 검출기
US10/284,492 US20030122590A1 (en) 2001-12-29 2002-10-31 Low voltage detector
TW091132406A TWI235376B (en) 2001-12-29 2002-11-01 Low voltage detector
JP2002352578A JP2003203492A (ja) 2001-12-29 2002-12-04 低電圧検出器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087986A KR100455442B1 (ko) 2001-12-29 2001-12-29 저전압 검출기

Publications (2)

Publication Number Publication Date
KR20030057884A KR20030057884A (ko) 2003-07-07
KR100455442B1 true KR100455442B1 (ko) 2004-11-06

Family

ID=36637650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087986A KR100455442B1 (ko) 2001-12-29 2001-12-29 저전압 검출기

Country Status (4)

Country Link
US (1) US20030122590A1 (ko)
JP (1) JP2003203492A (ko)
KR (1) KR100455442B1 (ko)
TW (1) TWI235376B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815388B1 (ko) 2005-10-27 2008-03-20 산요덴키가부시키가이샤 저전압 검출 회로

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455848B1 (ko) * 2001-12-29 2004-11-06 주식회사 하이닉스반도체 전압 레귤레이션 회로
KR100525923B1 (ko) * 2002-07-18 2005-11-02 주식회사 하이닉스반도체 플래쉬 메모리 장치용 전압 생성기
US7349190B1 (en) * 2003-12-22 2008-03-25 Cypress Semiconductor Corp. Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition
US7693669B2 (en) 2005-04-12 2010-04-06 Atmel Corporation Method and circuit for detecting a brown out condition
US8330526B2 (en) 2010-07-15 2012-12-11 Freescale Semiconductor, Inc. Low voltage detector
US8896349B2 (en) 2011-06-16 2014-11-25 Freescale Semiconductor, Inc. Low voltage detector
KR20160074253A (ko) 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 저전압 검출 회로, 이를 포함하는 비휘발성 메모리 장치 및 동작 방법
KR20220103236A (ko) 2021-01-14 2022-07-22 삼성전자주식회사 저전압 어택 감지기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966330A (en) * 1998-04-30 1999-10-12 Eon Silicon Devices, Inc. Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
KR20000044915A (ko) * 1998-12-30 2000-07-15 김영환 플래쉬 메모리셀의 리커버리 회로
KR20020096746A (ko) * 2001-06-21 2002-12-31 주식회사 하이닉스반도체 플래쉬 메모리 셀의 센싱 회로
KR20030046687A (ko) * 2001-12-06 2003-06-18 주식회사 하이닉스반도체 부스트랩 회로
KR20030057885A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 전압 레귤레이션 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477499A (en) * 1993-10-13 1995-12-19 Advanced Micro Devices, Inc. Memory architecture for a three volt flash EEPROM
EP0814484B1 (en) * 1996-06-18 2003-09-17 STMicroelectronics S.r.l. Nonvolatile memory with a single-cell reference signal generating circuit for reading memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966330A (en) * 1998-04-30 1999-10-12 Eon Silicon Devices, Inc. Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
KR20000044915A (ko) * 1998-12-30 2000-07-15 김영환 플래쉬 메모리셀의 리커버리 회로
KR20020096746A (ko) * 2001-06-21 2002-12-31 주식회사 하이닉스반도체 플래쉬 메모리 셀의 센싱 회로
KR20030046687A (ko) * 2001-12-06 2003-06-18 주식회사 하이닉스반도체 부스트랩 회로
KR20030057885A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 전압 레귤레이션 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815388B1 (ko) 2005-10-27 2008-03-20 산요덴키가부시키가이샤 저전압 검출 회로

Also Published As

Publication number Publication date
US20030122590A1 (en) 2003-07-03
TW200407892A (en) 2004-05-16
KR20030057884A (ko) 2003-07-07
TWI235376B (en) 2005-07-01
JP2003203492A (ja) 2003-07-18

Similar Documents

Publication Publication Date Title
US8283972B1 (en) Substrate bias feedback scheme to reduce chip leakage power
KR930008886B1 (ko) 전기적으로 프로그램 할 수 있는 내부전원 발생회로
KR930008661B1 (ko) 반도체메모리장치의 데이타입력버퍼
US9666287B2 (en) Voltage detector, method for setting reference voltage and computer readable medium
KR100455442B1 (ko) 저전압 검출기
TWI301976B (en) Internal voltage generating circuit in semiconductor memory device
US6359459B1 (en) Integrated circuits including voltage-controllable power supply systems that can be used for low supply voltage margin testing and related methods
US6400212B1 (en) Apparatus and method for reference voltage generator with self-monitoring
US11114880B2 (en) Current regulating circuit and power supply management circuit including the same
US6580285B2 (en) Output buffer circuit with switching speed control circuit
KR100855984B1 (ko) 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법
KR100364428B1 (ko) 고전압 레귤레이션 회로
CN107958688B (zh) 非易失性存储装置的感测电路及方法
KR100455848B1 (ko) 전압 레귤레이션 회로
US9466337B1 (en) Apparatuses and method for supply voltage level detection
KR20220147801A (ko) 입력 전압의 크기 차를 감지하기 위한 전류 래치 감지 증폭기
KR100525923B1 (ko) 플래쉬 메모리 장치용 전압 생성기
KR100833416B1 (ko) 파워업 리셋 회로
KR100762899B1 (ko) 반도체 메모리 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR20050095052A (ko) 하프 전원 전압 발생 회로
KR20090047700A (ko) 기준전압 발생회로
KR100723777B1 (ko) 오토리드 회로
KR20000067347A (ko) 반도체 장치의 전압 부스팅 회로
KR20040001195A (ko) 저전압 검출기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee