KR19980015251A

KR19980015251A - 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지

Info

Publication number: KR19980015251A
Application number: KR1019960034507A
Authority: KR
Inventors: 장태성; 박찬종
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-08-20
Filing date: 1996-08-20
Publication date: 1998-05-25
Also published as: US5896324A; KR100190080B1; JP3745877B2; JPH10106299A

Abstract

본 발명은 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로에 관해 게시한다. 본 발명은 테스트 진입 신호와 메모리 셀 테스트용 고전압을 입력으로하여 상기 테스트 진입 신호가 인에이블됨에 따라 상기 고전압과 접지단 사이에 전류 경로가 형성되어 상기 고전압을 배분하여 생성된 비교 전압을 출력하는 비교 전압 발생부와, 상기 비교 전압의 비교 대상이 되는 기준 전압을 발생하는 기준 전압 발생기와, 상기 비교 전압 발생부와 기준 전압 발생기에 연결되어 상기 비교 전압과 기준 전압을 비교하는 차동 증폭부, 및 상기 테스트 진입 신호와 차동 증폭부에 연결되어 상기 테스트 진입 신호가 인에이블된 상태에서만 상기 차동 증폭부의 출력 전압을 출력시켜서 테스트 모드를 인에이블시키는 구동부를 구비함으로써 전원 전압의 변동에 상관없이 메모리 셀 테스트용으로 항상 일정한 고전압을 사용할 수 있다.

Description

반도체 메모리 장치의 메모리 셀 테스트용 고전압(Over-Voltage) 감지 회로

본 발명은 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로에 관한 것으로서, 특히 DRAM 반도체 장치에서 특정 어드레스 핀에 인가되는 고전압을 감지하여 메모리 셀들에 저장된 정보를 확인하기 위한 테스트 모드로 진입하는 신호를 발생하는 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로에 관한 것이다.

반도체 메모리 장치가 개발되기 시작한 이후로 공정과 설계 분야가 많이 발전되었다. 공정 분야에서는 작은 면적에 많은 정보를 저장하는 고집적도 기술과, 반도체 소자의 특성을 향상시켜서 반도체 메모리 장치의 성능을 한층 높이는 기초 기술이 발달되었다. 설계 분야에서는 반도체 메모리 장치의 소비 전력을 최소화하면서 메모리 셀에 저장된 정보를 억세스(access)하는 속도 및 방법과, 반도체 메모리 장치의 특성을 검증하고 분석하는 기술이 발달되었다. 특히 DRAM 반도체 장치의 발달은 타의 추종을 불허하고 있다.

DRAM 반도체 장치에서, 임의의 메모리 셀에 저장된 정보를 억세스하기 위하여 임의의 메모리 셀의 위치를 지정하기 위한 어드레스 신호들이 사용된다. 또, 독출(read) 동작과 기입(write) 동작 그리고 리프레쉬(refresh) 동작 및 병렬 테스트 모드 등 다양한 동작을 제어하기 위하여 /RAS(Row Address Strobe Bar), /CAS(Column Address Strobe Bar), /W(Write) 등의 제어 신호가 사용된다. 하지만 이러한 제어 신호들의 수가 제한되어 있음으로 인해 반도체 메모리 장치의 일반적인 동작 외에 특수한 목적으로 반도체 메모리 장치를 동작시키기 위하여 지금까지 통상적으로 사용되고 있는 테스트 모드와는 다른 별도의 테스트 모드가 사용되고 있다. 병렬 테스트 모드가 그 일예이다.

도 1에 병렬 테스트 모드를 위한 신호들의 타이밍을 도시하였다. 도 1에서 어드레스 신호들은 제외되었다. 이러한 타이밍을 통상적으로 테스트 모드 타이밍이라고 한다. 상기 테스트 모드 타이밍을 사용하여 병렬 테스트 모드로 진입하게 됨으로써 하나의 동작 구간에서 정상적인 독출, 기입 동작으로 억세스할 수 있는 메모리 셀들의 정보보다 더 많은 메모리 셀들의 정보를 한 번에 억세스할 수가 있다. 그로 인해 DRAM 반도체 장치의 메모리 셀들을 모두 테스트하는 시간을 감소시킬 수 있다. 즉, 한 번의 독출 또는 기입 동작으로 4개의 메모리 셀들의 정보를 억세스할 수 있다고 할 때, 병렬 테스트 모드로 진입할 경우는 한 번의 독출 또는 기입 동작으로 16개 또는 그 이상의 메모리 셀들의 정보를 억세스 할 수 있다.

따라서 한 개의 입출력 핀을 통해 4개 또는 그 이상의 메모리 셀들의 정보를 나타내야 한다. 한 번의 억세스 동작에서 얻어지는 4개 또는 그 이상의 메모리 셀들의 정보는 내부에서 1차적으로 비교된다. 즉, 비교 대상이 되는 4개 또는 그 이상의 메모리 셀 정보가 모두 같으면 출력은 '1'(논리 하이 레벨), 4개 또는 그 이상의 메모리 셀 정보가 1개라도 다를 경우는 출력은 '0'(논리 로우 레벨)이 된다. 이러한 방법은 메모리 셀 정보가 '0' 또는 '1'을 가지고 있더라도 병렬 테스트 모드에서는 단지 비교하는 메모리 셀 정보가 서로 같은지 다른지를 나타냄으로써 출력된 정보는 일부 메모리 셀들의 정보를 나타내게 된다.

따라서 이러한 문제점을 보완하기 위해서 최근에는 다음과 같은 방법이 제시되고 있다. 도 1에 도시한 반도체 메모리 장치의 테스트 모드 타이밍을 사용하여 병렬 테스트 모드에 진입하여 4개 또는 그 이상의 정보를 비교할 때 메모리 셀의 정보가 모두 '1'일때는 입출력 핀을 통해서 '1'이 출력되게 하고, 모두 '0'일 때는 입출력 핀을 통해서 '0'이 출력되게 하며 한 개라도 다른 정보가 있을 때에는 고임피던스(Hi-Z) 상태가 되도록 하는 방법이다. 이와 같은 테스트 모드에 진입하기 위해서는 도 1에 도시한 타이밍 외에 특정 어드레스 핀에 고전압을 인가하는 방법을 제공하고 있다. 이 때 특정 어드레스 핀에 인가되는 고전압을 감지하기 위해 고전압 감지 회로가 필요하게 되었다.

도 2는 종래의 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로도이다. 도 2에 도시된 회로는 고전압 또는 어드레스 신호인 Ai를 N1 노드로 전달하는 직렬로 연결된 세 개의 다이오드 기능을 갖는 NMOS트랜지스터들(11,13,15)과, 전원 전압(VINT)과 상기 N1 노드 사이에 연결되어 저항 기능을 갖는 NMOS트랜지스터(17)와, 상기 N1 노드와 N2 노드 사이에 연결되어 N1 노드의 전압이 N2 노드로 전달되는 것을 제어하는 PMOS트랜지스터(19)와, 상기 N2 노드와 접지 사이에 연결되어 기준 전압(Vref)에 의해 N2 노드에 접지 전압을 제공하는 NMOS트랜지스터(21), 및 상기 N2 노드에 직렬로 연결되어 N2 노드의 전압을 SVAi 신호로 변환하여 출력시키는 두 개의 인버터들(23,25)로 구성되어 있다.

도 2에 도시된 회로의 동작을 설명하기로 한다. 전원 전압이 인가되면 N1 노드는 (VINT-Vtn)로 프리차지(Precharge)된다. 상기 Vtn은 NMOS트랜지스터(17)의 문턱 전압(Threhold voltage)이다. N2 노드는 NMOS트랜지스터(21)가 Vref에 의해 온(on)되어있는 상태이므로 접지 전위가 되고, PMOS트랜지스터(19)는 오프(off)되어 있으므로 N1 노드와 N2 노드는 전기적으로 단선되어 N2 노드의 전압은 SVAi를 '0'으로 만든다. 이 상태에서 Ai의 전압이 증가하면, 즉 Ai를 통해서 고전압이 인가되면 상기 세 개의 NMOS트랜지스터들(11,13,15)을 통해 N1의 전압이 점점 증가한다.

그러다가 N1의 전압이 {VINT+Vtp(PMOS트랜지스터(19)의 문턱 전압)} 이상이 되면 상기 PMOS트랜지스터(19)가 도통되어 N2의 전압이 증가하게 된다. 상기 PMOS트랜지스터(19)를 통해서 N1 노드에서 N2 노드로 흐르는 전류의 양이 상기 NMOS트랜지스터(21)를 통해서 N2 노드에서 접지단으로 흐르는 전류의 양보다 많아지게 되면 N2 노드의 전압은 증가하게 된다. N2 노드의 전압이 증가하여 인버터(23)의 트립 포인트(Trip Point) 이상이 되면 인버터(23)의 출력은 '1'에서 '0'으로 천이하게 되고 SVAi는 '1'이 된다.

고전압(Over-Voltage)은 정상적인 독출 또는 기입 동작에서는 사용되지 않는 전압으로서 전원 전압보다 높은 전압이다. 때문에 메모리 셀의 정보를 테스트 하는데만 사용된다. 테스트 모드에 진입하기 위해서는 특정 어드레스 핀에 고전압 이를테면 7볼트 이상의 전압을 인가함으로 테스트 모드가 설정되고, 테스트 모드가 설정된 다음에는 모든 어드레스 핀들에는 정상적인 어드레스 신호들이 입력된다.

그런데 대부분의 반도체 메모리 장치의 개발 단계 및 테스트 단계에서는 정상적인 전원 전압 뿐만 아니라 그보다 높은 전원 전압을 사용한다. 따라서 상기 VINT가 정상적인 전원 전압보다 높은 전압이 될 경우 상기 Ai의 고전압은 VINT보다 더 높은 전압이 되어야 한다. 왜냐하면 SVAi가 '1'이 되기 위해서는 PMOS트랜지스터(19)가 도통이 되어야 하고, PMOS트랜지스터(19)가 도통이 되기 위해서는 N1 노드의 전압이 (VINT+Vtp) 이상이 되어야하기 때문이다.

일반적으로 정상적인 전원 전압은 5볼트이므로 상기 Ai를 통해 인가되는 고전압은 7볼트이다. 따라서 전원 전압으로 5볼트보다 높은 전압을 사용하는 DRAM 반도체 장치를 위해서는 그 메모리 셀들의 테스트를 위해 7볼트 이상의 고전압을 사용해야 한다. 7볼트 이상의 고전압이 특정 어드레스 핀에 인가되면 그 어드레스 핀에 연결된 반도체 소자는 스트레스를 받게 되어 그 기능이 저하될 수가 있다. 또한 전원 전압이 변동될 경우 메모리 셀 테스트용 고전압도 변동되어야 한다.

상술한 바와 같이 종래 기술에 따르면, 전원 전압이 변동될 때마다 메모리 셀 테스트용 고전압이 변동되어야 함으로 회로에 따라 다른 고전압을 사용해야하는 불편함이 있고, 또 고전압이 통상적인 전압보다 높을 경우 반도체 소자들이 스트레스를 받아서 기능이 저하될 수가 있다.

본 발명이 이루고자 하는 기술적 과제는, 전원 전압의 변동에 상관없이 메모리 셀 테스트 모드 진입에 필요한 고전압을 일정하게 사용할 수 있는 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로를 제공하는데 있다.

도 1은 반도체 메모리 장치의 일반적인 메모리 셀 테스트 신호의 타이밍도.

도 2는 종래의 반도체 메모리 장치의 메모리 셀 테스트용 고전압(Over-Voltage) 감지 회로도.

도 3은 본 발명에 따른 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로도.

상기 과제를 이루기 위하여 본 발명은, 테스트 모드 인에이블(enable) 신호와 메모리 셀 테스트용 고전압을 입력으로하여 상기 테스트 모드 인에이블 신호가 인에이블됨에 따라 상기 고전압과 접지단 사이에 전류 경로가 형성되어 상기 고전압을 배분하여 생성된 비교 전압을 출력하는 비교 전압 발생부와, 상기 비교 전압의 비교 기준이 되는 기준 전압을 발생하는 기준 전압 발생기와, 상기 비교 전압 발생부와 기준 전압 발생기에 연결되어 상기 비교 전압과 기준 전압을 비교하는 차동 증폭부 및 상기 테스트 모드 인에이블 신호와 차동 증폭부에 연결되어 상기 테스트 모드 인에이블 신호가 인에이블된 상태에서만 상기 차동 증폭부의 출력 전압을 출력시켜서 테스트 모드로 진입하는 구동부를 구비하는 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로를 제공한다.

바람직하기는, 상기 비교 전압 발생부는 상기 고전압에 일단이 연결된 제1저항과, 상기 제1저항의 타단에 일단이 연결된 제2저항과, 게이트에 테스트 모드 인에이블 신호가 입력되고 드레인은 상기 제2저항의 타단에 연결되며 소오스는 접지된 제1 NMOS트랜지스터, 및 상기 제1저항과 제2저항 사이에 연결된 비교 전압 출력 단자로 구성한다.

바람직하기는, 상기 차동 증폭부는 전류원의 역할을 하는 제2 NMOS트랜지스터의 게이트에 테스트 모드 인에이블 신호가 연결되어 상기 테스트 모드 인에이블 신호가 인에이블될 때만 동작하는 차동 증폭기로 구성하고, 상기 구동부는 상기 차동 증폭부와 테스트 모드 인에이블 신호를 입력으로 하는 낸드 게이트와 상기 낸드 게이트의 출력단에 입력단이 연결되고 출력단은 테스트 모드로 진입하게 하는 신호와 연결된 인버터로 구성한다.

상기 본 발명에 의하여 전원 전압의 변동에 상관없이 메모리 셀 테스트용으로 항상 일정한 고전압을 사용할 수 있다.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.

도 3은 본 발명에 따른 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로도이다. 도 3에 도시된 회로는 테스트 모드 인에이블 신호인 IVTEST와 전원 전압보다 높은 고전압인 Ai가 입력되어 비교 전압인 Vdet를 출력하는 비교 전압 발생부(51)와, 상기 비교 전압의 비교 기준이 되는 기준 전압인 Vref를 발생하는 기준 전압 발생기(53)와, 상기 비교 전압 발생부(51)와 기준 전압 발생기(53)에 연결되어 상기 Vdet와 Vref를 비교하여 그 출력 전압인 Vdiff를 출력하는 차동 증폭부(55)와, 상기 IVTEST와 Vdiff를 입력으로하여 상기 Vdiff를 버퍼링(buffering)하여 테스트 모드로 진입하게 하는 출력 신호인 SVAi를 출력하는 구동부(57)로 구성되어 있다.

상기 비교 전압 발생부(51)는 Ai에 일단이 연결된 제1저항(61)과, 상기 제1저항(61)의 타단에 일단이 연결된 제2저항(63)과, 게이트에 IVTEST가 입력되고 드레인은 상기 제2저항(63)의 타단에 연결되며 소오스는 접지된 제1 NMOS트랜지스터(65)로 구성한다. 상기 제1저항(61)과 제2저항(63) 사이에서 Vdet가 출력된다.

상기 차동 증폭부(55)는 일반적인 차동 증폭기와 동일하고 다만 전류원의 역할을 하는 제2 NMOS트랜지스터(71)의 게이트에 IVTEST가 연결되어 있어서 IVTEST가 인에이블될 때만 차동 증폭부(55)는 동작한다.

상기 구동부(57)는 Vdiff와 IVTEST를 입력으로 하는 낸드 게이트(81)와 상기 낸드 게이트(81)의 출력단에 입력단이 연결되고 출력단에 SVAi가 연결된 인버터(83)로 구성한다.

상기 제1저항(61)과 제2저항(63)은 NMOS트랜지스터 또는 PMOS트랜지스터로 형성할 수도 있고, 폴리실리콘(Polisilicon)으로 형성할 수도 있다.

도 3에 도시된 회로의 동작을 설명하기로 한다. 도 1에서와 같이 /RAS와 /CAS 신호가 인에이블(enable)된 다음 /W신호가 인에이블되면 IVTEST가 '0'에서 '1'로 인에이블된다. IVTEST가 인에이블되면 제1 NMOS트랜지스터(65)와 제2 NMOS트랜지스터(71)가 턴온(turn-on)되어 비교 전압 발생부(51)의 제1저항(61)으로부터 접지단 사이에 전류 경로가 형성된다. 이 상태에서 고전압의 Ai가 입력되면 제1저항(61)과 제2저항(63) 및 제1 NMOS트랜지스터(65)의 턴온 저항의 비율에 의해 비교 전압 발생부(51)의 출력인 Vdet가 결정된다.

결정된 Vdet는 차동 증폭부(55)로 입력되어 기준 전압 발생기(53)에서 출력되는 기준 전압 Vref와 비교되어 Vdet가 Vref보다 크면 Vdiff는 '1'이 되고, Vdet가 Vref보다 작으면 Vdiff는 '0'이 된다. 상기 Vdiff는 낸드 게이트(81)로 입력되고 낸드 게이트(81)의 출력은 IVTEST가 이미 '1'로 인에이블되어 있으므로 Vdiff에 의해 결정된다 즉, Vdiff가 '1'이면 낸드 게이트(81)의 출력은 '0'이 되고, Vdiff가 '0'이면 낸드 게이트(81)의 출력은 '1'이 된다. SVAi는 상기 낸드 게이트(81)의 출력이 반전된 것이므로 Vdiff가 '1'이면 SVAi는 '1'이 되고, Vdiff가 '0'이면 SVAi는 '0'이 된다.

반도체 메모리 장치가 대기 상태이거나 정상적인 동작 모드에서는 IVTEST는 '0'이므로 Vdet의 전압 레벨은 단순히 제1저항(61)과 제2저항(63) 및 제1 NMOS트랜지스터(65)의 턴온 저항값에 의해서만 결정된다. 다시 말하면 Vdet는 전원 전압의 영향을 전혀 받지않는다. 때문에 전원 전압이 변동하더라도 테스트 모드를 설정하기 위한 고전압은 아무런 영향을 받지 않게 되므로 상기 고전압으로는 항상 일정한 전압이 사용될 수 있다.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

상술한 바와 같이 본 발명에 따르면, 전원 전압의 변동에 상관없이 메모리 셀 테스트 모드로 진입하기 위하여 항상 일정한 고전압을 사용할 수가 있다. 따라서 메모리 셀 테스트시 작업이 간단해지고 본 발명의 고전압 감지 회로가 스트레스를 받지않게 됨으로써 안정된 동작을 수행하게 된다.

Claims

테스트 모드 인에이블 신호와 메모리 셀 테스트용 고전압을 입력으로하여 상기 테스트 모드 인에이블 신호가 인에이블됨에 따라 상기 고전압과 접지단 사이에 전류 경로가 형성되어 상기 고전압을 배분하여 생성된 비교 전압을 출력하는 비교 전압 발생부;

상기 비교 전압의 비교 기준이 되는 기준 전압을 발생하는 기준 전압 발생기;

상기 비교 전압 발생부와 기준 전압 발생기에 연결되어 상기 비교 전압과 기준 전압을 비교하는 차동 증폭부; 및

상기 테스트 모드 인에이블 신호와 차동 증폭부에 연결되어 상기 테스트 모드 인에이블 신호가 인에이블된 상태에서만 상기 차동 증폭부의 출력 전압을 출력시켜서 테스트 모드로 진입하는 구동부를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로.
제1항에 있어서, 상기 비교 전압 발생부는 상기 고전압에 일단이 연결된 제1저항과, 상기 제1저항의 타단에 일단이 연결된 제2저항과, 게이트에 테스트 모드 인에이블 신호가 입력되고 드레인은 상기 제2저항의 타단에 연결되며 소오스는 접지된 제1 NMOS트랜지스터, 및 상기 제1저항과 제2저항 사이에 연결된 비교 전압 출력 단자로 구성하는 것을 특징으로 하는 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로.
제1항에 있어서, 상기 차동 증폭부는 전류원의 역할을 하는 제2 NMOS트랜지스터의 게이트에 테스트 모드 인에이블 신호가 연결되어 상기 테스트 모드 인에이블 신호가 인에이블될 때만 동작하는 차동 증폭기로 구성하는 것을 특징으로 하는 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로.
제1항에 있어서, 상기 구동부는 상기 차동 증폭부와 테스트 모드 인에이블 신호를 입력으로 하는 낸드 게이트와, 상기 낸드 게이트의 출력단에 입력단이 연결되고 출력단은 테스트 모드로 진입하게 하는 신호와 연결된 인버터로 구성하는 것을 특징으로 하는 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로.