KR100656432B1 - 반도체 메모리의 컬럼 선택신호 제어장치 및 방법 - Google Patents

반도체 메모리의 컬럼 선택신호 제어장치 및 방법 Download PDF

Info

Publication number
KR100656432B1
KR100656432B1 KR1020050107056A KR20050107056A KR100656432B1 KR 100656432 B1 KR100656432 B1 KR 100656432B1 KR 1020050107056 A KR1020050107056 A KR 1020050107056A KR 20050107056 A KR20050107056 A KR 20050107056A KR 100656432 B1 KR100656432 B1 KR 100656432B1
Authority
KR
South Korea
Prior art keywords
column selection
selection signal
signal
voltage
output
Prior art date
Application number
KR1020050107056A
Other languages
English (en)
Inventor
이정우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050107056A priority Critical patent/KR100656432B1/ko
Priority to US11/589,811 priority patent/US7522460B2/en
Priority to JP2006300763A priority patent/JP2007134034A/ja
Application granted granted Critical
Publication of KR100656432B1 publication Critical patent/KR100656432B1/ko
Priority to US12/400,969 priority patent/US7760583B2/en
Priority to JP2012091977A priority patent/JP2012133887A/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

전원전압 레벨에 상관없이 정상적인 컬럼 선택신호의 생성이 가능하도록 한 반도체 메모리의 컬럼 선택신호 제어장치 및 방법에 관한 것으로, 제 1 컬럼 선택신호의 인에이블 구간을 조절한 제 2 컬럼 선택신호를 출력하는 신호 제어수단, 소정전압과 기 설정된 기준전압의 비교결과에 따른 검출신호를 출력하는 전압 검출수단, 및 상기 검출신호에 따라 상기 제 1 컬럼 선택신호 또는 제 2 컬럼 선택신호 중 하나를 선택하여 출력하는 출력 제어수단을 포함하므로 외부전압 변동에 따른 컬럼 선택신호 출력오류를 방지하여 메모리 동작의 신뢰성을 극대화시킬 수 있다.
소정전압, 기준전압, 컬럼 선택신호, 펄스 폭

Description

반도체 메모리의 컬럼 선택신호 제어장치 및 방법{Apparatus and Method for Controlling Column Selecting Signal of Semiconductor Memory}
도 1은 종래의 기술에 따른 반도체 메모리의 컬럼 선택신호 생성구성을 나타낸 블록도,
도 2는 본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어장치의 구성을 나타낸 블록도,
도 3은 도 2의 신호 제어부의 내부 구성을 나타낸 회로도,
도 4는 도 2의 전압 검출부의 내부 구성을 나타낸 회로도,
도 5는 도 2의 출력 제어부의 내부 구성을 나타낸 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 컬럼 디코더 20: 셀 어레이
100: 신호 제어부 200: 전압 검출부
300: 출력 제어부
본 발명은 반도체 메모리에 관한 것으로서, 특히 반도체 메모리의 컬럼 선택 신호 제어장치 및 방법에 관한 것이다.
근래에 들어서, 메모리는 보다 빨리 대량의 데이터를 쓰거나 읽을 수 있도록 동작 주파수가 점점 증가하고 있다. 또한 메모리가 주로 고정적인 상용전원을 사용할 수 있는 데스크 탑 등의 시스템에서 소비전력에 상관없이 사용되던 때와는 달리, 노트북, PMP(Portable Multimedia Player) 등 사용기간에 제한을 받는 배터리를 이용하는 휴대용 기기에 많이 쓰이고 있다.
따라서 저전력을 만족하기 위해 메모리 내부의 각종 전원전압 레벨도 낮아지고, 그에 따라 각종 제어신호들의 전압레벨도 낮아지고 있다.
메모리 내에서 사용되는 제어신호는 매우 다양하며, 그 중에서도 특히 컬럼 선택신호(이하, Yi라 칭함)는 메모리의 기본동작 즉, 데이터 읽기 및 쓰기 타이밍을 지정해주는 매우 중요한 신호이다.
종래의 기술에 따르면 도 1에 도시된 바와 같이, 컬럼 디코더(10)에서 상기 Yi가 생성되어, 다수의 셀 어레이 중에서 자신에 해당하는 셀 어레이(20)에 출력되고, 해당 센스 앰프 등의 회로를 통해 상기 Yi의 펄스 폭 즉, 인에이블 구간동안 해당 셀의 데이터 쓰기 또는 읽기가 이루어졌다.
그러나 상술한 바와 같이, 종래의 기술에 따른 반도체 메모리는 전원전압 레벨이 낮은 경우, Yi가 생성되지 못하는 경우가 발생하여 반도체 메모리의 데이터 읽기 및 쓰기 오류를 발생시키는 문제점이 있다. 특히, 동작주파수 증가시 상술한 Yi 생성오류는 더욱 심화된다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 전원전압 레벨에 상관없이 정상적인 컬럼 선택신호의 생성이 가능하도록 한 반도체 메모리의 컬럼 선택신호 제어장치 및 방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어장치는 제 1 컬럼 선택신호의 인에이블 구간을 조절한 제 2 컬럼 선택신호를 출력하는 신호 제어수단, 소정전압과 기 설정된 기준전압의 비교결과에 따른 검출신호를 출력하는 전압 검출수단, 및 상기 검출신호에 따라 상기 제 1 컬럼 선택신호 또는 제 2 컬럼 선택신호 중 하나를 선택하여 출력하는 출력 제어수단을 포함함을 특징으로 한다.
본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어방법은 컬럼 선택신호 생성에 사용되는 전압 레벨을 판단하는 단계, 및 상기 판단결과에 따라 제 1 컬럼 선택신호 또는 제 2 컬럼 선택신호 중 하나를 해당 셀 어레이에 출력하는 단계를 포함함을 특징으로 한다.
본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어방법은 전압 검출수단, 신호 제어수단을 갖는 반도체 메모리의 컬럼 선택신호 제어방법에 있어서, 상기 전압 검출수단에서 소정전압 레벨이 기준전압 이상인지 판단하는 단계, 상기 판단결과 상기 소정전압 레벨이 기준전압 이상이면 제 1 컬럼 선택신호를 해당 셀 어레이에 출력하는 단계, 및 상기 판단결과 상기 소정전압 레벨이 기준전압 이상이 아니면 상기 신호 제어수단을 통해 상기 제 1 컬럼 선택신호의 인에이블 구간을 가변하여 생성한 제 2 컬럼 선택신호를 해당 셀 어레이에 출력하는 단계를 포함함을 특징 으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어장치 및 방법의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어장치의 구성을 나타낸 블록도, 도 3은 도 2의 신호 제어부의 내부 구성을 나타낸 회로도, 도 4는 도 2의 전압 검출부의 내부 구성을 나타낸 회로도, 도 5는 도 2의 출력 제어부의 내부 구성을 나타낸 회로도이다.
본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어장치는 도 2에 도시된 바와 같이, 컬럼 디코더(10)에서 출력된 제 1 컬럼 선택신호(이하, Yi)의 인에이블 구간 즉, 펄스 폭을 증가시킨 제 2 컬럼 선택신호(이하, E_Yi)를 출력하는 신호 제어부(100), 소정전압(VINT)이 기 설정된 기준전압(VREF) 이상인지를 검출하여 그에 따른 검출신호(DET)를 출력하는 전압 검출부(200), 및 상기 검출신호(DET)에 따라 상기 Yi 또는 상기 신호 제어부(100)에서 출력된 E_Yi 중 하나를 선택하여 출력하는 출력 제어부(300)를 포함한다.
상기 신호 제어부(100)는 Yi를 소정시간 지연시키는 지연부(110), 및 상기 Yi와 상기 지연부(110)에 의해 지연된 Yi를 연산하는 논리 회로부(120)를 포함한다. 이때 상기 지연부(110)의 지연시간에 의해 상기 Yi의 펄스 폭 증가량이 결정된다. 그리고 상기 지연부(110)는 저항, 커패시터 또는 저항과 커패시터의 조합으로 구성된다. 그리고 상기 논리 회로부(120)는 논리합 연산을 수행하도록 노아 게이트(121) 및 노아 게이트(121)의 출력을 반전시키는 인버터(122)로 구성된다.
상기 전압 검출부(200)는 외부전원(VDD)을 이용하여 기준전압(VREF)을 생성하는 기준전압 생성부(210), 상기 기준전압(VREF)과 소정전압(VINT)을 비교하여 그에 따른 검출신호(DET)를 출력하는 비교부(220), 및 상기 비교부(220)의 출력을 완전한 로직 레벨(Logic Level)로 버퍼링하기 위한 버퍼링부(230)를 포함한다. 이때 상기 기준전압 생성부(210)는 외부전원단(VDD)과 접지단(VSS) 사이에 연결된 적어도 두개의 저항(R0, R1)으로 구성된다. 그리고 상기 비교부(220)는 차동 증폭기로 구성된다. 이때 차동 증폭기는 접지단과 연결된 제 1 트랜지스터(N1), 내부전원단(VINT)과 상기 제 1 트랜지스터(N1) 사이에 연결된 제 2 및 제 3 트랜지스터(P1, N2), 상기 내부전원단(VINT)과 상기 제 1 트랜지스터(N1) 사이에 상기 제 2 및 제 3 트랜지스터(P1, N2)와 병렬로 연결된 제 4 및 제 5 트랜지스터(P2, N3)를 포함한다. 이때 상기 제 2 트랜지스터(P1)와 제 4 트랜지스터(P2)의 게이트가 상기 제 2 트랜지스터(P1)의 드레인에 공통 연결되고, 제 3 트랜지스터(N2)의 게이트에 상기 내부전원단(VINT)이 연결되고, 제 5 트랜지스터(N3)의 게이트에 상기 기준전압(VREF)이 입력되며, 제 4 트랜지스터(P2)와 제 5 트랜지스터(N3)의 연결노드에서 검출신호(DET)가 출력되도록 구성된다.
상기 출력 제어부(300)는 상기 검출신호(DET)에 따라 Yi를 출력하는 제 1 스위칭부(310), 및 상기 검출신호(DET)에 따라 상기 신호 제어부(100)에서 출력된 E_Yi를 출력하는 제 2 스위칭부(320)를 포함한다. 이때 제 1 스위칭부(310)는 상기 검출신호(DET)를 반전시키는 인버터(311), 및 입력단자에 상기 Yi를 입력받고 제 1 제어단자에 상기 인버터(311)에 의해 반전된 상기 검출신호(DET)를 입력받으며, 제 2 제어단자에 상기 검출신호(DET)를 입력받는 패스 게이트(312)를 포함한다. 그리고 제 2 스위칭부는 상기 검출신호(DET)를 반전시키는 인버터(321), 및 입력단자에 상기 E_Yi를 입력받고, 제 1 제어단자에 상기 검출신호(DET)를 입력받으며, 제 2 제어단자에 상기 인버터(321)에 의해 반전된 상기 검출신호(DET)를 입력받는 패스 게이트(322)를 포함한다.
이와 같이 구성된 본 발명에 따른 실시예의 동작을 설명하면 다음과 같다.
먼저, 컬럼 디코더(10)에서 Yi가 출력되면, 신호 제어부(100)가 지연부(110)의 지연시간만큼 상기 Yi의 펄스 폭을 증가시킨 E_Yi를 출력한다.
그리고 상기 Yi 및 E_Yi는 각각 출력 제어부(300)의 제 1 스위칭부(310) 및 제 2 스위칭부(320)에 입력된다.
한편, 전압 검출부(200)의 기준전압 생성부(210)는 외부전압(VDD)을 분배저항(R0, R1)에 의해 분배하여 기준전압(VREF)을 생성하고 이를 비교부(220)에 입력시킨다.
이때 상기 기준전압(VREF)은 외부전압(VDD)이 Yi를 정상적으로 생성할 수 있는 레벨인지를 판단하기 위한 것으로, 외부전압(VDD)의 변동에 비례한다. 상기 기준전압(VREF)은 Yi 생성에 사용되는 전압을 이용하여 생성되는데, 본 발명은 상기 Yi 생성에 사용되는 전압이 외부전압(VDD)인 경우의 예를 든 것이며, 동작환경, 설계 변경, 소자특성 변경 등 다양한 이유에 따라 다른 전압을 사용할 수도 있으므로, 그 경우 해당 전압을 이용하여 상기 기준전압(VREF)을 생성하면 된다.
이어서 전압 검출부(200)의 비교부(220)는 상기 소정전압(VINT)과 기준전압 (VREF)을 비교하여, 소정전압(VINT)이 높으면 제 4 트랜지스터(P2)가 턴온되고, 그에 따라 검출신호가 하이 레벨로 출력된다.
그리고 상기 검출신호가 하이 레벨로 출력됨에 따라 출력 제어부(300)의 제 1 스위칭부(310)의 패스 게이트(312)는 턴오프되는 반면, 제 2 스위칭부(320)의 패스 게이트(322)는 턴온 된다.
따라서 제 2 스위칭부(320)의 패스 게이트(322)를 통해 E_Yi가 셀 어레이(20)로 출력된다. 즉, 기준전압(VREF)이 외부전압(VDD)에 의해 생성되는데, 기준전압(VREF)이 소정전압(VINT)보다 낮다는 것은, 외부전압(VDD)이 Yi를 정상적으로 생성하기에 부족한 저전압 레벨이라는 것을 의미하므로 Yi의 펄스 폭을 증가시킨 E_Yi를 출력하는 것이다.
한편, 전압 검출부(200)의 비교부(220)는 상기 소정전압(VINT)과 기준전압(VREF)을 비교하여, 기준전압(VREF)이 높으면 제 5 트랜지스터(N3)가 턴온되고, 그에 따라 검출신호가 로우 레벨로 출력된다.
그리고 상기 검출신호가 로우 레벨로 출력됨에 따라 출력 제어부(300)의 제 1 스위칭부(310)의 패스 게이트(312)는 턴온되는 반면, 제 2 스위칭부(320)의 패스 게이트(322)는 턴오프 된다.
따라서 제 1 스위칭부(310)의 패스 게이트(312)를 통해 Yi가 셀 어레이(20)로 출력된다. 즉, 기준전압(VREF)이 외부전압(VDD)에 의해 생성되는데, 기준전압(VREF)이 소정전압(VINT)보다 높다는 것은, 외부전압(VDD)이 Yi를 정상적으로 생성하기에 충분한 레벨이라는 것을 의미하므로 Yi를 원상태 그대로 출력하는 것이다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 반도체 메모리의 컬럼 선택신호 제어장치 및 방법은 외부전압의 레벨에 따라 컬럼 선택신호를 조절하여 출력함으로써 외부전압 변동에 따른 컬럼 선택신호 출력오류를 방지하여 메모리 동작의 신뢰성을 극대화시킬 수 있는 효과가 있다.

Claims (23)

  1. 제 1 컬럼 선택신호를 출력하는 컬럼 디코더;
    상기 제 1 컬럼 선택신호를 소정시간 지연시키는 지연부;
    상기 제 1 컬럼 선택신호와 상기 지연부의 출력을 연산하여 상기 제 1 컬럼 선택신호의 인에이블 구간을 조절한 제 2 컬럼 선택신호를 출력하는 논리 회로부; 및
    소정의 전압 검출신호 입력에 응답하여 상기 제 1 컬럼 선택신호 또는 상기 제 2 컬럼 선택신호를 출력하는 출력 제어수단을 포함하는 반도체 메모리의 컬럼 선택신호 제어장치.
  2. 제 1 컬럼 선택신호를 소정시간 지연시키는 지연부;
    상기 제 1 컬럼 선택신호와 상기 지연부의 출력을 연산하여 상기 제 1 컬럼 선택신호의 인에이블 구간을 조절한 제 2 컬럼 선택신호를 출력하는 논리 회로부;
    소정전압과 기 설정된 기준전압의 비교결과에 따른 검출신호를 출력하는 전압 검출수단; 및
    상기 검출신호에 따라 상기 제 1 컬럼 선택신호 또는 제 2 컬럼 선택신호 중 하나를 선택하여 출력하는 출력 제어수단을 포함하는 반도체 메모리의 컬럼 선택신호 제어장치.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 컬럼 선택신호에 대비한 제 2 컬럼 선택신호의 인에이블 구간 증가폭은 상기 지연부의 지연시간에 의해 결정됨을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 지연부는 저항과 커패시터 중 적어도 하나로 구성됨을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 논리 회로부는 논리합 연산을 수행하도록 구성됨을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 논리 회로부는 노아 게이트 및 노아 게이트의 출력을 반전시키는 인버터로 구성됨을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  8. 제 2 항에 있어서,
    상기 전압 검출수단은 외부전압을 이용하여 기준전압을 생성하는 기준전압 생성부, 및
    상기 기준전압과 소정전압을 비교하여 그에 따른 검출신호를 출력하는 비교부를 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  9. 제 8 항에 있어서,
    상기 기준전압 생성부는 외부전원단과 접지단 사이에 연결된 적어도 두개의 저항으로 구성됨을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  10. 제 8 항에 있어서,
    상기 비교부는 차동 증폭기로 구성된 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  11. 제 10 항에 있어서,
    상기 차동 증폭기는 접지단과 연결된 제 1 트랜지스터,
    전원단과 상기 제 1 트랜지스터 사이에 연결된 제 2 및 제 3 트랜지스터,
    상기 전원단과 상기 제 1 트랜지스터 사이에 상기 제 2 및 제 3 트랜지스터와 병렬 연결된 제 4 및 제 5 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  12. 제 11 항에 있어서,
    상기 제 2 트랜지스터와 제 4 트랜지스터의 게이트가 상기 제 2 트랜지스터의 드레인에 공통 연결되고, 제 3 트랜지스터의 게이트에 상기 소정전압이 입력되고, 제 5 트랜지스터의 게이트에 상기 기준전압이 입력되며, 제 4 트랜지스터와 제 5 트랜지스터의 연결노드에서 검출신호가 출력되는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  13. 제 8 항에 있어서,
    상기 전압 검출수단은 상기 비교부의 출력을 버퍼링하기 위한 버퍼링부를 더 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 출력 제어수단은 상기 검출신호에 따라 상기 제 1 컬럼 선택신호를 출력하는 제 1 스위칭부, 및
    상기 검출신호에 따라 상기 신호 제어수단에서 출력된 제 2 컬럼 선택신호를 출력하는 제 2 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  15. 제 14 항에 있어서,
    상기 제 1 스위칭부는 상기 검출신호를 반전시키는 인버터, 및
    입력단자에 상기 제 1 컬럼 선택신호를 입력받고, 제 1 제어단자에 상기 인버터에 의해 반전된 상기 검출신호를 입력받으며, 제 2 제어단자에 상기 검출신호를 입력받는 패스 게이트를 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  16. 제 14 항에 있어서,
    상기 제 2 스위칭부는 상기 검출신호를 반전시키는 인버터, 및
    입력단자에 상기 신호 제어수단에서 출력된 제 2 컬럼 선택신호를 입력받고, 제 1 제어단자에 상기 검출신호를 입력받으며, 제 2 제어단자에 상기 인버터에 의해 반전된 상기 검출신호를 입력받는 패스 게이트를 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어장치.
  17. 반도체 메모리의 컬럼 선택신호 제어방법에 있어서,
    제 1 컬럼 선택신호 생성에 사용되는 전압의 레벨을 판단하는 단계; 및
    상기 판단결과에 따라 상기 제 1 컬럼 선택신호 또는 인에이블 구간이 가변된 제 2 컬럼 선택신호 중 하나를 해당 셀 어레이에 출력하는 단계를 포함하는 반도체 메모리의 컬럼 선택신호 제어방법.
  18. 제 17 항에 있어서,
    상기 전압 레벨을 판단하는 단계는 소정전압이 상기 제 1 컬럼 선택신호 생성에 사용되는 전압을 이용하여 생성한 기준전압 이상인지 판단하는 단계인 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어방법.
  19. 제 17 항에 있어서,
    상기 제 1 컬럼 선택신호 생성에 사용되는 전압은 외부전압을 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어방법.
  20. 제 17 항에 있어서,
    상기 판단결과에 따라 제 1 컬럼 선택신호 또는 인에이블 구간이 가변된 상기 제 2 컬럼 선택신호 중 하나를 해당 셀 어레이에 출력하는 단계는
    소정전압이 기준전압 이상이면 제 1 컬럼 선택신호를 해당 셀 어레이에 출력하는 단계, 및 상기 소정전압이 기준전압 미만이면 상기 제 2 컬럼 선택신호를 해당 셀 어레이에 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어방법.
  21. 제 17 항에 있어서,
    상기 제 2 컬럼 선택신호는 상기 제 1 컬럼 선택신호의 인에이블 구간을 증가시켜 생성한 신호인 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어방법.
  22. 전압 검출수단, 신호 제어수단을 갖는 반도체 메모리의 컬럼 선택신호 제어방법에 있어서,
    상기 전압 검출수단에서 소정전압 레벨이 기준전압 이상인지 판단하는 단계;
    상기 판단결과 상기 소정전압 레벨이 기준전압 이상이면 제 1 컬럼 선택신호를 해당 셀 어레이에 출력하는 단계; 및
    상기 판단결과 상기 소정전압 레벨이 기준전압 이상이 아니면 상기 신호 제어수단을 통해 상기 제 1 컬럼 선택신호의 인에이블 구간을 가변하여 생성한 제 2 컬럼 선택신호를 해당 셀 어레이에 출력하는 단계를 포함하는 반도체 메모리의 컬럼 선택신호 제어방법.
  23. 제 22 항에 있어서,
    상기 제 2 컬럼 선택신호는 상기 제 1 컬럼 선택신호의 인에이블 구간을 증가시켜 생성한 신호인 것을 특징으로 하는 반도체 메모리의 컬럼 선택신호 제어방법.
KR1020050107056A 2005-11-09 2005-11-09 반도체 메모리의 컬럼 선택신호 제어장치 및 방법 KR100656432B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050107056A KR100656432B1 (ko) 2005-11-09 2005-11-09 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
US11/589,811 US7522460B2 (en) 2005-11-09 2006-10-31 Apparatus for controlling column selecting signal of semiconductor memory apparatus and method of controlling the same
JP2006300763A JP2007134034A (ja) 2005-11-09 2006-11-06 半導体メモリのコラム選択信号制御装置及び方法
US12/400,969 US7760583B2 (en) 2005-11-09 2009-03-10 Apparatus for controlling column selecting signal for semiconductor memory apparatus and method of controlling the same
JP2012091977A JP2012133887A (ja) 2005-11-09 2012-04-13 半導体メモリのコラム選択信号制御装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050107056A KR100656432B1 (ko) 2005-11-09 2005-11-09 반도체 메모리의 컬럼 선택신호 제어장치 및 방법

Publications (1)

Publication Number Publication Date
KR100656432B1 true KR100656432B1 (ko) 2006-12-11

Family

ID=37732946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050107056A KR100656432B1 (ko) 2005-11-09 2005-11-09 반도체 메모리의 컬럼 선택신호 제어장치 및 방법

Country Status (3)

Country Link
US (2) US7522460B2 (ko)
JP (2) JP2007134034A (ko)
KR (1) KR100656432B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852002B1 (ko) 2007-05-14 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 선택신호의 펄스 폭 제어회로
KR100924347B1 (ko) * 2008-01-03 2009-10-30 주식회사 하이닉스반도체 컬럼 선택 신호 제어 장치 및 방법
KR100929651B1 (ko) 2007-04-02 2009-12-03 주식회사 하이닉스반도체 반도체 메모리 소자
WO2011094102A3 (en) * 2010-01-26 2011-11-03 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
US8107308B2 (en) 2009-01-13 2012-01-31 Samsung Electronics Co., Ltd. Semiconductor memory device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656432B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
KR20130045652A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 신호 지연 회로
TWI715093B (zh) * 2019-07-01 2021-01-01 修平學校財團法人修平科技大學 具高寫入速度之靜態隨機存取記憶體
TWI709962B (zh) * 2019-09-27 2020-11-11 修平學校財團法人修平科技大學 具高存取速度之７ｔ雙埠靜態隨機存取記憶體

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182461A (ja) * 1992-01-07 1993-07-23 Nec Corp 半導体メモリ装置
JP3222684B2 (ja) * 1994-04-20 2001-10-29 株式会社東芝 半導体記憶装置
KR100218307B1 (ko) * 1996-07-01 1999-09-01 구본준 반도체 메모리소자의 칼럼디코딩회로
JPH10302467A (ja) * 1997-04-22 1998-11-13 Hitachi Ltd 半導体集積回路装置
KR100277848B1 (ko) * 1997-12-27 2001-01-15 김영환 반도체 메모리장치
KR100278923B1 (ko) * 1997-12-31 2001-02-01 김영환 초고속 순차 컬럼 디코더
JP3727165B2 (ja) * 1998-04-13 2005-12-14 Ｎｅｃエレクトロニクス株式会社 パルス発生回路及びパルス発生方法
JP3690919B2 (ja) * 1998-07-16 2005-08-31 富士通株式会社 メモリデバイス
JP4212159B2 (ja) * 1998-09-28 2009-01-21 株式会社ルネサステクノロジ 同期型半導体記憶装置
JP3259701B2 (ja) * 1998-12-24 2002-02-25 日本電気株式会社 半導体記憶装置
JP2001035195A (ja) * 1999-07-19 2001-02-09 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JP2002100189A (ja) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp 半導体装置
JP2002208282A (ja) * 2001-01-09 2002-07-26 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4632114B2 (ja) * 2003-11-25 2011-02-16 エルピーダメモリ株式会社 半導体集積回路装置
KR100596427B1 (ko) * 2003-12-30 2006-07-07 주식회사 하이닉스반도체 동작시 전류소모를 줄일 수 있는 반도체 메모리 장치
KR100656432B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 컬럼 선택신호 제어장치 및 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929651B1 (ko) 2007-04-02 2009-12-03 주식회사 하이닉스반도체 반도체 메모리 소자
KR100852002B1 (ko) 2007-05-14 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 선택신호의 펄스 폭 제어회로
KR100924347B1 (ko) * 2008-01-03 2009-10-30 주식회사 하이닉스반도체 컬럼 선택 신호 제어 장치 및 방법
US8107308B2 (en) 2009-01-13 2012-01-31 Samsung Electronics Co., Ltd. Semiconductor memory device
WO2011094102A3 (en) * 2010-01-26 2011-11-03 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
US8228100B2 (en) 2010-01-26 2012-07-24 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
US8362814B2 (en) 2010-01-26 2013-01-29 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit

Also Published As

Publication number Publication date
US7760583B2 (en) 2010-07-20
US20090175093A1 (en) 2009-07-09
JP2012133887A (ja) 2012-07-12
US20070104013A1 (en) 2007-05-10
US7522460B2 (en) 2009-04-21
JP2007134034A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
KR100656432B1 (ko) 반도체 메모리의 컬럼 선택신호 제어장치 및 방법
KR100808053B1 (ko) 메모리장치의 딜레이 선택회로.
US7852692B2 (en) Memory operation testing
KR100454259B1 (ko) 모니터링회로를 가지는 반도체메모리장치
US20080137458A1 (en) Open digit line array architecture for a memory array
KR100190080B1 (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
KR100845776B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로 및 방법
US10985753B2 (en) Apparatuses and methods for providing bias signals in a semiconductor device
JP4960419B2 (ja) 半導体記憶装置及び半導体装置
US20200035272A1 (en) Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
US20140269124A1 (en) Memory with bit line current injection
US9299397B2 (en) Reducing the power consumption of memory devices utilizing data transition detection
US20120218019A1 (en) Internal voltage generating circuit and testing method of integrated circuit using the same
JP6576510B1 (ja) メモリデバイス及びそのテスト読書き方法
US10373655B2 (en) Apparatuses and methods for providing bias signals according to operation modes as supply voltages vary in a semiconductor device
US20120155207A1 (en) Semiconductor device generating internal voltage
KR102167831B1 (ko) 메모리 디바이스 및 그의 테스트 읽기 쓰기 방법
US20020081789A1 (en) Sense amplifier circuit for semiconductor device
JP5564829B2 (ja) 半導体記憶装置及びその制御方法
KR100505454B1 (ko) 반도체 장치의 데이터 출력 회로 및 방법
US20050169077A1 (en) Sense amplifier for a memory array
US8395439B2 (en) Semiconductor device having fuse circuit and control method thereof
JP2003203980A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee