KR100278923B1 - 초고속 순차 컬럼 디코더 - Google Patents
초고속 순차 컬럼 디코더 Download PDFInfo
- Publication number
- KR100278923B1 KR100278923B1 KR1019970081303A KR19970081303A KR100278923B1 KR 100278923 B1 KR100278923 B1 KR 100278923B1 KR 1019970081303 A KR1019970081303 A KR 1019970081303A KR 19970081303 A KR19970081303 A KR 19970081303A KR 100278923 B1 KR100278923 B1 KR 100278923B1
- Authority
- KR
- South Korea
- Prior art keywords
- column decoder
- signal
- input
- column
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (14)
- 컬럼 어드레스신호를 입력받아 이를 디코딩하여 구동부의 입력단으로 디코딩 신호를 전달하는 컬럼 어드레스 디코딩부와,상기 디코딩 신호를 각각 입력으로 하여 컬럼 디코더 신호들을 순차적으로 출력하는 버스트길이 만큼의 갯수를 갖는 단위 카운터로 구성된 파이프라인 방식의 컬럼 카운터부를 구비한 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 1 항에 있어서,상기 컬럼 어드레스 디코딩부는 버스트길이에 해당하는 수만큼의 컬럼 어드레스의 프리디코딩된 신호들을 각각 1 입력으로 하고, 또 다른 컬럼 어드레스의 프리디코딩 신호를 각각 2·3입력으로 하는 버스트길이 만큼의 갯수를 갖는 반전소자와,상기 반전소자 각각의 출력노드에 연결된 제1 버퍼링소자로 구성된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 2 항에 있어서,상기 반전소자는 낸드게이트로 구현한 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 2 항에 있어서,상기 제1 버퍼링소자는 다수개의 인버터로 구현한 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 1 항에 있어서,상기 단위 카운터는 상기 컬럼 어드레스 디코딩부의 출력신호 중 한 신호를 입력으로 하여 그 전위레벨에 따라 선택적으로 전원전위를 출력노드로 전달하는 제1 스위칭 소자와,상기 출력노드의 전위를 래치시키는 래치소자와,이전 번지의 컬럼 디코더 출력신호와 그 신호가 제2 버퍼링소자를 거쳐 일정시간 지연된 신호를 입력으로 하는 논리소자와,상기 제1 논리게이트의 출력신호를 입력으로 하여 그 전위레벨에 따라 선택적으로 전원전위를 상기 출력노드로 전달하는 제2 스위칭소자와,상기 출력노드의 전위를 입력받아 일정시간 지연시키는 지연소자와,상기 지연소자의 출력신호를 입력으로 하여 리세트시키기 위해 상기 제2 스위칭소자와 접지사이에 연결된 리세트소자로 구성된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 5 항에 있어서,상기 제1 및 제2 스위칭소자는 모스 트랜지스터로 구현한 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 5 항에 있어서,상기 래치소자는 서로 입·출력단이 공통 연결된 두개의 인버터로 구현된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 5 항에 있어서,상기 제2 버퍼링 소자는 다수의 홀수개의 인버터가 직렬연결된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 5 항에 있어서,상기 논리소자는 OR 게이트로 구현한 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 5 항에 있어서,상기 지연소자는 동위상 및 동진폭의 입출력 특성을 갖는 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 5 항에 있어서,상기 리세트 소자는 모스 트랜지스터로 구성된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 5 항에 있어서,상기 지연소자는 짝수개씩 연결되어 군을 이룬 다수개의 인버터와,상기 각각의 인버터군들의 연결노드와 접지전위 사이에 연결된 캐패시터로 구성된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 12 항에 있어서,상기 각각 인버터군들은 딜레이양의 조절을 위해 퓨즈옵션을 이용해 선택적으로 연결되도록 구성된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
- 제 12 항에 있어서,상기 각각 인버터군들은 딜레이양의 조절을 위해 금속 마스크옵션을 이용해 선택적으로 연결되도록 구성된 것을 특징으로 하는 초고속 순차 컬럼 디코더.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081303A KR100278923B1 (ko) | 1997-12-31 | 1997-12-31 | 초고속 순차 컬럼 디코더 |
US09/211,285 US5982703A (en) | 1997-12-31 | 1998-12-16 | Super high-speed sequential column decoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081303A KR100278923B1 (ko) | 1997-12-31 | 1997-12-31 | 초고속 순차 컬럼 디코더 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990061049A KR19990061049A (ko) | 1999-07-26 |
KR100278923B1 true KR100278923B1 (ko) | 2001-02-01 |
Family
ID=19530555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970081303A Expired - Fee Related KR100278923B1 (ko) | 1997-12-31 | 1997-12-31 | 초고속 순차 컬럼 디코더 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5982703A (ko) |
KR (1) | KR100278923B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3425876B2 (ja) * | 1999-01-07 | 2003-07-14 | エヌイーシーマイクロシステム株式会社 | パルス発生回路 |
KR100647360B1 (ko) * | 2000-06-30 | 2006-11-17 | 주식회사 하이닉스반도체 | 웨이브 파이프라인 페치 카운터 회로 |
JP4246977B2 (ja) * | 2002-08-29 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
KR100656432B1 (ko) * | 2005-11-09 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 컬럼 선택신호 제어장치 및 방법 |
CN105869590B (zh) * | 2016-05-30 | 2018-12-11 | 武汉华星光电技术有限公司 | 液晶显示器及其多路输出选择器电路 |
US10255864B2 (en) * | 2017-07-24 | 2019-04-09 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Demux control circuit |
CN109872673B (zh) * | 2019-04-09 | 2022-05-20 | 京东方科技集团股份有限公司 | 栅极驱动单元、栅极驱动方法、栅极驱动电路和显示装置 |
US11164614B1 (en) * | 2020-07-10 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company Limited | Memory architecture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4118804C2 (de) * | 1990-06-08 | 1996-01-04 | Toshiba Kawasaki Kk | Serienzugriff-Speicheranordnung |
KR0145886B1 (ko) * | 1995-07-25 | 1998-11-02 | 김광호 | 반도체 메모리장치의 컬럼 디코더 |
JP2907074B2 (ja) * | 1995-08-25 | 1999-06-21 | 日本電気株式会社 | 半導体記憶装置 |
US5666321A (en) * | 1995-09-01 | 1997-09-09 | Micron Technology, Inc. | Synchronous DRAM memory with asynchronous column decode |
KR0177789B1 (ko) * | 1996-01-08 | 1999-04-15 | 김광호 | 클럭 제어 컬럼 디코더 |
KR100218307B1 (ko) * | 1996-07-01 | 1999-09-01 | 구본준 | 반도체 메모리소자의 칼럼디코딩회로 |
-
1997
- 1997-12-31 KR KR1019970081303A patent/KR100278923B1/ko not_active Expired - Fee Related
-
1998
- 1998-12-16 US US09/211,285 patent/US5982703A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5982703A (en) | 1999-11-09 |
KR19990061049A (ko) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6292403B1 (en) | Circuit and method for implementing single-cycle read/write operation(s), and random access memory including the circuit and/or practicing the method | |
US8743642B2 (en) | Data serializers, output buffers, memory devices and methods of serializing | |
JP3953691B2 (ja) | 集積回路及び同期型半導体メモリ装置 | |
KR100278923B1 (ko) | 초고속 순차 컬럼 디코더 | |
KR20030009032A (ko) | 입출력 인터페이스 및 반도체 집적 회로 | |
US6917536B1 (en) | Memory access circuit and method for reading and writing data with the same clock signal | |
US5889416A (en) | Symmetrical nand gates | |
KR100464937B1 (ko) | 반도체 메모리의 테스트 모드 플래그 신호 발생 장치 | |
GB2302972A (en) | Burst length detection circuit for a memory device | |
US6781919B2 (en) | Address selection circuit and semiconductor memory device with synchronous and asynchronous address signal paths | |
US6272065B1 (en) | Address generating and decoding circuit for use in burst-type random access memory device having a double data rate, and an address generating method thereof | |
US6704240B2 (en) | Predecoder control circuit | |
US6356504B1 (en) | Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme | |
US7120083B2 (en) | Structure and method for transferring column address | |
US6819134B2 (en) | Decoding circuit for wafer burn-in test | |
US6300801B1 (en) | Or gate circuit and state machine using the same | |
KR100271806B1 (ko) | 반도체 메모리의 라이트 리커버리 시간 제어회로 및 제어방법 | |
KR100358135B1 (ko) | 단일 위상 클럭을 이용한 프로그램가능 논리 어레이 | |
KR100218366B1 (ko) | 프리 디코더 회로 | |
KR100373370B1 (ko) | 저전력클럭드라이버및그를이용한래치회로 | |
KR20020068623A (ko) | 반도체 소자의 딜레이 회로 | |
KR100333684B1 (ko) | 타이밍마진을확보할수있는신호발생장치 | |
KR100243020B1 (ko) | 출력버퍼회로 | |
US20050235175A1 (en) | Circuit for generating wait signal in semiconductor device | |
KR100248802B1 (ko) | 클럭신호 드라이브 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971231 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19971231 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000921 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20001025 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20001026 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20030919 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20040920 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20050922 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20060920 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20070914 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20081006 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20090922 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20100920 Start annual number: 11 End annual number: 11 |
|
FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20110923 Start annual number: 12 End annual number: 12 |
|
FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20120921 Start annual number: 13 End annual number: 13 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |